JPS62165378A - 異なる電流密度接合を積層したジヨセフソン接合装置 - Google Patents

異なる電流密度接合を積層したジヨセフソン接合装置

Info

Publication number
JPS62165378A
JPS62165378A JP61006849A JP684986A JPS62165378A JP S62165378 A JPS62165378 A JP S62165378A JP 61006849 A JP61006849 A JP 61006849A JP 684986 A JP684986 A JP 684986A JP S62165378 A JPS62165378 A JP S62165378A
Authority
JP
Japan
Prior art keywords
josephson
superconductor
junction
josephson junction
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61006849A
Other languages
English (en)
Other versions
JPH053754B2 (ja
Inventor
Yoshifusa Wada
和田 容房
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61006849A priority Critical patent/JPS62165378A/ja
Publication of JPS62165378A publication Critical patent/JPS62165378A/ja
Publication of JPH053754B2 publication Critical patent/JPH053754B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/10Junction-based devices
    • H10N60/12Josephson-effect devices

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、ジョセフソン論理回路やジョセフソン記憶回
路として用いられるジョセフソン接合装置に関するもの
である。
(従来の技術) 従来、ジョセフソン論理回路やジョセフソン記憶回路に
用いられるジョセフソン接合装置はただ一つの電流密度
を有する接合層を形成後、所望の臨界電流値に合せて接
合の形状を変えてジョセフソン回路を構成していた。場
合により電流密度の異なる2種類の接合を用いる要求も
生じたが、制御性が悪いためあまり用いられてぃながっ
た。電流密度の異なる2種類の接合を形成する方法とし
て、回路上の異なる位置に別々に形成する手法がある。
即ち、第1の電流密度を有する接合層を形成した後、第
2の接合層を試料全面に形成し、接合の形状を規定する
。この手法は、鉛合金プロセスを用いてジョセフソンサ
ンプリング装置を製造する場合に使用される。この方法
は、接合方法が回路設計を制約する場合に有効に使用さ
れる。この手法は、接合の臨界電流値の異なるジョセフ
ソン接合が同一形状で製造できるという大きな利点を持
つ。接合の電流密度の選定によっては一桁以上臨界電流
値の異なる同寸法形状のジョセフソン接合素子を同一チ
ップ上に容易に製造できる。特に高い時間分解能を有す
るジョセフソンサンプリング装置を、被測定回路が形成
されているチップ上にオンチップで製造する場合、本方
式が有効に活用される。
2種類の電流密度を持つジョセフソン装置は、以下の様
にして具体的に製造される。但し、回路配線の製造方法
に関する説明は、本発明と関係しないので、説明を簡単
にするために省略する。
(1)先ず、基部電極と称される鉛合金等の第1の超伝
導体電極を形成する。電極膜の膜厚は200ナノメート
ル程度に通常設定される。続いて、200〜300ナノ
メートル厚のSio、5i02等の絶縁膜を成膜し、リ
フトオフ法等により第1、第2の電流密度を有する接合
のパターニングを同時に行なう。
(2)次に、第1の電流密度を有する接合の対向電極と
称される第2の超伝導体電極の形状を規定するレジスト
マークを通常の光露光技術により形成する。
続いて、接合となる絶縁膜の開口部をプラズマクリーニ
ングを行った後、プラズマ酸化の手法により接合膜を成
膜する。その後、大気に試料をふれさせることなく、第
2の超伝導体電極となる鉛合金等を400nm程度の厚
さ成膜し、リフトオフ技術により電極のパターニングを
行なう。
(3)続いて、第2の電流密度を有する接合の対向電極
となる鉛合金等の第3の超伝導体電極を第(2)項を同
一の手法で400ナノメートル程度の厚さ成膜する。
以上、2種類の電流密度を有する接合は、同じ基部電極
上に別々に成膜されて形成される。
(発明が解決しようとする問題点) 以」二に述べた従来の方法では、第1の電流密度を有す
る接合は、接合が形成された後、第2の電流密度を有す
る接合を形成するための多数の露光、パターニング等の
工程を経る。従って、第1の電流密度を有する接合の電
流密度は、後の工程を経ることにより、大きく変化した
。このため、第1の電流密度の再現性を高めることが非
常に困難であった。又、従来の方法は、第1、第2の電
流密度を有する接合を別々に形成するため、製造工程数
が増大した。このため、製造歩留りが低下し、かつ製造
日数が増大した。さらに、従来は、リフトオフ技術が用
いられるので加工寸法精度が低いという問題があった。
本発明の目的は、上記した従来の2種類の電流密度を有
するジョセフソン接合装置の問題点を除き、再現性の良
い異なる電流密度の接合を有するジョセフソン接合装置
を提供することにある。又本発明は、製造工程を簡単に
し、製造歩留りの向上と製造日数の短縮を図るという別
の目的を持つ。さらに、本発明は、加工寸法精度の高い
ドライエツチング技術が使用できるジョセフソン接合装
置を提供する目的を有する。
(問題点を解決するための手段) 本発明の異なる電流密度接合を積層したジョセフソン接
合装置は、3層以上に積層された超伝導体と、前記各超
伝導体間にジョセフソン効果を生じさせる膜厚の絶縁体
がちなる接合層を2層以上設け、前記接合層を流れるジ
ョセフソン電流の電流密度が前記各接合層で異なるよう
に接合層の材料と膜厚を定め、前記接合層の各々を所望
の形状に成形して電流密度の異なるジョセフソン接合装
置を構成し、前記所望のジョセフソン接合装置を構成す
る前記超伝導体に配線して得られる。
(作用) 本発明のジョセフソン接合装置は、超伝導体と電流密度
の異なる接合層を交互に2回以上積層し、前記2層以上
の接合層の一つをパターニングしてジョセフソン接合の
形状を規定し、しがる後に前記ジョセフソン接合に接す
る第1、第2の超伝導体をそれぞれ基部電極と対向電極
として用いる配線を行ったものである。即ち、本発明の
ジョセフソン接合装置は、多層に積層された電流密度の
異なる接合の内の一つを選定してジョセフソン接合とし
てパターニングして用いている。ジョセフソン接合を形
成する基部電極と対向電極は、接合形成とは異なる工程
によって形成される。
よって本発明の装置は、用いている電流密度の異なる接
合層の全てを、試料を大気11月こ取り出すことなく、
電極膜の成膜と接合膜の成膜の繰返しによって一度に製
造できる特徴を持つ。さらにその後の工程としては、基
部電極の形成、接合の接合のパターニング、配線の形成
の3工程のみの少い工程でジョセフソン接合装置を製造
できる。しかも、全ての接合膜が受ける後工程は、全く
同一である。
以上の事から、本発明の装置は製造工程の簡単化が可能
であることから、歩留りの向−1−1工程回数の短縮、
電流密度の再現精度の向」;を図ることができる。しか
も、全ての接合層が受ける後工程が同一であることから
、再現精度の向上が容易となる。さらに、本発明の装置
は、多層構造の膜をエツチング加工することにより製造
されるので、寸法精度の高い反応性イオンエツチング技
術、イオンミリング技術等のドライ加工技術が用いられ
る。このドライ加工技術は、信頼性の高いニオブ系ジョ
セフソン接合装置に効果的に適用できる。
(第1の実施例) 本発明のジョセフソン接合装置の第1の実施例の構造を
示す原理的な構造断面図を第1図に示す。第1の実施例
において、ジョセフソン回路を構成する抵抗やスクイラ
ドを構成する制御線等の配線は、本発明に直接依存しな
いので、説明を簡単にするため省略してあり、断面形状
は、発明の原理に基づいて模式的に示しである。
本実施例の装置は、第1の超伝導体101,102、第
1の接合層111,112、第2の超伝導体103,1
04、第2の接合層113、第3の超伝導体105が、
基板121上に形成された接地部1221−に、絶縁層
123を介して順次成膜された後、それぞれ所望の接合
層を用いた第1、第2ジヨセフソン接合装置124,1
.25として形成される。
第1のジョセフソン接合装置124は、第2の超伝導体
104を基部電極、第3の超伝導体105を対向電極と
し、両電極間の第2の接合層113をジョセフソン接合
として用いている。一方第2のジョセフソン接合装置1
25は、第1の超伝導体101を基部電極、第2の超伝
導体103を対向電極、第1の接合層111をジョセフ
ソン接合として用いている。第1、第2のジョセフソン
接合装置への結線は、基部電極]、01.,104およ
び対向電極103,105−1−に超伝導体から成る配
線131゜132.133を設けて行なわれる。配線1
31〜133と各電極101,1.04,103,10
5とは、電極表面を十分クリニングすることによって密
に接触されている。即ち、両超伝導体は、回路動作に影
響しない超伝導接触で、接続されている。従って、第1
のジョセフソン接合装置124の臨界電流値は、第2の
接合層113により規定される電流密度と接合寸法によ
って決定され、第2のジョセフソン接合装置125の臨
界電流値は、第1の接合暦月1により規定される電流密
度と接合寸法によっ決まる。即ち、第1及び第2のジョ
セフソン接合装置は、それぞれ異なる電流密度を持つ接
合によって構成されている。従って第1−のジョセフソ
ン接合装置124の第1の接合層112と第1の超伝導
体102は、回路動作に何ら影響してし)ない。
なお、本実施例を示した第1図は、本実施例の基本断面
構造を模式的に簡略化し、かつ、膜厚の寸法を拡大して
示したものである。従って、本発明の装置の断面形状は
、製造方法やオーバエツチングの程度により凹凸等が生
じる。特に第1図は、装置を平坦化して製造した例で、
超伝導配線131〜133は凹凸なく配置されている。
次に本実施例の製造方法の好ましい一例を説明する。従
来技術により形成された接地部122、絶縁層123七
に、第1の超伝導体101,102を形成するニオブや
窒化ニオブ等の超伝導から成る超伝導体層と、第1の接
合層111..112を形成するシリコン酸化膜、アル
ミ酸化膜、ゲルマニウム等の絶縁体から成る接合層と、
第2の超伝導体103,104を形成する超伝導体層と
、第2の接合層113を形成する接合層と、第3の超伝
導体105を形成する超伝導体層が、試料を大気にさら
すことなく順次成膜される。
その後最初に、超伝導体101,102の形状を、反応
性イオンエツチング技術やイオンミリング技術を用いて
形成し、超伝導体間をSiOもしくは5i02等の絶縁
体で埋め込む。続いて、第2の超伝導体103を前記と
同様の加工技術により形成する。続V1て、第3の超伝
導体105を同様にして形成する。必要により各超伝導
体間をSiO,5i02等の絶縁体で埋込んだ後、超伝
導体の配線131,132,133を設ける。
以上に述べた説明から明らかな様に、本実施例では、電
流密度の異なる第1および第2の接合層111゜112
.113が一度に成膜される。その後、全接合層は同じ
後工程を経る。よって、本実施例は、電流密度の再現精
度と歩留りの向」二が図れる。又、ドライ加工技術が使
用できるので、寸法精度が向上すると供に、ニオブ系ジ
ョセフソン接合装置へ好ましく適用できる。
(第2の実施例) 本発明のジョセフソン接合装置の第2の実施例の構造を
示す原理的な構造断面図を第2図に示す。第1の実施の
構造断面図と同様、抵抗、制御線等は説明を簡単にする
ように省略しである。
本実施例の装置は、第1の超伝導体201,202、第
1の接合層211,212、第2の超伝導体203,2
04、第2の接合層213,214、第3の超伝導体2
05,206、第3の接合層215、第4の超伝導体2
07が基板221上に形成された接地面222上に、絶
縁層223を介して順次成膜された後、所望の接合層を
用いた第1および第2のジョセフソン接合装置224,
225として形成することによって製造される。
第1のジョセフソン接合装置224は、第3の超伝導体
205を基部電極、第4の超伝導体207を対向電極、
第3の接合層215をジョセフソン接合として用いてい
る。第2のジョセフソン接合装置225は、第2の超伝
導体204を基部電極、第3の超伝導体206を対向電
極、第2の接合層214をジョセフソン接合として用い
ている。
なお、第2図には図示されていないが、第1の超伝導体
と第2の超伝導体と第1の接合層を用いたジョセフソン
接合装置の構造断面図は、第1図に示した第1の実施例
の第2のジョセフソン接合装置と同じ構造で実現できる
第1および第2のジョセフソン接合装置への結線は、各
装置の基部電極205,204と対向電極207,20
6上に、超伝導体からなる配線231,232,233
せを設けて行なわれる。各配線は、第1の実施例と同様
、各電極に密に接触されている。
本実施例のジョセフソン接合装置は、第1の実施例と同
一の工程を繰返すことにり製造される。
従って、本実施例も第1の実施例と同一の効果を有する
超伝導体と接合層を第2の実施例」二にさらに積層して
た他の実施例も本発明に含まれるのは明らかでる。
(発明の効果) 以上説明したように、本発明のジョセフソン接合装置は
、超伝導体と電流密度の異なる接合層が交互に多層に積
層された構造を持ち、所望の電流密度を有する接合層に
接する超伝導体を電極として配線を行うことにより構成
される。従って、各接合層が一度に形成できるため、ジ
ョセフソン接合の電流密度の再現精度の向上が図れる。
さらに、製造工程も簡単になるので歩留りの向上も図れ
る。又、本実施例の装置は、ドライ加工技術をα2)′ 用いて製造できるのて、加工寸法精度が向上する。さら
に、信頼性の高いニオブ系ジョセフソン接合装置へ、容
易に適用できる特徴を持つ。
【図面の簡単な説明】
第1図は、本発明の実施例のジョセフソン接合装置の構
造を示す原理的な構造断面図、第2図は、同じく第2の
実施例のジョセフソン接合装置の構造を示す原理的な構
造断面図である。 101.102,201,202:第1の超伝導体、1
03,104,203゜204:第2の超伝導体、10
5,205,206:第3の超伝導体、207:第4の
超伝導体、111,112,211,212.第1の接
合層、113,213,214:第2の接合層、215
:第3の接合層、121.221:基板、122,22
2.接地面、123,223:絶縁層、124.224
:第1のジョセフソン接合装置、125,225:第2
のジョセフソン接合装置、131,132,133,2
31,232゜233:配線。 茅 II!I /θ3./θ4:茅26り〉しくタイ穴馬グ142ト;
ギ 2TI!J ノipt、ztn  : ’−¥dlV4F’4−林Z
I3. ze4: 4241KMk 20s2々/:芽3勿屋孤番串 〃7:芽匈超Δ縛林 つIf   9tり・ 編(Jyn忘へ返111p z
tz・擾し1(II宅σ6〜/%f、?/3.214:
 jfy2tf)叔會層275゛躊づ/7夜食層 ZZダ、″ ’J/f)ン)セフ・/多す怪合溶禮」2
25:藪q勿仁7/J蛎帥榎 231ル23J”、乱瞭

Claims (1)

    【特許請求の範囲】
  1. 3層以上に積層された超伝導体と、前記各超伝導体間に
    ジョセフソン効果を生じさせる膜厚の絶縁体からなる接
    合層を2層以上設け、前記接合層を流れるジョセフソン
    電流の電流密度が前記各接合層で異なるように接合層の
    材料と膜厚を定め、前記接合層の各々を所望の形状に成
    形して電流密度の異なるジョセフソン接合装置を構成し
    、前記所望のジョセフソン接合装置を構成する前記超伝
    導体に配線したことを特徴とする異なる電流密度接合を
    積層したジョセフソン接合装置。
JP61006849A 1986-01-14 1986-01-14 異なる電流密度接合を積層したジヨセフソン接合装置 Granted JPS62165378A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61006849A JPS62165378A (ja) 1986-01-14 1986-01-14 異なる電流密度接合を積層したジヨセフソン接合装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61006849A JPS62165378A (ja) 1986-01-14 1986-01-14 異なる電流密度接合を積層したジヨセフソン接合装置

Publications (2)

Publication Number Publication Date
JPS62165378A true JPS62165378A (ja) 1987-07-21
JPH053754B2 JPH053754B2 (ja) 1993-01-18

Family

ID=11649685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61006849A Granted JPS62165378A (ja) 1986-01-14 1986-01-14 異なる電流密度接合を積層したジヨセフソン接合装置

Country Status (1)

Country Link
JP (1) JPS62165378A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453586A (en) * 1987-08-25 1989-03-01 Sumitomo Electric Industries Analog/digital converter
JPS6453584A (en) * 1987-08-25 1989-03-01 Sumitomo Electric Industries Analog/digital converter
JPS6453585A (en) * 1987-08-25 1989-03-01 Sumitomo Electric Industries Analog/digital converter

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208797A (ja) * 1983-05-12 1984-11-27 Mitsubishi Electric Corp ジヨセフソン素子集積回路装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208797A (ja) * 1983-05-12 1984-11-27 Mitsubishi Electric Corp ジヨセフソン素子集積回路装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453586A (en) * 1987-08-25 1989-03-01 Sumitomo Electric Industries Analog/digital converter
JPS6453584A (en) * 1987-08-25 1989-03-01 Sumitomo Electric Industries Analog/digital converter
JPS6453585A (en) * 1987-08-25 1989-03-01 Sumitomo Electric Industries Analog/digital converter

Also Published As

Publication number Publication date
JPH053754B2 (ja) 1993-01-18

Similar Documents

Publication Publication Date Title
JPH05243321A (ja) 平面多層金属ボンディング・パッドの製作方法
JPS62165378A (ja) 異なる電流密度接合を積層したジヨセフソン接合装置
US5227645A (en) Dc squid element with quasi-planar-type josephson junction
JP2842281B2 (ja) 酸化物超電導磁束トランスとその製造方法
JPH0546992B2 (ja)
JPH0766462A (ja) 超伝導回路
JPS5916430B2 (ja) ジヨセフソン接合素子とその製造方法
JPH02183536A (ja) 半導体装置
JPS59111011A (ja) 磁気抵抗素子を具える磁気検出器
JPH0556874B2 (ja)
JPS603796B2 (ja) 超電導回路用コンタクト
JPH0234195B2 (ja)
JPH02113566A (ja) 半導体集積回路
JPS61219158A (ja) 半導体装置の製造方法
JPH0267730A (ja) 半導体装置
JPS61244078A (ja) 超伝導線路の作製方法
JPS6095961A (ja) 半導体集積回路装置
JPS5898926A (ja) ジヨセフソン干渉装置
JPS58125880A (ja) ジヨセフソン接合素子
JPH0223674A (ja) 配線の接続方法
JPS592390B2 (ja) ジヨセフソン接合素子とその製造方法
JPS5821877A (ja) 半導体装置の製造方法
JPH05109845A (ja) 半導体装置
JPS62286230A (ja) 薄膜の選択食刻方法
JPH0384972A (ja) ジョセフソン回路及びその製造方法