JPS62163324A - オ−ミツクコンタクトの形成方法 - Google Patents
オ−ミツクコンタクトの形成方法Info
- Publication number
- JPS62163324A JPS62163324A JP571286A JP571286A JPS62163324A JP S62163324 A JPS62163324 A JP S62163324A JP 571286 A JP571286 A JP 571286A JP 571286 A JP571286 A JP 571286A JP S62163324 A JPS62163324 A JP S62163324A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- sputtering
- sputtering film
- electrode
- sputtered film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上妥且朋分立
本発明はオーミックコンタクトの形成方法に関し、特に
半導体ウェハ（以下単にウェハと称する）に対する電極
のオーミック特性を向上するように改良したものである
。
半導体ウェハ（以下単にウェハと称する）に対する電極
のオーミック特性を向上するように改良したものである
。
丈来包皮訂
半導体装置の製造過程において、オーミックコンタクト
を形成する一例として次のような方法がある。それは、
オーミック性の良好な金属をウェハの電極形成部に蒸着
し、これを加熱してウェハと前記金属との界面に金属シ
リサイドを生成させる方法である。
を形成する一例として次のような方法がある。それは、
オーミック性の良好な金属をウェハの電極形成部に蒸着
し、これを加熱してウェハと前記金属との界面に金属シ
リサイドを生成させる方法である。
又皿皇茸ゞ しよ゛と る口項占
上述した方法においては、オーミック性の良好な金属を
ウェハに蒸着しなければならないが、この金泥としては
金にアンチモンもしくは砒素といったＮ型不純物を含ま
せているので、量産性のよい電子ビーム蒸着法では組成
変化を起こしてしまい適用できない。そこで、抵抗加熱
蒸着法にて行うが、この方法によってウェハに蒸着した
金属はウェハへの密着が悪く金属つまり電極剥がれが生
じやすい。また金は蒸着後すぐ熱処理を行わないと経時
変化により金属の密着強度が低下し、金属つまり電極剥
がれを生ずるという欠点を有する。
ウェハに蒸着しなければならないが、この金泥としては
金にアンチモンもしくは砒素といったＮ型不純物を含ま
せているので、量産性のよい電子ビーム蒸着法では組成
変化を起こしてしまい適用できない。そこで、抵抗加熱
蒸着法にて行うが、この方法によってウェハに蒸着した
金属はウェハへの密着が悪く金属つまり電極剥がれが生
じやすい。また金は蒸着後すぐ熱処理を行わないと経時
変化により金属の密着強度が低下し、金属つまり電極剥
がれを生ずるという欠点を有する。
本発明は上記事情に罵みて創案されたもので、金属つま
り電極剥がれなどの経時劣化を防止できかつ良好なオー
ミック特性が得られるオーミ、ツクコンタクトの形成方
法を提供することを目的としている。
り電極剥がれなどの経時劣化を防止できかつ良好なオー
ミック特性が得られるオーミ、ツクコンタクトの形成方
法を提供することを目的としている。
ＬＩｖｒ占岑”ン るための 文
本発明にがかるオーミックコンタクトの形成方法は１．
ウェハと同一導電型の高濃度不純物を含む単結晶インゴ
ットから作成したスパッタ用ターゲットを使用して、ウ
ェハの電極形成部にスバ・ツタ膜を形成させた後、この
スパッタ膜を局部的に加熱することで当該スパッタ膜を
前記ウェハとの界面で熔融させてから、このスパッタ膜
上に所望の電極を形成させるようにしている。
ウェハと同一導電型の高濃度不純物を含む単結晶インゴ
ットから作成したスパッタ用ターゲットを使用して、ウ
ェハの電極形成部にスバ・ツタ膜を形成させた後、この
スパッタ膜を局部的に加熱することで当該スパッタ膜を
前記ウェハとの界面で熔融させてから、このスパッタ膜
上に所望の電極を形成させるようにしている。
スパッタ用ターゲットを高濃度不純物を含む単結晶イン
ゴットから作成しているため、不純物の分布が均一なス
パッタ膜をウェハの電極形成部に形成できる。このスパ
ッタ膜を局部的に加熱すると、ウェハとの界面で熔融し
て、該スパッタ膜の不純物がウェハの結晶結合中に置換
形でボンド結合する。その結果、スパッタ膜とウェハの
界面の電気１．７壁が小さくなる。
ゴットから作成しているため、不純物の分布が均一なス
パッタ膜をウェハの電極形成部に形成できる。このスパ
ッタ膜を局部的に加熱すると、ウェハとの界面で熔融し
て、該スパッタ膜の不純物がウェハの結晶結合中に置換
形でボンド結合する。その結果、スパッタ膜とウェハの
界面の電気１．７壁が小さくなる。
１、！ｉ計１１
以下、図面を参照して本発明の一実施例を詳細に説明す
る。但し、図面ではＮ Ｐ Ｎ形のトランジスタを例と
し、ウェハの１素子について説明する。
る。但し、図面ではＮ Ｐ Ｎ形のトランジスタを例と
し、ウェハの１素子について説明する。
第１図（ａ）において、符号ｌはＮ形のシリコン力）ら
なるウェハ１を示しており、その表面側には１０〜４０
μｍぐらいまでの深さのＰ形のベース領域２が埋め込ま
れている。ベース領域２の略中央位置には３〜２０μｍ
ぐらいまでの深さのＮ形のエミ・７タ領域３が埋め込ま
れている。そして、ウェハ１の表面にはシリコン酸化膜
４が被着されている。
なるウェハ１を示しており、その表面側には１０〜４０
μｍぐらいまでの深さのＰ形のベース領域２が埋め込ま
れている。ベース領域２の略中央位置には３〜２０μｍ
ぐらいまでの深さのＮ形のエミ・７タ領域３が埋め込ま
れている。そして、ウェハ１の表面にはシリコン酸化膜
４が被着されている。
このシリコン酸化膜４はベース領域２およびエミッタ領
域３の上部が窓開けされていて、ベース電極２ａおよび
エミッタ電極３ａがそれぞれ形成されている。符号５は
ウェハ１の裏面に形成されたスパッタ膜であり、その形
成手順は下記の通りである。
域３の上部が窓開けされていて、ベース電極２ａおよび
エミッタ電極３ａがそれぞれ形成されている。符号５は
ウェハ１の裏面に形成されたスパッタ膜であり、その形
成手順は下記の通りである。
まず、いわゆるＣＺ法（結晶引き上げ）により得た単結
晶インゴットからスパッタ用ターゲットを作成しておく
。単結晶インゴットとしては、１／１０００〜３ ／１
０００Ω・印、Ｎ形の高濃度不純物（例えばＰ、Ｓｂ、
Ａｓ）１０６〜１０’ａｔｏｍ／ｃｍｎを含んだＳｉと
する。
晶インゴットからスパッタ用ターゲットを作成しておく
。単結晶インゴットとしては、１／１０００〜３ ／１
０００Ω・印、Ｎ形の高濃度不純物（例えばＰ、Ｓｂ、
Ａｓ）１０６〜１０’ａｔｏｍ／ｃｍｎを含んだＳｉと
する。
次に、ウェハ１の裏面を必要なだけ研摩した後、スパッ
タ前処理として前記研摩面をＨＦ系の薬液で軽くエツチ
ングする。このウェハ１の裏面に、前記スパッタ用ター
ゲットを用いた通常の条件のスパッタリングを行ってス
パッタ膜５を形成する。
タ前処理として前記研摩面をＨＦ系の薬液で軽くエツチ
ングする。このウェハ１の裏面に、前記スパッタ用ター
ゲットを用いた通常の条件のスパッタリングを行ってス
パッタ膜５を形成する。
スパッタリングの条件の一例としては、例えばベルジャ
内を５ Ｘｌ０９ｔｏｒｒ位、Ａ「ガス注入量を（３±
０．３） ＸＩＯ’ ｔｏｒｒ位とし、スパッタリング
すべきウェハ１を約２００℃で１０〜３０分間加熱する
。
内を５ Ｘｌ０９ｔｏｒｒ位、Ａ「ガス注入量を（３±
０．３） ＸＩＯ’ ｔｏｒｒ位とし、スパッタリング
すべきウェハ１を約２００℃で１０〜３０分間加熱する
。
こうしてから、シャッターを閉じておき、１００Ｗ、２
００Ｗ、３００Ｗと順次１分間ずつパワーをかけてプレ
スバッターを行った後、シャッターを開にして２００Ｗ
でスパッターを行い、スパッタレート５〜７人／ ５（
ＩＣを得る。このようなスパックリング条件でもって、
スパッタ膜５の膜厚を約１００〜１０００人にする。
００Ｗ、３００Ｗと順次１分間ずつパワーをかけてプレ
スバッターを行った後、シャッターを開にして２００Ｗ
でスパッターを行い、スパッタレート５〜７人／ ５（
ＩＣを得る。このようなスパックリング条件でもって、
スパッタ膜５の膜厚を約１００〜１０００人にする。
この後、スパッタ膜５のみを例えばレーザーアニール、
ランプフラッジエアニールおよび赤外線アニール法など
でもって局部的に加熱する。これにより、スパッタ膜５
をウェハ１との界面で溶融させて再結晶化することで、
スバ、り膜５の活性化を図る。熔融時には、スパッタ膜
５がウェハｌとの界面においてウェハ１の結晶結合に置
換形でポンド結合することとなる。但し、前記のスパッ
タ膜５の加熱を真空中で行わないときには、次の電極の
形成前処理としてＨＦ系溶剤で軽くエツチングするか、
或いはいわゆるボンバード処理（逆スパツタによるエツ
チング）を行うのが好ましい。
ランプフラッジエアニールおよび赤外線アニール法など
でもって局部的に加熱する。これにより、スパッタ膜５
をウェハ１との界面で溶融させて再結晶化することで、
スバ、り膜５の活性化を図る。熔融時には、スパッタ膜
５がウェハｌとの界面においてウェハ１の結晶結合に置
換形でポンド結合することとなる。但し、前記のスパッ
タ膜５の加熱を真空中で行わないときには、次の電極の
形成前処理としてＨＦ系溶剤で軽くエツチングするか、
或いはいわゆるボンバード処理（逆スパツタによるエツ
チング）を行うのが好ましい。
そして、スパック膜５の表面に所望のコレクタ電極６を
通常の方法でもって被着する（第１図（ｂｌ参照）。こ
のコレクタ電極６のような裏電極には例えばＣｒ−Ｎｉ
−ＡｇやＴｉ−Ｎｉ −Ａｇなどの多層構造のものが多
（用いられている。
通常の方法でもって被着する（第１図（ｂｌ参照）。こ
のコレクタ電極６のような裏電極には例えばＣｒ−Ｎｉ
−ＡｇやＴｉ−Ｎｉ −Ａｇなどの多層構造のものが多
（用いられている。
なお、本発明は上記実施例で説明したトランジスタ構造
の場合にのみ限定されないことは言うまでもな（、本発
明を適用して型造した高速スイ・７チングダイオードの
場合では、第２図に示すようなデータが得られた。第２
図に示すように、本発明を適用した高速スイッチングダ
イオードと従来のそれとにおける順電圧−順電流特性で
は、本発明品が従来品と比較して約１０％向上したこと
を示している。
の場合にのみ限定されないことは言うまでもな（、本発
明を適用して型造した高速スイ・７チングダイオードの
場合では、第２図に示すようなデータが得られた。第２
図に示すように、本発明を適用した高速スイッチングダ
イオードと従来のそれとにおける順電圧−順電流特性で
は、本発明品が従来品と比較して約１０％向上したこと
を示している。
全皿凹分里
本発明では、いわゆる単結晶製造法により作成された不
純物濃度分布が均一なスパッタ用ターゲットを用いてウ
ェハの電極形成部にスパッタ膜を被着させているから、
スパッタ膜の不純物の濃度分布を均一にできる。さらに
、スパッタ膜を局部的に加熱することで当該スパッタ膜
の不純物がウェハの結晶結合中に置換形でボンド結合す
るので、ウェハとスパッタ膜との界面の電気障壁が小さ
くなる。これらのことから、ウェハに対する電極のオー
ミック特性を良好にでき、ウェハから電極が２１１かれ
るといった経時劣化も防止される。
純物濃度分布が均一なスパッタ用ターゲットを用いてウ
ェハの電極形成部にスパッタ膜を被着させているから、
スパッタ膜の不純物の濃度分布を均一にできる。さらに
、スパッタ膜を局部的に加熱することで当該スパッタ膜
の不純物がウェハの結晶結合中に置換形でボンド結合す
るので、ウェハとスパッタ膜との界面の電気障壁が小さ
くなる。これらのことから、ウェハに対する電極のオー
ミック特性を良好にでき、ウェハから電極が２１１かれ
るといった経時劣化も防止される。
第１図（ａ）および（ｂ）は本発明の一実施例を説明す
るための工程説明図、第２図は本発明による高速スイッ
チングダイオードと従；（５のそれとの順電圧−順電流
特性を示す図である。 ｌ・・・ウェハ ５・・・スパッタ１１５３゜
るための工程説明図、第２図は本発明による高速スイッ
チングダイオードと従；（５のそれとの順電圧−順電流
特性を示す図である。 ｌ・・・ウェハ ５・・・スパッタ１１５３゜
Claims (1)
- （１）半導体ウェハと同一導電型の高濃度不純物を含む
単結晶インゴットから作成したスパッタ用ターゲットを
使用して、半導体ウェハの電極形成部にスパッタ膜を形
成させた後、このスパッタ膜を局部的に加熱することで
当該スパッタ膜を前記半導体ウェハとの界面で溶融させ
てから、このスパッタ膜上に所望の電極を形成させるこ
とを特徴とするオーミックコンタクトの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP571286A JPS62163324A (ja) | 1986-01-14 | 1986-01-14 | オ−ミツクコンタクトの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP571286A JPS62163324A (ja) | 1986-01-14 | 1986-01-14 | オ−ミツクコンタクトの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62163324A true JPS62163324A (ja) | 1987-07-20 |
Family
ID=11618728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP571286A Pending JPS62163324A (ja) | 1986-01-14 | 1986-01-14 | オ−ミツクコンタクトの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62163324A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5884425A (ja) * | 1981-11-14 | 1983-05-20 | Nec Home Electronics Ltd | 半導体装置の製造方法 |
| JPS6091627A (ja) * | 1983-09-26 | 1985-05-23 | エクソン リサーチ アンド エンジニアリング カンパニー | Ｐｉｎ形半導体装置の製造方法 |
-
1986
- 1986-01-14 JP JP571286A patent/JPS62163324A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5884425A (ja) * | 1981-11-14 | 1983-05-20 | Nec Home Electronics Ltd | 半導体装置の製造方法 |
| JPS6091627A (ja) * | 1983-09-26 | 1985-05-23 | エクソン リサーチ アンド エンジニアリング カンパニー | Ｐｉｎ形半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4704785A (en) | Process for making a buried conductor by fusing two wafers | |
| JP2509713B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JPH0523055B2 (ja) | ||
| JP2002280531A (ja) | 半導体基板及びその製造方法 | |
| CN114975096B (zh) | 键合材料和制备方法以及半导体器件 | |
| JPS62163324A (ja) | オ−ミツクコンタクトの形成方法 | |
| CA1127322A (en) | Method of fabricating semiconductor device by bonding together silicon substrate and electrode or the like with aluminum | |
| JP3313344B2 (ja) | ＳｉＣ／Ｓｉヘテロ構造半導体スイッチ及びその製造方法 | |
| JPH01241168A (ja) | バイポーラトランジスタおよびその製造方法 | |
| EP0443296B1 (en) | Process for obtaining multilayer metallization of the back of a semiconductor substrate | |
| JPH0245976A (ja) | 炭化ケイ素の電極形成方法 | |
| JPS6372156A (ja) | 半導体装置 | |
| JP3112102B2 (ja) | 半導体装置 | |
| JPS63227018A (ja) | 半導体装置の製造方法 | |
| JPS6169122A (ja) | 半導体装置の製造方法 | |
| JPS6032349B2 (ja) | 半導体装置の製造方法 | |
| JPH06151789A (ja) | 半導体基体の形成方法 | |
| JP2994700B2 (ja) | 多結晶シリコン薄膜の製造方法及び半導体装置 | |
| JPH02238617A (ja) | 半導体薄膜の結晶成長方法 | |
| JP2708829B2 (ja) | 炭化ケイ素の電極形成方法 | |
| JPS6279675A (ja) | 化合物半導体装置の製造方法 | |
| JPH07221016A (ja) | 多結晶半導体薄膜の製造方法 | |
| JPS59127877A (ja) | 集積回路およびその製造方法 | |
| JPH05144745A (ja) | 半導体基板の製造方法 | |
| JPS62234322A (ja) | 半導体装置の製造方法 |