JPS6091627A - Ｐｉｎ形半導体装置の製造方法 - Google Patents

Ｐｉｎ形半導体装置の製造方法

Info

Publication number
JPS6091627A
JPS6091627A JP59199669A JP19966984A JPS6091627A JP S6091627 A JPS6091627 A JP S6091627A JP 59199669 A JP59199669 A JP 59199669A JP 19966984 A JP19966984 A JP 19966984A JP S6091627 A JPS6091627 A JP S6091627A
Authority
JP
Japan
Prior art keywords
type
sputtering
doped
silicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59199669A
Other languages
English (en)
Inventor
セオドール　デイー．モウステイカス
エイチ．ポール　マルスカ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ExxonMobil Technology and Engineering Co
Original Assignee
Exxon Research and Engineering Co
Esso Research and Engineering Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Exxon Research and Engineering Co, Esso Research and Engineering Co filed Critical Exxon Research and Engineering Co
Publication of JPS6091627A publication Critical patent/JPS6091627A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の分野〕 本発明はホウ素およびリンを多量にドープしたターゲッ
トからスパッタされたＰ形層およびＮ形層を持つＰＩＮ
形アモルファスシリコン半導体装置の反応性スパッタリ
ング方法に係る。Ｐ形層、ＩｗＩおよびＮ形層はすべて
アモルファスであることができ、Ｐ形層および（また社
）Ｎ形層は部分的に結晶化される（微結晶質）ことがで
きる。
アモルファスシリコンＰＩＮ形半導体装置ｔ！　２つの
方法で作成される。ひとつはシランのグロー族を分解法
であり、これ扛Ｄａｖｉｄ　Ｅ、　ｅａｒｌｓｏｎによ
る’Ｆａｃｔｏｒｓ　Ｉｎｆｌｕｅｎｃｉｎｇ　ｔｈｅ
　Ｅｆｆｉｃｉｓｎｃｙｏｆ　Ａｍｏｒｐｈｏｕｓ　５
ｉｌｉｃｏｎ　５ｏｌａｒ　Ｃ＠ｌ１ｍ　’　（Ｊｏｕ
ｒｎａｌｏｆ　Ｎｏｎ−Ｃｒｙ＠ｔａｌｌｔｎ＠５ｏｌ
ｉｄｓ　３５および３６゜１９８０年、７０７〜７１７
頁）と題する技術文献に記載された。この方法では、Ｐ
形層およびＮ形層はＳ量Ｈ４放電中に約１〜２％のＢ、
Ｈ，またはＰＨ。
を混合して形成される。もうひとつの方法はシリコンタ
ーゲットからの反応性スパッタリングでありこれはＴ　
、　Ｄ　、　ＭｏｕｍｔａｋａｇおよびＲ、Ｆｒｌｅｄ
ｍａｎによる’Ａｍｏｒｐｈｏｕｓ　５ｉ１１ｅｏｎ　
Ｐ　Ｉ　Ｎ　５ｏｌａｒ　Ｃ＠１ｌｓＦａｂｒｉｃａｔ
ｅｄ　ｂｙ　Ｒｅａｃｔｉｖｅ　Ｓｐｕｔｔｅｒｉｎｇ
’　（Ａｐｐｌ。
Ｐｈｙｓ、Ｌｅｔｔ、　４０　、１９８２　、５１５〜
５１７頁）という技術文献に記載された。この方法では
、１層はアルゴンと水素を含む雰囲気において真性（ノ
ンドープ）ターゲットからスパッタリングされ、Ｐ形層
およびＮ形層は再び真性ターゲットからアルゴンおよび
水素に加えて約０．１〜１％のＢ、）Ｔ６またｔｊＢＨ
，を含む雰囲気においてスパッタリングされる。従って
、アモルファスシリコンＰＩＮ形太陽電池を製造する方
法は両方とも毒性の高いガス即ちＢ、Ｈ，およびＰＨ３
の取扱いを伴う。
シリコンドープターゲットからのスパッタリングでアモ
ルファスシリコンをドーピングする可能性ｉｊ　Ｍ、　
Ｈ，ＢｒｏｄｓｋｙおよびＪ、　Ｊ、　Ｃｕｏｍｏによ
る’Ｄｏｐｉｎｇ　ｏｆ　５ｐｕｔｔｅｒｓｄ　Ａｍｏ
ｒｐｈｏｕｓ　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒｓ　’（Ｉ
　ＢＭ　Ｔｅｃｈｎｉｃａｌ　Ｄｉｓｃｌｏｓｕｒｅ　
Ｂｕｌｌｅｔｌｎ　Ｖｏｌ　１９　。
１９７７年、　４８０２負）で技術文献に初めて登場し
た。　Ｍ　、　Ｊ　、　Ｔｈｏｍｐｓｏｎ他による’　
Ｄｏｐｉｎｇ　ｏｆＳｐｕｔｔｅｒｅｄ　Ａｍｏｒｐｈ
ｏｕ＠−８１１１ｅｏｎ　５ｏｌａｒ　Ｃ＠ｌｌｓ　’
（５ｏｌｉｄ　５ｔａｔｅｓ　ａｎｄ　Ｅｌｅｃｔｒｏ
ｎ　Ｄｅｖｌｃｓａ　＊　Ｖｏｌ　２　＊１９７８年、
Ｓ１１貞）と題されたもうひとつの技術分献において、
ドープシリコンターゲットで予めドーピングする効果が
いくつか呈示さ第１ている。
多量にドープしたシリコンターゲットからのスパッタリ
ングによってＰ形層およびＮ形層を作成するアモルファ
スシリコンＰＩＮ形装置はこｆｌまで提出さｈていない
。このようなＰＩＮ形装置ｔは太陽電池に用いる場合、
導電性の高いＰ形層およびＮ形層を有さなければならず
、また光が入る少なくともひとつのノーの透明度が高く
なけわげなら々い。
〔発明の概要〕
本発明はシリコンＰＩＮ形半導体装置の製造方法に向け
られている。本発明の方法はＰＩＮ形装置に関連して説
明を行う。しかしながら、本発明の方法ＦｉＮＩＰ形装
置にも等しく適用されることを理解されるべきでおる。
Ｎ形層は多層にドープしたＮ形シリコンターゲットから
アルゴンおよび水素を含む雰囲気で反応性スパッタリン
グされる。
真性な１層は、同様に、ノンドープのターゲットからア
ルゴンおよび水素を含む雰囲気において反応性スパッタ
リングされる。Ｐ形層は多量にドープ（たＰ形ターゲッ
トから反応性スパッタリングされ、アルゴンおよび水素
を含む雰囲気中で堆積される。ドープターゲットからＮ
形層およびＰ形ＷＩをスパッタリングするので有毒ガス
の取扱いが回避される。さらに、堆積パラメーターを適
当に選択することによって、ＰＩＮ形太陽電池の応用に
最適な導霜：性おまひ光学特性を持つアモルファスまた
は微結晶１４のいずれかのＮ形層およびＰ形層を形成す
ることができる。
〔発明の詳細な説明〕
＠１図は本発り］によるＮＩＰ形半導体装置の堆積用マ
ルラチャンバスパッタリング装置の概要図である。Ｎ形
層、１層およびＰ形層の全部の層はそれぞれ別々のチャ
ンバで堆積されてこれらの層の間の相互汚染を回避する
。これらの部層のそれぞれはアルゴンおよび水素の適当
なｈ囲気を形成するのに適用した慣用のＲＦスパッタリ
ング装置である。
同様に、３つのターゲットを持ち、３つの層、Ｐ層、１
層およびＮ層を形成するために各々のターゲットが別々
に活性化されるひとつの真空チャンバを用いることが可
能である。しかしながら、この態様では、第１の層と第
２の層の間にスパッター室を清浄化して１層の汚染を避
ける必要がある。
リンおよびホウ素をドープしたターゲットはチョコラル
スキー法で単結晶状に作成した。リンおよびホウ素の不
純物は成長の間に溶融物に添加した。単結晶の分析はリ
ンをドープしたターゲットが約ｌＸｌ０”個／は以上の
リン原子を含み、ホウ素をドープしたターゲットは１Ｘ
ｌＯ″′個１０ｉのホウ素原子を含むことを示した。し
かしながら、さらに濃度を高めるとさらに導伝性の高い
Ｐ形層およびＮ形層が得られる。また、その他のターゲ
ット作成方法も可能である。例えば、シリコンとホウ素
の粉末をホットプレスしてホウ素をドープしたターゲッ
トを作成した。
本発明のスパッタリングされたアモルファスシリコンＰ
ＩＮ形装置は、一般的に、スパッタリングばれて上に堆
積される層を物理的に支持する基板から力る基板ｌＯを
含む。基板１０はピンホールを避けるために上層の厚さ
のオーダー（寸法）の凹部または凸部を実質的に有して
いない主要領域コーティング表面を含む。
１？！１様において、基板１０はそのために導電性材料
の上層が必要になるガラスまたはセラミックのような非
導電性材料から成ることができる。選択的に、基板１０
け支持基板ならびに上層との電極コンタクトの両者とし
て働く全屈からなることができる。いずれの場合におい
ても、基板のコーティング表面はコーティング表面の不
所望な汚染を除去するために完全に清浄化する。好まし
い態様において、電極】０けたとえばモリブデンまたは
ステンレス鋼のようなＮ形ドープシリコンとオーミック
コンタクトを形成するとして知られている金属から成る
。基板１０が非導電性材料から成る場合には、上層が約
１０大の厚さのＩＴＯ若しくは酸化錫のような透明導電
体またはモリブデン若しく扛クロム薄膜のようにＮ形ド
ープアモルファスシリコンとオーミックコンタクトを形
成するとして知られている金属の層からなることが好ま
しい。
基板は後に詳しく述べるように水素およびアルゴンの調
整された分圧を提供するように適合された各慣用ＲＦ　
２４Ｔｈスパツタリング装置の陽極に固定する。この出
願において固定（５ｅｃｕｒｅｄ　）の用語は基板の陽
極への物理的固定と、さらに重要には導電性コーティン
グ表面の陽極との電気的コンタクト形成の両方を意味す
ることを意図している。
このようにしてコーティング表面はほぼ陽極の電位に保
たれる。陽極は接地するかまたは約±５０ボルトの正も
しくは負バイアスをかける。スパッタリング系は更に基
板の加熱温度を藺整できるようにする。以下に記載する
堆積温度は陽極に埋設した熱電対で測定したものである
。
以下に記載する温度はそのように測定され、堆積膜の実
際の温度はそれと異なることを認識さｉｌ−るべきであ
る。
Ｐ形層およびＮ形層について２種類の堆積条件を確認し
た。１組の条件はアモルファス膜、他の組の条件は微結
晶質膜を与える。
Ａ、アモルファスＮ形、■およびＰ形 シリコン層 Ｈ２／Ａｒ　＜　１　かつ低い全圧（Ａｒ＋Ｈ２＜　２
０ミリトル）で堆積した膜はＸ線回折でアモルファスで
あることが判明した。
チャンバ１のスパッタリング基を慣用の機械およびター
ボ分子ポンプ手段で約ｌＸｌ０−’　トルの基本圧力に
排気し、た。最初に基板を約２００〜４００℃の範囲内
のモニタ一温度に加熱して水素化アモルファスシリコン
のＮ形層１４をスパッタリングで堆積する。直径約５イ
ンチのリンドープシリコンディスクからなるスパッタ用
ターゲットを基板プラットホーム（陽極）から約４．５
儂の位置に設けた陰極に固定する。
ターゲットに、約１００〜２００ワツトのＲＦ電力を用
いて、接地した基板プラットホーム（陽極）に関して約
−８００〜−２０００ボルトの誘導ＤＣバイアスを供給
する。これらの千件は１〜ＩＯＡ／秒の堆積速度を与え
る。約１〜３分間の範囲内でスパッタ堆積を続けると、
約１５０〜５００オングストロームの範囲内の厚さのＮ
骸層１２が得らｈる。堆積の全期間、前記の基板加熱を
続けて、堆積するシリコンの水素化を適当なレベルに保
つために指示された範囲内のモニター基板温度を保つ。
上記のように作成したＮ形層の輸送および光学特性は放
電のＨ量に大きく依存する。このことは、同じ全圧（Ｈ
，十Ａｒ　＝　５ミルトル）と異なるＨ、／アルゴン比
でリンドープシリコンターゲットから作成した膜につい
ての電導度と光吸収係数を示した第２図および第３図に
明示でれている。
第２図によると、全部の膜が同一のリン量を有している
が（ＳＩＭＳ分析で測定）、電導度はＨの量の増大とと
もに低下している。これはリン原子がドナーとして働く
ことをＨが禁止（抑制）することを暗示している。しか
しながら、最も高くドープされた膜は高い光吸収を有し
ている（第３図参照）ので、光の入射を許す「窓」材料
として適当ではない。従って、高電導度の膜は太陽電池
に応用する場合には裏側のコンタクトとしてだけ適当で
ある。しかしながら、最も高くドープした膜は光の吸収
をともなわないその他のＰＩＮ形装置には適当であるこ
とができる。
基板およびＮ形層はチャンバ２に移し、そこで真性層を
コーティングする。水素化アモルファスシリコンの真性
ｌ−１４は純粋がアルゴンと水素を含む雰囲気中でスパ
ッタリングして堆積する。スパッタリングの雰囲気は純
粋なアルゴン約３〜１５ミリトルと水素約０．５〜１．
０ミリトルからなる。ＲＦ電力条件、陽極と陰極の形状
、および基板温度ｉｊＮ形層のスパッタリングによる堆
積について記載しｋものと実質的に同じである。しかし
ながら、チャンバ２のターゲットはノンドープの結晶質
シリコンである。こねらの柴件下で、厚さ約０．２〜１
．５マイクロメートルの範囲内の真性アモルファスシリ
コンＪｉｆｆが堆積する。
次に、基板をチャンバ３に移し、そこで１層上にＰ形層
を堆積する。水素化アモルファスシリコンのＰ形ドープ
層１６をＨ，／λｒ　＜　１かつ全圧Ａｒ＋Ｈ２＜２０
ミリトルであるアルゴンおよび水素の雰囲気でスパッタ
リングして堆積する。スパッタリングのパワー条件、モ
ニターする基板温度範囲、そして陽極と陰極の形状はＮ
形層および１層について記載１〜たものと実質的に同じ
である。
しかしながら、チャンバ３のターゲットはホウ素をドー
プした結晶性シリコンである。Ｐ形層の厚さは真性層お
よびＮ形ドープ層の厚さと較べると小さくて、約１００
〜１５０オングストロームの範囲内である。現在、理解
きれているように、Ｐ形ｌｌ１１汀Ｉ層とポテンシャル
障壁を形成するように機能する。
輸送および光学特性はＮ形層におけるように放電のＨ量
に大きく依存する。こｉ″Ｌは、同一の全圧（Ｈ４＋Ａ
ｒ＝５ミリトル）および異なるＨ、／アルゴン比でホウ
素ドープターゲットから作成した膜についての電導度と
光吸収係数を示す第４図および第５図に明示されている
。
第４図に依ると、全部の膜は同一量のホウ素量を有する
が（ＳＩＭＳ分析で測定）、電導度はＨ量の増大とと４
に増加する。これはホウ素原子がアクセプタとして働く
ことをＨが禁止（抑制）することを暗示する。しかしな
がら、最も高くドープした膜は高い９℃吸収率を有する
ので（第５図）、光の入射を許す「窓」材料として適当
でにない。
従って、高電導度の膜は太陽電池に応用する場合には裏
側のコンタクトにだけ適当である。しかしながら、最も
高ぐドープト２た膜は光の吸収をともなわないその他の
ＰＩＮ形装置への応用には適当である。
ＰＩＮ形装置をチャンバ４に移し、そこでＰ形層上に電
流年収電極１８を堆積する。太陽電池用Ｉ）ｔａ　年収
電極は、下層のアモルファスシリコン薄膜の主な吸収帯
域をなす約３５００〜７０００オングストロームの範囲
内のスペクトル帯域において半透明である導電性材料で
ある。さらに、この電極は隣接するＰ形ドープアモルフ
ァスシリコンと実質的にオーミックコンタクトを形成し
なければならない。１襲様において、この電極は酸化イ
ンジウム錫、酸化錫寸たは錫酸カドミニウムのような半
透明導電性酸化物であることができる。このような態様
では、導電性酸化物の厚さを下層のアモルファスシリコ
ン表面に反射防止膜を与えるように調整することができ
る。別の態様において、電極１８は比較的薄くて、半透
明で、Ｐ形ドープアモルファスシリコンとオーミックコ
ンタクトを形成する金属層からなることができる。
Ｂ、微結晶質Ｎ形およびＰ形シリコン膜Ｈ，／　Ａｒ　
＞　１かつ全圧Ａｒ　＋Ｈ１＞　２０ミリトルで堆積し
た膜はＸ線回折によると部分的に結晶化してアモルファ
スマトリックス中に５０１の結晶が埋め込まれたもので
あることが判明した。アモルファス膜と対照的に、これ
らの膜は高電導性かつ高い透明であることが可能である
。
第６図は放電の全圧が増加するときのアモルファス相か
ら微結晶質相への電導度の転移を示している。
従って、太陽電池への応用において、導電性かつ高透明
度の微結晶質膜は裏側のコンタクトおよび表側のコンタ
クト「窓」に適当である。
微結晶質膜の堆積速麿は１０Ｘ／分〜５０Ｘ／分の範叶
内であり、従って、Ｎ形層およびＰ形層の堆積は１００
〜２００Ｘの膜厚になるように調整すべきである。
その曲のすべての条件、スパッタリングのパワー条件、
モニターする基板温変の範囲、そして陽極と陰極の形状
はアモルファス膜についてＰ形層、１層およびＮ形層に
ついて述べｌとものと実質的に同じである。
当業者は、ζ）′６層】ｌを有するガラスその他の類似
の透明基板ｌＯを用いると、基板を介した装置のイルミ
ネーションが可能になることを認めている。さらに、Ｐ
形層とＮ形層の堆積の順序は、逆にして、上に真性層と
Ｎ形層を堆積して有するＩＴＵ付基根基板上形アモルフ
ァス（または微結晶質）シリコン層を堆積することがで
きる。
本発明の光起電装置の製造に用いるスパッタリング技術
は堆積膜の物理的一体性および接着性を高めるものであ
ることが認識されるべきである。
この方法は酸化インジウム錫のように半透明導電性酸化
物の層を比較的薄いＰ形ドープ層１６上に下層のアモル
ファスシリコン層の接合形成特性を劣化することなくス
パッタリングで堆積する能力を明示している。本質的に
ソースのイルミネーションは基板側（ガラス＋ＩＴＣ）
）からあるいは頂部からであることができる。
以下の例に特定の態様を詳述する。
例 基板は鐘面研摩したステンレス鋼である。Ｎ形層はリン
ドープターゲットから微結晶質のＮ形層をもたらす条件
下で堆積した厚さ５００にのリンドープ膜である。厚さ
１００ＸのＰ形層も微結晶質層をもたらす条件下で堆積
した。
Ｎ形層： 全圧＝８０ミリトル ）ｉ２　／　Ａｒ　＝　１０ ＲＦスパッタリングパワー＝８０ワットターゲットバイ
アス電圧＝−１０００ボルト堆積温度＝３２５℃ 以下余白 １層： 全圧＝５ミリトル Ｈ１／Ａｒ　＝　０．２０ ＲＦスパッタリングパワー＝８０ワットターゲ、）バイ
アス電圧ニー１０００ボルト堆積温度＝３２５℃ Ｐ形層： 全圧＝８０ミリトル Ｈ１／Ａｒ＝１０ ＲＦスパッタリングパワー＝６０ワットターゲットバイ
アス電圧＝−ＳＯＯボルト堆積温度＝３２５℃ Ｎ形アモルファス層を有する類似の装置も製造した。類
似の性能を有した。
Ｎ形層： 全圧＝５ミリトル Ｈ１／Ａｒ＝０．１ ＲＦスパッタリングパワー＝１００ワットターゲットバ
イアス電圧＝−１２００ボルト堆積温度＝３２５℃ 第７図は完成したＰＩＮ形太陽電池のＩ−Ｖ特性を示す
。Ｎ形層およびＰ形層は両方とも微結晶質である。
頂部のコンタクトハ（反射防止膜として働く）透明電極
の代りに白金薄膜である。白金における光の損失は電流
を２分の１に減少する。こうして、この装置は実際にＶ
ｏａ　＝　０．６６、ＦＦ＝０．４６で１１　ｍＡ／ば
を発生することが可能である。これらの太陽電池の特性
はＰ形層およびＮ形層を気相堆積法で作成した装置に匹
敵する。
【図面の簡単な説明】
第１図に本発明により作興するＮＩＰｌＩＴＯ形アモル
ファスシリコン半導体装置の堆積用マルチチャンバスパ
ッタ装置の模式図、第２図はリンドープ膜におけるＨ２
／Ａｒの関数としての電導度を示すグラフ図、第３図は
リンドープ膜における７オトンエネルギーの関数として
の光吸収を示すグラフ図、第４図にホウ素ドープ膜にお
けるＨ、／Ａｒの関数としての電導度を示すグラフ図、
第５図はホウ素ドープ膜におけるフォトンエネルギーの
関数としての光吸収を示すグラフ図、第６図はホウ素ド
ープ膜において放電の全圧が増加するときのアモルファ
ス相から微結晶質相への漸進的な転移を電導度の変化に
基づいて示すグラフ図、第７図は本発明に依り作４＃【
またＮＩＰ形半導体装置のＩ−Ｖ特性のグラフ図である
。 １．２，３．４・・・チャンバ、ｌＯ・・・基板、１２
・・・Ｎ形層、１４・・・１層、１６・・・Ｐ形層、１
８・・・電極。 特許出願人 エクソン　リサーチ　アンド エンジニアリンクカンパニー 特許出願代理人 弁理士　青　木　朗 弁理士西舘和之 弁理士古賀哲次 弁理士　山　口　昭　之 弁理士西山雅也 ｈｌ）１ｅＶｌ ｒ５・ ５− ２３０ＩＣ，ＶＴ　＋１０００　Ｖ ２Ｏ３”Ｃ，Ｖｙ−８００ｖ

Claims (1)

  1. 【特許請求の範囲】 １、　ドープシリコンとオーミックコンタクトを形成す
    る導電性拐料を含む表面領域を少なくとも有する基板を
    提供し、 該基板の少なくとも該表面領域上に、１タイプの電荷キ
    ャリア全ドープしたシリコン層をドープターゲットから
    反応性スパッタリングし、１タイプの電荷キャリアをド
    ープした該シリコン層上に、真性（Ｉ）シリコン層を反
    応性スパッタリングし、 該１層上に、他タイプの電荷キャリアをドープしたシリ
    コン層をドープターゲットから反応性スパッタリングし
    、そして、 他タイプの電荷キャリアをドープした該シリコン層の少
    なくとも１領域上にそれとオーミックコンタクトを形成
    する導電性材料をスパッタリングする 工程を含む水素化シリコンＰ、ＩＮ形半導体装置の製造
    方法。 ２、前記１タイプの電荷キャリアがＮ形であり、前記他
    タイプの電荷キャリアがＰ形である特許請求の範囲第１
    項記載の方法。 ３、前記１タイプの電荷キャリアがＰ形であＶ、前記他
    タイプの電荷キャリアがＮ形である特許請求の範囲第１
    項記載の方法。 ４、Ｎ形ドープシリコンの前記反応性スパッタリングが
    Ｈ，／Ａｒ＜１　かつ２０ミリトルより低いアルゴン＋
    水素の全圧においてアモルファスシリコン金スパツタリ
    ングすることからなる特許請求の範囲第２項または第３
    項記載の方法。 ５、　Ｎ形ドープシリコンの前記反応性スパッタリング
    がＨ２／Ａｒ）１　かつアルゴン＋水素〉２０ミリトル
    の全圧において微結晶シリコンをスパッタリングするこ
    とからなる特許請求の範囲第２項または第３項記載の方
    法。 ６、前記ターゲットが１０′９個／ば　より多いリン原
    子を含む特許請求の範囲第４項Ｂピ載の方法。 ７、真性（１）シリコン層の前記反応性スパッタリング
    が約０．５ミリトルから約１．０ミリトルの範囲内の水
    素分圧および約３ミリトルから約１５ミリトルの範囲内
    のアルゴン分圧においてシリコンをスパッタリングする
    ことからなる特許請求の範囲第２項またに第３８１記載
    の方法。 ８、Ｐ形シリコン層の前記反応性スパッタリングがＨ１
    ／Ａｒ＜１　かつ２０ミリトルより低いアルコン−１−
    水素の全圧においてアモルファスシリコンをスパッタリ
    ングすることからなる特許請求の範囲第２項または第３
    項記載の方法。 ９、前記ターゲットが１０１９個／ばより多いホウ素原
    子を含む特許請求の範囲第８項記載の方法。 １０、前記Ｐ形ドープシリコン上にスパッタリングされ
    た前記導電性材料が酸化インジウム錫、酸化錫または錫
    酸カドミニウムから成る材料の薄膜である特許請求の範
    囲第２項または第３項記載の方法。
JP59199669A 1983-09-26 1984-09-26 Ｐｉｎ形半導体装置の製造方法 Pending JPS6091627A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/535,902 US4508609A (en) 1983-09-26 1983-09-26 Method for sputtering a PIN microcrystalline/amorphous silicon semiconductor device with the P and N-layers sputtered from boron and phosphorous heavily doped targets
US535902 2000-03-24

Publications (1)

Publication Number Publication Date
JPS6091627A true JPS6091627A (ja) 1985-05-23

Family

ID=24136273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59199669A Pending JPS6091627A (ja) 1983-09-26 1984-09-26 Ｐｉｎ形半導体装置の製造方法

Country Status (5)

Country Link
US (1) US4508609A (ja)
EP (1) EP0139488A1 (ja)
JP (1) JPS6091627A (ja)
AU (1) AU3350784A (ja)
CA (1) CA1207878A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62163324A (ja) * 1986-01-14 1987-07-20 Rohm Co Ltd オ−ミツクコンタクトの形成方法
JPS62172720A (ja) * 1986-01-24 1987-07-29 Rohm Co Ltd 半導体装置の製造方法
JPH04264729A (ja) * 1990-10-25 1992-09-21 Hyundai Electron Ind Co Ltd 金属薄膜の平坦化形成方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3417732A1 (de) * 1984-05-12 1986-07-10 Leybold-Heraeus GmbH, 5000 Köln Verfahren zum aufbringen von siliziumhaltigen schichten auf substraten durch katodenzerstaeubung und zerstaeubungskatode zur durchfuehrung des verfahrens
US5192393A (en) * 1989-05-24 1993-03-09 Hitachi, Ltd. Method for growing thin film by beam deposition and apparatus for practicing the same
US5213670A (en) * 1989-06-30 1993-05-25 Siemens Aktiengesellschaft Method for manufacturing a polycrystalline layer on a substrate
TW237562B (ja) * 1990-11-09 1995-01-01 Semiconductor Energy Res Co Ltd
CA2059197C (en) * 1991-01-11 1998-08-18 Shigetoshi Sugawa Photoelectric converting device and image processing apparatus utilizing the same
US6979840B1 (en) * 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
US6362097B1 (en) 1998-07-14 2002-03-26 Applied Komatsu Technlology, Inc. Collimated sputtering of semiconductor and other films
US6587097B1 (en) 2000-11-28 2003-07-01 3M Innovative Properties Co. Display system
JP5411481B2 (ja) * 2008-10-22 2014-02-12 国立大学法人東北大学 マグネトロンスパッタ装置
US9112103B1 (en) 2013-03-11 2015-08-18 Rayvio Corporation Backside transparent substrate roughening for UV light emitting diode
DE102020001980A1 (de) * 2020-03-26 2021-09-30 Singulus Technologies Ag Verfahren und Anlage zur Herstellung eines Ausgangsmaterials für eine Siliziumsolarzelle mit passivierten Kontakten

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2461763A1 (fr) * 1979-07-20 1981-02-06 Commissariat Energie Atomique Procede d'elaboration de couches de silicium amorphe fluore par la methode de pulverisation cathodique
US4417092A (en) * 1981-03-16 1983-11-22 Exxon Research And Engineering Co. Sputtered pin amorphous silicon semi-conductor device and method therefor
JPS57187971A (en) * 1981-05-15 1982-11-18 Agency Of Ind Science & Technol Solar cell
GB2115570B (en) * 1981-12-28 1985-07-10 Canon Kk Photoconductive member

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62163324A (ja) * 1986-01-14 1987-07-20 Rohm Co Ltd オ−ミツクコンタクトの形成方法
JPS62172720A (ja) * 1986-01-24 1987-07-29 Rohm Co Ltd 半導体装置の製造方法
JPH04264729A (ja) * 1990-10-25 1992-09-21 Hyundai Electron Ind Co Ltd 金属薄膜の平坦化形成方法

Also Published As

Publication number Publication date
EP0139488A1 (en) 1985-05-02
AU3350784A (en) 1985-04-04
CA1207878A (en) 1986-07-15
US4508609A (en) 1985-04-02

Similar Documents

Publication Publication Date Title
US4528082A (en) Method for sputtering a PIN amorphous silicon semi-conductor device having partially crystallized P and N-layers
US4196438A (en) Article and device having an amorphous silicon containing a halogen and method of fabrication
US4207119A (en) Polycrystalline thin film CdS/CdTe photovoltaic cell
US4417092A (en) Sputtered pin amorphous silicon semi-conductor device and method therefor
US7601558B2 (en) Transparent zinc oxide electrode having a graded oxygen content
EP0206585B1 (en) Thin film photovoltaic device
JPS6091627A (ja) Ｐｉｎ形半導体装置の製造方法
US20120132268A1 (en) Electrode, photovoltaic device, and method of making
US4320248A (en) Semiconductor photoelectric conversion device
JPS62203369A (ja) 半導体装置
WO1984002229A1 (en) Photovoltaic cell
ESSAS et al. SnS thin films grown by close-spaced vapor transport
EP0075007A1 (en) Amorphous semiconductor method and devices
CA1187588A (en) Amorphous silicon pin semiconductor device having a hybrid construction
JPH01201968A (ja) 光電変換装置
Casey et al. Properties of zinc‐phosphide junctions and interfaces
Bacaksiz et al. Light-assisted deposition of CdS thin films
JP4811890B2 (ja) 光導電部材の製造方法
JPS58111379A (ja) 薄膜太陽電池
JP3063326B2 (ja) 太陽電池とその製造方法
Nakazawa et al. Transparent and conductive cadmium-tin oxide films deposited by atom beam sputtering
JP2000252488A (ja) シリコン系薄膜光電変換装置の製造方法
Willeke DEVELOPMENT OF THE SCIENTIFIC AND TECHNICAL BASIS FOR INTEGRATED AMORPHOUS SILICON MODULES IMPROVEMENT OF THE DEVICE STRUCTURE
JPH04212473A (ja) 多結晶半導体膜及びその膜を用いた光起電力装置
JPH0376166A (ja) 光電変換素子