JPS621555A - ライン型サ−マルプリントヘツド - Google Patents
ライン型サ−マルプリントヘツドInfo
- Publication number
- JPS621555A JPS621555A JP60141240A JP14124085A JPS621555A JP S621555 A JPS621555 A JP S621555A JP 60141240 A JP60141240 A JP 60141240A JP 14124085 A JP14124085 A JP 14124085A JP S621555 A JPS621555 A JP S621555A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- driver
- power supply
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/375—Protection arrangements against overheating
Landscapes
- Electronic Switches (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
木発咀はライン型サーマルヘッドの改良、少し詳しくは
、ドライバロジック回路を駆動するドライバ電源の電圧
と発熱抵抗体の加熱との相対間にＯＮ、ＯＦＦ制御を導
入し得るようにしたものである。
、ドライバロジック回路を駆動するドライバ電源の電圧
と発熱抵抗体の加熱との相対間にＯＮ、ＯＦＦ制御を導
入し得るようにしたものである。
（従来の技術）
従来技術を第５〜７図を例に採って説明する。
第５図に於て、多数列設された発熱抵抗体Ｒ１〜Ｒｎの
一端は加熱用電源ＶＨ［％他端はドライバロジック回路
（Ｉ）の、抵抗体Ｒ１〜Ｒｎ（Ｄ夫々に対応するＮＡＮ
ＤゲートＧ・・の出力側に夫々接続されており、一方上
記回路（Ｉ）の電源はドライバ電源ＶＤＤに接続されて
いる。ドライバロジック回路（Ｉ）内のクロック信号・
データ信号、ラッチ信号及びストロープ（８ＴＲＯＢ］
ｌ！ｔ）信号等の信号の動き並びに之に対応するシフト
レジスメ、ラッチ及び出力ゲートによる信号処理は公知
のものと変らないのでこ＼ではその説明は割愛する。な
お１図中電源ＶＤＤ−グランドラインＧＩＪ、ヒータグ
ランドラインｏ、１の結線は省略しである。さて、従来
技術に於ては上記のように二電源方式を採っているため
使用時に両者を別個にＯＮとせねばならない、この場合
１通常電源ＹＤＤを電源ＶＨより先にもしくは同時にＯ
Ｎ＆ＣＬＯＦＦの時は電源ｖＨを電源ＶＤＤより稍々早
（か同時にＯＦＦにする。この際の電圧波形シーケンス
を第６図及び＠７図に示す、第６図は電源ＶＤＤを電源
ｖＨより先にＯＮ且つ後でＯＦＦとする場合、＠７図は
両電源のＯＮ・ＯＦＦを同時にした場合を夫々示す、第
６図のように。
一端は加熱用電源ＶＨ［％他端はドライバロジック回路
（Ｉ）の、抵抗体Ｒ１〜Ｒｎ（Ｄ夫々に対応するＮＡＮ
ＤゲートＧ・・の出力側に夫々接続されており、一方上
記回路（Ｉ）の電源はドライバ電源ＶＤＤに接続されて
いる。ドライバロジック回路（Ｉ）内のクロック信号・
データ信号、ラッチ信号及びストロープ（８ＴＲＯＢ］
ｌ！ｔ）信号等の信号の動き並びに之に対応するシフト
レジスメ、ラッチ及び出力ゲートによる信号処理は公知
のものと変らないのでこ＼ではその説明は割愛する。な
お１図中電源ＶＤＤ−グランドラインＧＩＪ、ヒータグ
ランドラインｏ、１の結線は省略しである。さて、従来
技術に於ては上記のように二電源方式を採っているため
使用時に両者を別個にＯＮとせねばならない、この場合
１通常電源ＹＤＤを電源ＶＨより先にもしくは同時にＯ
Ｎ＆ＣＬＯＦＦの時は電源ｖＨを電源ＶＤＤより稍々早
（か同時にＯＦＦにする。この際の電圧波形シーケンス
を第６図及び＠７図に示す、第６図は電源ＶＤＤを電源
ｖＨより先にＯＮ且つ後でＯＦＦとする場合、＠７図は
両電源のＯＮ・ＯＦＦを同時にした場合を夫々示す、第
６図のように。
電源ＶＤＤの電圧が先に使用電圧？ＤＤ Ｋ到達した后
に電源ｖｉが使用電圧Ｖ、に至り、ＶＥが零に至る間も
なお上記ＶＤＤが維時される時は何も問題がおこらない
が、第７図のように電圧ＬＰ’ｏ ｎに至る上昇過程電
圧領域す′ＤＤ及び零に至る降下過程電圧領域Ｖ“ＤＤ
Ｏ間はドライバロジック回路ＣＩ）の作動が本来的に不
安定であり、この時同図のように電圧ＶＨの上昇過程電
圧領域Ｖ′■及び降下過程電圧領域Ｖ″■が上記電圧領
−ψ’ＤＤ及びＶ″ＤＤと同期的である場合はドライバ
ロジック回路ＣＩ）は誤動作を起して誤印字を発するこ
とがある。電圧領域Ｖ′■・、１＃ＩＩのうち誤動作を
開始して終る点をｅ・・８１．ε０．８１とすると、同
図の斜線域ｇｔ ａｇ−に示された電圧エネルギが発熱
抵抗体Ｒ１＃Ｒｎに消費されることになる。第７図に於
て電圧領域”’ＤＤもしくはデＤＤの間で、電圧ｖＨが
維持されていた時は、誤動作による誤印字は確かなもの
となる。また、更に上記誤印字の際の電圧領域１′Ｒも
しくはｖ′■が高い時は発熱抵抗体Ｒｌ＝ Ｒｎを焼損
することもあり得る。
に電源ｖｉが使用電圧Ｖ、に至り、ＶＥが零に至る間も
なお上記ＶＤＤが維時される時は何も問題がおこらない
が、第７図のように電圧ＬＰ’ｏ ｎに至る上昇過程電
圧領域す′ＤＤ及び零に至る降下過程電圧領域Ｖ“ＤＤ
Ｏ間はドライバロジック回路ＣＩ）の作動が本来的に不
安定であり、この時同図のように電圧ＶＨの上昇過程電
圧領域Ｖ′■及び降下過程電圧領域Ｖ″■が上記電圧領
−ψ’ＤＤ及びＶ″ＤＤと同期的である場合はドライバ
ロジック回路ＣＩ）は誤動作を起して誤印字を発するこ
とがある。電圧領域Ｖ′■・、１＃ＩＩのうち誤動作を
開始して終る点をｅ・・８１．ε０．８１とすると、同
図の斜線域ｇｔ ａｇ−に示された電圧エネルギが発熱
抵抗体Ｒ１＃Ｒｎに消費されることになる。第７図に於
て電圧領域”’ＤＤもしくはデＤＤの間で、電圧ｖＨが
維持されていた時は、誤動作による誤印字は確かなもの
となる。また、更に上記誤印字の際の電圧領域１′Ｒも
しくはｖ′■が高い時は発熱抵抗体Ｒｌ＝ Ｒｎを焼損
することもあり得る。
別云すると、二電源方式に於て電源ＶＤＤ−ＶＨの ゛
ＯＮ、ＯＦＦ動作の順が不適であると発熱抵抗Ｒ１〜Ｒ
ｎを間違って加熱し誤印字を生起し、電圧が高部時は発
熱抵抗体の発熱損失、ひいては焼損となり、またライン
鳳サーマルヘッドとしての総合電流はかなり大きく電源
ｖＩｌを破壊することにも発展しかねない問題点が残さ
れていた。
ＯＮ、ＯＦＦ動作の順が不適であると発熱抵抗Ｒ１〜Ｒ
ｎを間違って加熱し誤印字を生起し、電圧が高部時は発
熱抵抗体の発熱損失、ひいては焼損となり、またライン
鳳サーマルヘッドとしての総合電流はかなり大きく電源
ｖＩｌを破壊することにも発展しかねない問題点が残さ
れていた。
（発明が解決しようとする問題点）
従って、未発明の目的は、上記の誤印字・発熱抵抗体の
焼損、ひいては電源の破壊を防止することにある。
焼損、ひいては電源の破壊を防止することにある。
（問題点を解決するための手段）
未発明の上記目的は、ｌａ−ｇ＠ぬ発熱抵抗体の加熱用
電源及びドライバロジック回路用のドライバ電源を夫々
別個に備えて上記ドライバロジック回路よりの出力によ
って上記発熱抵抗体を選択的に発熱せしめるようにした
ライン減サーマルプリントヘッドに於て、上記ドライバ
電源の電圧検バロジック回路との間に接続し、これによ
ってドライバ電圧ぶ一定電圧より低い時は発熱抵抗体へ
の電力供給を遮断するようになした構成によって達成さ
れる。
電源及びドライバロジック回路用のドライバ電源を夫々
別個に備えて上記ドライバロジック回路よりの出力によ
って上記発熱抵抗体を選択的に発熱せしめるようにした
ライン減サーマルプリントヘッドに於て、上記ドライバ
電源の電圧検バロジック回路との間に接続し、これによ
ってドライバ電圧ぶ一定電圧より低い時は発熱抵抗体へ
の電力供給を遮断するようになした構成によって達成さ
れる。
Ｃ問題点を解決するための手段）
以下に本発明の具体的構成を実施例対応の添付図面にも
とづいて詳述する。第１図は第３図のドライバロジック
回路（１）と電源ＶＤＤとの間に接続される保護回路（
Ｉ［）を示したもので、この回路（ｎ）は電圧検出回路
（■）′及び論理回路（■）′を含む。電圧検出回路（
■）′は電源ＶＤＤの電圧分圧用の２つの直列分圧抵抗
ＲＤＩ 、 ＲＤ！と、この抵抗間にベースが接続され
て分圧抵抗ＲＤ１．ＲＤ１と並列に接続されたスイッチ
ングトランジスタ’Ｘ’Ｒ（ＮＰＮ型）と、このトラン
ジスタＴＲのコレクタ用抵抗Ｒｃとを含み、コレクタ電
圧信号Ｖｚが下記の論理回路（ｎ）”のＮＯＴ回路ＮＴ
Ｉ Ｋ信号線１によって接続されている。論理回路（ｎ
どはストロープ（８ＴＲＯＢＥ）入力信号の反転用ＮＯ
Ｔ回路Ｎ７ ｘ ｓ上記の電圧信号Ｖ！の反転用ＮＯＴ
回路ＮＴＩ及び両回路ＮＴ１ｍＮ７１の出力を同時入力
するＮＡＮＤ回路ＮＡを含み、この回路ＮＡの出力端子
ＮＴが第３図の５ＴＲＯＢＥ出力端子ＳＮに接続される
。上記ＮＯＴ回路ＮＴｌ＊ＮＴ、は電源ＶＤＤに夫々並
列接続される。
とづいて詳述する。第１図は第３図のドライバロジック
回路（１）と電源ＶＤＤとの間に接続される保護回路（
Ｉ［）を示したもので、この回路（ｎ）は電圧検出回路
（■）′及び論理回路（■）′を含む。電圧検出回路（
■）′は電源ＶＤＤの電圧分圧用の２つの直列分圧抵抗
ＲＤＩ 、 ＲＤ！と、この抵抗間にベースが接続され
て分圧抵抗ＲＤ１．ＲＤ１と並列に接続されたスイッチ
ングトランジスタ’Ｘ’Ｒ（ＮＰＮ型）と、このトラン
ジスタＴＲのコレクタ用抵抗Ｒｃとを含み、コレクタ電
圧信号Ｖｚが下記の論理回路（ｎ）”のＮＯＴ回路ＮＴ
Ｉ Ｋ信号線１によって接続されている。論理回路（ｎ
どはストロープ（８ＴＲＯＢＥ）入力信号の反転用ＮＯ
Ｔ回路Ｎ７ ｘ ｓ上記の電圧信号Ｖ！の反転用ＮＯＴ
回路ＮＴＩ及び両回路ＮＴ１ｍＮ７１の出力を同時入力
するＮＡＮＤ回路ＮＡを含み、この回路ＮＡの出力端子
ＮＴが第３図の５ＴＲＯＢＥ出力端子ＳＮに接続される
。上記ＮＯＴ回路ＮＴｌ＊ＮＴ、は電源ＶＤＤに夫々並
列接続される。
（作用）
上記構成の保護回路（ｎ）の作用につき述べるに。
スイッチングトランジスタＴＲのベースエ書ツタ間の電
圧をｖｌ、即ち分圧抵抗ＲＤ、、ＲＤ、による分圧電圧
Ｖ１％コレクタ電圧（信号） Ｖｇとすると墨Ｖｓ＞ｘ
Ｃ１例としてＱ、７Ｖ） となるとベース−エンツタ間に電流Ｉｓが流れ。
圧をｖｌ、即ち分圧抵抗ＲＤ、、ＲＤ、による分圧電圧
Ｖ１％コレクタ電圧（信号） Ｖｇとすると墨Ｖｓ＞ｘ
Ｃ１例としてＱ、７Ｖ） となるとベース−エンツタ間に電流Ｉｓが流れ。
ＶｔがＬＯＷレベルとなる。之に対して。
Ｖ ＊ ＜ ｘ （０，７’Ｖ ）の場合は電流１１
は流れずＹ意はＨＩＧＨレベルとなる。この電圧レベル
ｖ１％即ちコレクタ電圧信号が論理回路体）に入力され
る。
は流れずＹ意はＨＩＧＨレベルとなる。この電圧レベル
ｖ１％即ちコレクタ電圧信号が論理回路体）に入力され
る。
この回路（ＩＩ）″では入力した電圧信号Ｖｓａ ８Ｔ
ＲＯＢＢ入力信号ＳＳを夫々反転せしめてＮムＮＤ回路
Ｎ＾によって、第２図の表に示した真理値表に従った論
理演電ｊる。第２図に於て、５ＴＲＯＢＢ入力信号ＳＳ
′はＮＯＴ回路ＮＴ、で反転した入力を示し、２進値１
はＨＩＧＨ，０はＬＡＷを示す、同２図の如＜８ＴＲＯ
Ｂｌ！入力ＳＳ及び電圧ｖ３がＬｏｗで８’ｒ■ＲＯＢ
Ｅ入力ｓｓ’及び電圧ｖ１がＨＩＧＨＯ時のみに８ＴＲ
ＯＢＢ出力８８’がＬＯＷ、即ち、ドライバロジック回
路ＣＩ）より発熱抵抗体Ｒ１〜Ｒ１１に対する加熱信号
Ｄｏｔ〜ｎを発することになる０分圧電圧Ｖ１のＸ値以
下の場合は８ＴＲＯＢＢ出力が電源ＶＤＤの電圧’ＤＤ
と同レベルとなり発熱抵抗体Ｒ１〜Ｒ１Ｉの通電は起り
得ない。
ＲＯＢＢ入力信号ＳＳを夫々反転せしめてＮムＮＤ回路
Ｎ＾によって、第２図の表に示した真理値表に従った論
理演電ｊる。第２図に於て、５ＴＲＯＢＢ入力信号ＳＳ
′はＮＯＴ回路ＮＴ、で反転した入力を示し、２進値１
はＨＩＧＨ，０はＬＡＷを示す、同２図の如＜８ＴＲＯ
Ｂｌ！入力ＳＳ及び電圧ｖ３がＬｏｗで８’ｒ■ＲＯＢ
Ｅ入力ｓｓ’及び電圧ｖ１がＨＩＧＨＯ時のみに８ＴＲ
ＯＢＢ出力８８’がＬＯＷ、即ち、ドライバロジック回
路ＣＩ）より発熱抵抗体Ｒ１〜Ｒ１１に対する加熱信号
Ｄｏｔ〜ｎを発することになる０分圧電圧Ｖ１のＸ値以
下の場合は８ＴＲＯＢＢ出力が電源ＶＤＤの電圧’ＤＤ
と同レベルとなり発熱抵抗体Ｒ１〜Ｒ１Ｉの通電は起り
得ない。
実際の電源Ｖｐｐ−ＶＨ（Ｄ ＯＮ ａ ＯＦ Ｆ時Ｏ
Ｖ １ ＜ ｘ（Ｑ、 ７ Ｖ ）の過程に於て Ｖ ｌ−ｆ ＤＤとなりＶｌは常にＨＩＧＨレベルとな
る。しかして■１≧Ｘ（０，７Ｖ）の領域では加熱信号
Ｄ Ｏ１〜ｎは８ＴＲＯＢＢに依存し、誤動作を起す領
域は存在しないことになる。
Ｖ １ ＜ ｘ（Ｑ、 ７ Ｖ ）の過程に於て Ｖ ｌ−ｆ ＤＤとなりＶｌは常にＨＩＧＨレベルとな
る。しかして■１≧Ｘ（０，７Ｖ）の領域では加熱信号
Ｄ Ｏ１〜ｎは８ＴＲＯＢＢに依存し、誤動作を起す領
域は存在しないことになる。
以上を要云すると１本発明の保映回路＜ＩＩ）によれば
第６〜７図に示すような電源ＶＤＤの斜めの上昇電圧領
域”９Ｃ）＠降下電圧領域ν’９０が不在となすｖｌの
制御基準Ｘによる加熱信号Ｄ０１〜ｎのＯＮ、ＯＦＦ制
御をすることになる。
第６〜７図に示すような電源ＶＤＤの斜めの上昇電圧領
域”９Ｃ）＠降下電圧領域ν’９０が不在となすｖｌの
制御基準Ｘによる加熱信号Ｄ０１〜ｎのＯＮ、ＯＦＦ制
御をすることになる。
（実施例）
第３図、第４図に本発明の別の実施例を示す。
第３図の例では電圧検出回路（■（′ のＰＮＰ型ト
ランジスタＴＲのエミッタ電圧？ｌを検出信号として取
り出しドライバロジック回路（Ｉ）ＯＮＡＮＤグー）Ｇ
に入力して論理回路（ＩＩ）’を構成して加熱信号ＤＯ
１＝ｎを制御するものである。第４図の例では論理回路
（■トとしてシュミットトリガ−回路ＳＣを用いた例で
、１４３〜４因の実施例も第１〜２図の実施例と全く同
じ働きをなすが、なお第４図の例ではシュミットトリガ
−回路ＳＣによって保護回路（Ｉｆ）のＯＮ、ＯＦＦ時
に発生のあり得る自己発振を該回路ＳＣの持つヒステリ
シス特性によって防止するので前の２つの実施例に較べ
て優れた動作の安定性及び適確性を保証する。
ランジスタＴＲのエミッタ電圧？ｌを検出信号として取
り出しドライバロジック回路（Ｉ）ＯＮＡＮＤグー）Ｇ
に入力して論理回路（ＩＩ）’を構成して加熱信号ＤＯ
１＝ｎを制御するものである。第４図の例では論理回路
（■トとしてシュミットトリガ−回路ＳＣを用いた例で
、１４３〜４因の実施例も第１〜２図の実施例と全く同
じ働きをなすが、なお第４図の例ではシュミットトリガ
−回路ＳＣによって保護回路（Ｉｆ）のＯＮ、ＯＦＦ時
に発生のあり得る自己発振を該回路ＳＣの持つヒステリ
シス特性によって防止するので前の２つの実施例に較べ
て優れた動作の安定性及び適確性を保証する。
（発明の効果）
以上説明した所から明らかなように１本発明に於ては、
ドライバロジック回路用の電源電圧と。
ドライバロジック回路用の電源電圧と。
該回路よりの加熱信号との間に該電圧の制御標単位を基
にＯＮ、ＯＦＦ制御を実施出来るために。
にＯＮ、ＯＦＦ制御を実施出来るために。
上記電源と加熱用電源とのＯＮ 、ＯＦＦの順位に不適
性があったとしても、前者の電源の不安定領域をカット
し得るために、誤印字１発熱抵抗体の焼損が皆無であり
加熱用電源に大電流が流れることもなく、該電源の破壊
を適確に防止し得る優れた効果がある。
性があったとしても、前者の電源の不安定領域をカット
し得るために、誤印字１発熱抵抗体の焼損が皆無であり
加熱用電源に大電流が流れることもなく、該電源の破壊
を適確に防止し得る優れた効果がある。
ｉｘ図は本発明ライン壓サーマルプリントヘッドの保護
回路の一実施例、第２図は第１図に於ける真理値表、第
３図は本発明の別の実施例回路図。 ９４４図は本発明の更に別の実施例回路図、第５図は従
来のライン盤サーマルヘッドの発熱駆動回路位相遅れの
電源シーケンス図、第７図はＶＨとＶＤＤとゴ同時に入
力された時の電源シーケンス図１以上夫々を示す。 （符号の説明） Ｒｌ−Ｒｎ・・発熱抵抗体、Ｉ・・ドライバロジック回
路＠ ＶＤＤ・・ドライバ電源、ＶＨ・・加熱用電源、
■・・保護回路、Ｉ［′・・電圧検出回路、■′・・
論理回路。 ＲＤＩ〜ＲＤＩ・・直列分圧抵抗、ＴＲ・・スイッチン
グトランジスタ、Ｖ″！・・分圧（エミッタ）電圧、１
／″２・・コレクタ電圧ｓ ＮＴＩ −ＮＴＩ・・ Ｎ
ＯＴ回路。 ＮＡ−・ＮＡＮＤ回路。 一以上一
回路の一実施例、第２図は第１図に於ける真理値表、第
３図は本発明の別の実施例回路図。 ９４４図は本発明の更に別の実施例回路図、第５図は従
来のライン盤サーマルヘッドの発熱駆動回路位相遅れの
電源シーケンス図、第７図はＶＨとＶＤＤとゴ同時に入
力された時の電源シーケンス図１以上夫々を示す。 （符号の説明） Ｒｌ−Ｒｎ・・発熱抵抗体、Ｉ・・ドライバロジック回
路＠ ＶＤＤ・・ドライバ電源、ＶＨ・・加熱用電源、
■・・保護回路、Ｉ［′・・電圧検出回路、■′・・
論理回路。 ＲＤＩ〜ＲＤＩ・・直列分圧抵抗、ＴＲ・・スイッチン
グトランジスタ、Ｖ″！・・分圧（エミッタ）電圧、１
／″２・・コレクタ電圧ｓ ＮＴＩ −ＮＴＩ・・ Ｎ
ＯＴ回路。 ＮＡ−・ＮＡＮＤ回路。 一以上一
Claims (1)
- 【特許請求の範囲】 １、発熱抵抗体の加熱用電源及びドライバロジツク回路
用のドライバ電源を夫々別個に備えて上記ドライバロジ
ツク回路よりの出力によつて上記発熱抵抗体を選択的に
発熱せしめるようにしたライン型サーマルプリントヘッ
ドに於て、上記ドライバ電源の電圧検出回路及びこの回
路よりの出力の論理回路をもつて保護回路を構成し、こ
の保護回路を前記ドライバ電源とドライバロジツク回路
との間に接続し、これによつてドライバ電圧が一定電圧
より低い時は発熱抵抗体への電力供給を遮断するように
なしたライン型サーマルプリンタヘッド。 ２、上記電圧検出回路がドライバ電源電圧の直列分圧抵
抗の２個と、両抵抗間に接続されたスイッチングトラン
ジスタとよりなり、上記論理回路がこのトランジスタの
コレクタ電圧信号及び入力ストロープ信号を夫々反転す
るＮＯＴ回路並びにこのＮＯＴ回路の出力を同時入力す
るＮＡＮＤ回路とよりなり、このＮＡＮＤ回路の出力を
ドライバロジツク回路に入力するようにした特許請求の
範囲第１項記載のライン型サーマルヘッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14124085A JPH0764087B2 (ja) | 1985-06-27 | 1985-06-27 | ライン型サ−マルプリントヘツド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14124085A JPH0764087B2 (ja) | 1985-06-27 | 1985-06-27 | ライン型サ−マルプリントヘツド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS621555A true JPS621555A (ja) | 1987-01-07 |
| JPH0764087B2 JPH0764087B2 (ja) | 1995-07-12 |
Family
ID=15287355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14124085A Expired - Lifetime JPH0764087B2 (ja) | 1985-06-27 | 1985-06-27 | ライン型サ−マルプリントヘツド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0764087B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01145434U (ja) * | 1988-03-30 | 1989-10-05 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5159237A (ja) * | 1974-11-21 | 1976-05-24 | Fujitsu Ltd | Dengenshundankairo |
| JPS59148338U (ja) * | 1983-03-26 | 1984-10-03 | 富士通株式会社 | サ−マルプリンタ |
| JPS6072755A (ja) * | 1983-09-30 | 1985-04-24 | Fujitsu Ltd | サ−マルヘツドの保護回路 |
| JPS6066126U (ja) * | 1983-10-13 | 1985-05-10 | 三洋電機株式会社 | リセツト回路 |
-
1985
- 1985-06-27 JP JP14124085A patent/JPH0764087B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5159237A (ja) * | 1974-11-21 | 1976-05-24 | Fujitsu Ltd | Dengenshundankairo |
| JPS59148338U (ja) * | 1983-03-26 | 1984-10-03 | 富士通株式会社 | サ−マルプリンタ |
| JPS6072755A (ja) * | 1983-09-30 | 1985-04-24 | Fujitsu Ltd | サ−マルヘツドの保護回路 |
| JPS6066126U (ja) * | 1983-10-13 | 1985-05-10 | 三洋電機株式会社 | リセツト回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01145434U (ja) * | 1988-03-30 | 1989-10-05 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0764087B2 (ja) | 1995-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4513283A (en) | Latch circuits with differential cascode current switch logic | |
| US4644185A (en) | Self clocking CMOS latch | |
| JPS621555A (ja) | ライン型サ−マルプリントヘツド | |
| EP0080874A2 (en) | Error prevention in TTL circuits | |
| EP0328841B1 (en) | Asymmetrical delay generator for a clock chopper | |
| US3059128A (en) | Bistable multivibrator with half gate | |
| JP2677998B2 (ja) | サーマルヘッドの電源回路 | |
| US6271701B1 (en) | Resetting flip-flop structures and methods for high-rate trigger generation and event monitoring | |
| JPH0312528Y2 (ja) | ||
| JPS61133764A (ja) | サ−マルヘツド駆動用集積回路 | |
| JPH0312531Y2 (ja) | ||
| JPS6024967A (ja) | ドライバ搭載形サ−マルヘツドの駆動回路 | |
| JP2500169Y2 (ja) | サ―マル記録ヘッド駆動装置 | |
| JPH06203569A (ja) | メモリ回路 | |
| JP2933814B2 (ja) | 入出力モジュールの切換装置 | |
| JPH0611799Y2 (ja) | サ−マル・プリンタにおける発熱体駆動制御回路 | |
| KR900005898Y1 (ko) | 채터링 방지회로 | |
| KR940010537A (ko) | 에미터결합 논리회로 | |
| SU1261120A1 (ru) | Формирователь бипол рного кода | |
| JPS6240196B2 (ja) | ||
| JPH037291B2 (ja) | ||
| JPS6083860A (ja) | サ−マルプリンタ | |
| JPH0296411A (ja) | カレントミラー回路 | |
| JPS61161532A (ja) | エミユレ−シヨン装置 | |
| JPS6347368B2 (ja) |