JPH0312531Y2 - - Google Patents

Description

【考案の詳細な説明】 (a) 考案の技術分野 本考案はサーマルプリンタ、特に電源電圧の投
入シーケンス及び瞬断に起因するサーマルヘツド
の長時間加熱が防止されて、信頼性が向上される
サーマルプリンタに関する。

(b) 技術の背景 情報処理システムにおいてはその規模の大小に
かかわらず代表的な出力装置としてプリンタが使
用されている。この様に広い分野で使用されてい
るプリンタには、使用目的に即して多様な印字方
式が行なわれているが、その一方式として用紙に
コーテイングされた感熱材料を選択的に加熱する
ことによつて印字が行なわれるサーマルプリンタ
は、非機械式プリンタとして印字ヘツドの機械的
移動がなく無騒音とすることができ、かなりの高
速印字が可能であつて、かつ小型軽量化が容易で
あるために、小規模のシステム、或いは端末装置
等に内蔵するプリンタなどを中心に、その使用分
野が拡大されつつある。この使用分野拡大に伴な
つて一層の信頼性の向上が要望されている。

(c) 従来技術と問題点 サーマルプリンタの１例として、ラインドツト
タイプのキヤラクタ印字サーマルプリンタのブロ
ツク図を第１図に示す。図において、１はマイク
ロプロセツサ、２は文字発生器、３はデコーダ、
４及び５はバツフア、６は印字サーマルヘツド、
７はデータバス、８は制御バスを示す。印字サー
マルヘツド６には、例えば第２図に示す如く、セ
レクト端子１１（本従来例においてはセレクト端
子数１４）とグループ端子１２（本従来例におい
てはグループ端子数１０）とによつてマトリツク
ス構成される両端子数の積（本従来例においては
140）の抵抗体１３が１列に配列されている。

本従来例においては、文字又は記号等の１つの
パターンのエリアは７×７ドツトであつて、前記
140個の抵抗体１３によつて７ライン印字するこ
とによつて20個の文字又は記号が横１行に印字さ
れる。ただし通常の文字等は５×７ドツトのマト
リツクスにデザインされている。

本従来例のデータは８ビツトで構成されて、デ
ータバス７からマイクロプロセツサ１に入力さ
れ、文字発生器２及びデコーダ３に送られる。こ
のデータの入力により、文字発生器２によつてセ
レクト端子が、デコーダ３によつてグループ端子
が選択されて、両端子によつて定まる選択された
抵抗体１３にバツフア４及び５を介して、数
〔ms〕巾のパルス電流が通じて、感熱紙のこの選
択された抵抗体１３に接する位置にドツトが印字
される。

以上説明した如く、サーマルプリンタの多くは
マイクロプロセツサによつて制御されるが、マイ
クロプロセツサの正常な動作が保証されない条件
下でサーマルヘツドの抵抗体に電流が流されるな
らば通電時間が制御されず、サーマルヘツドの抵
抗体は異常に加熱されてその寿命が著しく短縮さ
れる。

正常なマイクロプロセツサが外部要因によつて
動作が正常でなくなる主たる要因は電源関係にあ
り、論理・制御回路の電源投入前のサーマルヘツ
ド電源投入、サーマルヘツド電源切断前の論理・
制御回路の電源切断、ならびにマイクロプロセツ
サが動作状態にあるときのその電源電圧の正常動
作保証限界以下への低下（以下瞬断と略称する）
があげられる。

これらの電源投入、切断のシーケンスの確保、
ならびに電源瞬断に対する保護手段を欠く従来の
サーマルプリンタにおいては、サーマルヘツドの
寿命短縮が問題とされており、これに対する保護
手段を設けて信頼性を向上することが要求されて
いる。

(d) 考案の目的 本考案は、論理回路の電源の瞬断と論理回路と
サーマルヘツドとの電源投入シーケンスの誤りと
に基づくサーマルヘツドの寿命短縮に対する保護
手段を備えて、高い信頼性を有するサーマルプリ
ンタを提供することを目的とする。

(e) 考案の構成 本考案の前記目的は、論理回路に電源電圧が投
入されると同時に該論理回路に対して初期化信号
が送出され、かつ電源電圧が予め設定された基準
電圧に到達したときから所定の時間経過後に、初
期化信号が送出停止され、かつ電源電圧が基準電
圧より低下したときに、初期化信号が直ちに送出
開始される手段と、前記電源電圧が基準電圧より
低下したときに、サーマルヘツドの駆動回路が遮
断される手段とを有するサーマルプリンタにより
達成される。

(f) 考案の実施例 以下本考案を実施例により図面を参照して具体
的に説明する。

第３図は本考案の実施例のブロツク図、第４図
は本実施例の特徴部分を示すタイミングチヤート
である。

本実施例においては先に第１図を参照して説明
したサーマルプリンタの従来例に比較して、論理
回路電源の瞬断検出回路２１とサーマルヘツド遮
断回路２２との２手段を備えている。

論理回路電源の瞬断検出回路２１は、第４図の
タイミングチヤートの曲線ａに一例を示す如く論
理回路の電源電圧が立上るときには、その電圧が
基準電圧Vthに到達してから所定の時間Ｔが経過
するまで、曲線ｃに示す如く初期化（）
信号をマイクロプロセツサ１に送出する。

またこの電源電圧が基準電圧Vthより低くなれ
ば、前記初期化信号を再び送出する。この電源電
圧低下が負のパルス状の瞬断である場合にも、電
圧が回復上昇するとき基準電圧Vthに到達後時間
Ｔの経過を待つて初期化信号を停止する。

この基準電圧Vthは通常マイクロプロセツサ等
の論理回路の正常な動作が保証される下限の電圧
とし、また前記所定の時間Ｔは論理回路に含まれ
る順序回路の安定化に必要な時間以上とする。

またサーマルヘツド遮断回路２２は、グループ
端子側のバツフア５の前段に挿入されて、第４図
において曲線ｂに示すサーマルヘツド電源電圧の
如何にかかわらず、曲線ａに示す論理回路電源電
圧が前記基準電圧Vthより低いときには、曲線ｄ
に示すタイミングによつてバツフア５を遮断状態
とする。

このサーマルヘツド遮断回路２２は、先に述べ
た瞬断検出回路２１が正常に動作しない電源電圧
範囲においてサーマルヘツドを保護することを目
的とする。

前記瞬断検出回路２１の例を第５図ａに示す。
図において、A₁乃至A₄は演算増幅器、C₁はコン
デンサ、R₁乃至R₆は抵抗器であり、Vccは論理
回路電源電圧、V₀は出力電圧すなわち初期化信
号出力を示す。本回路例において、電源電圧投入
の際の前記基準電圧Vthは抵抗器R₁及びR₂によ
つて設定され、また電源電圧の瞬断に対する基準
電圧Vth′には抵抗器R₃によつてヒステリシスを
考慮した電圧差が与えられる。前記の遅れ時間Ｔ
はR₅及びC₁によつて設定され、演算増幅器A₂に
よつてこの遅れ時間Ｔがリセツトされる。

更に前記サーマルヘツド遮断回路２２の例を第
５図ｂに示す。図において、３はデコーダ、A₁₁
はコンパレータ、C₁₁はコンデンサ、D₁₁及びD₁₂
はダイオード、D₁₃は定電圧ダイオード、R₁₁乃
至R₁₄は抵抗器、T₁₁はバツフア５を構成するト
ランジスタであり、Vccは論理回路電源電圧、
Vpはサーマルヘツド電源電圧を示し、トランジ
スタT₁₁のコレクタはサーマルヘツドのグループ
端子に接続される。なおR₁₁は電流制限抵抗であ
る。

本回路例においては、定電圧ダイオードD₁₃に
よつて設定される電圧とコンデンサC₁₁の電圧と
がコンパレータA₁₁によつて比較されて、コンデ
ンサC₁₁の電圧が小であるときはデコーダ３の出
力電流はコンパレータA₁₁側に通じて、トランジ
スタT₁₁のベース電流が遮断され、その結果、サ
ーマルヘツドのグループ端子の駆動が停止され
る。

(g) 考案の効果 以上説明した如く本考案によつて、瞬断検出回
路を設けて初期化信号を制御し、更にサーマルヘ
ツド遮断回路を設けることによつて、マイクロプ
ロセツサを中心とする論理・制御回路の誤動作及
び暴走によるサーマルヘツドの長時間加熱が防止
されてその寿命短縮から保護され、サーマルプリ
ンタの信頼性の向上を達成することができる。

【図面の簡単な説明】

第１図はサーマルプリンタの従来例のブロツク
図、第２図はそのサーマルヘツドの説明図、第３
図は本発明の実施例のブロツク図、第４図はその
特徴部分を示すタイミングチヤート、第５図ａ及
びｂはそれぞれ瞬断検出回路及びサーマルヘツド
遮断回路の実施例を示す回路図である。 図において、１はマイクロプロセツサ、２は文
字発生器、３はデコーダ、４及び５はバツフア、
６はサーマルヘツド、７はデータバス、８は制御
バス、１１はセレクト端子、１２はグループ端
子、１３は抵抗体、２１は瞬断検出回路、２２は
サーマルヘツド遮断回路、を示す。

Claims (1)

1. 【実用新案登録請求の範囲】 論理回路に電源電圧が投入されると同時に該論
   理回路に対して初期化信号が送出され、かつ該電
   源電圧が予め設定された基準電圧に到達したとき
   から所定の時間経過後に、該初期化信号が送出停
   止され、かつ該電源電圧が該基準電圧より低下し
   たときに、該初期化信号が直ちに送出開始される
   手段と、 前記電源電圧が前記基準電圧より低下したとき
   に、サーマルヘツドの駆動回路が遮断される手段
   とを有することを特徴とするサーマルプリンタ。