JPS62144343A - Ｉｃ用パツケ−ジ - Google Patents
Ｉｃ用パツケ−ジInfo
- Publication number
- JPS62144343A JPS62144343A JP60284425A JP28442585A JPS62144343A JP S62144343 A JPS62144343 A JP S62144343A JP 60284425 A JP60284425 A JP 60284425A JP 28442585 A JP28442585 A JP 28442585A JP S62144343 A JPS62144343 A JP S62144343A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- lead frame
- chip
- frame
- ceramic base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はＩＣ用パッケージに係わる。
〈従来の技術〉
従来知られているカラス封止セラミックパッケージは主
に２方向に配列された最大４０ピン程度のリードフレー
ム（銖ニッケル合金）のＤＩＰパッケージが広く用いら
れている。しかし近年、超ＬＳＩ化のため、ＩＣチップ
の実装密度が極めて高度化される傾向にあり、従来のパ
ッケージ法では種々の難点が起って来た。
に２方向に配列された最大４０ピン程度のリードフレー
ム（銖ニッケル合金）のＤＩＰパッケージが広く用いら
れている。しかし近年、超ＬＳＩ化のため、ＩＣチップ
の実装密度が極めて高度化される傾向にあり、従来のパ
ッケージ法では種々の難点が起って来た。
従来のガラス封止セラミックパッケージの一般的構造の
ものの断面図を第５図に示す。第５図に示す従来のガラ
ス封止セラミックパッケージによれば、セラミックベー
ス１の凹みの金めつきされた底面にＩＣチップ２か固定
されている。セラミックベース１に低融点ガラス層３を
介してｆｉ１着された鉄ニッケル合金リードフレーム４
のリード先端部とＩＣチップ２のパッド群とはＡｕ線お
るいはＡＩ線５によってワイヤボンディングによって配
線されている。更にセラミックベース１を蔽って、セラ
ミック蓋板６が低融点ガラス層３を介してＩＣチップ２
をｇ止している。
ものの断面図を第５図に示す。第５図に示す従来のガラ
ス封止セラミックパッケージによれば、セラミックベー
ス１の凹みの金めつきされた底面にＩＣチップ２か固定
されている。セラミックベース１に低融点ガラス層３を
介してｆｉ１着された鉄ニッケル合金リードフレーム４
のリード先端部とＩＣチップ２のパッド群とはＡｕ線お
るいはＡＩ線５によってワイヤボンディングによって配
線されている。更にセラミックベース１を蔽って、セラ
ミック蓋板６が低融点ガラス層３を介してＩＣチップ２
をｇ止している。
第５図に示すような従来のガラス封止型セラミックパッ
ケージは第６図に示すような製造工程に従って製造され
ている。第７図（ａ）、（ｂ）、（Ｃ）、・・・（ｆ）
は、第６図の各工程、ａ、ｂ、Ｃ１・・・ｆに対応した
中間製品の状態を示す図である。第６図に示すガラス封
止型セラミックパッケージの製造方法によれば、工程ａ
において、第７図（ａ）に示すようなセラミックベース
１が用意される。また工程すては第７図＜ｂ）に示すよ
うなインナーリード先端か切除されているリードフレー
ム４が用意される。工程Ｃではセラミックベース１にリ
ードフレーム４を低融点ガラスを加熱溶融することによ
って融着する。１ノードフレーム４がセラミックベース
１に融着された状態は第７図（Ｃ）に示される。■程ｄ
では第７図（ｄ＞に示すように、セラミックベース１の
凹み部の底面をＡｕめっきする。工程ｅでは第７図（ｅ
）に示すように、セラミックベース１の凹みにＩＣチッ
プ２を固定し、ＩＣチップ２の端子とリードフレームの
リード先端とをＡｌ線等でワイヤホンディングして結線
する。工程ｆではＩＣチップが配線されたセラミックベ
ース１を蔽うように、セラミック蓋板６を低融点ガラス
層３を介して、第７図（ｆ）に示すように密閉封止する
。かくして第５図に示すようなセラミック封じパッケー
ジか得られる。
ケージは第６図に示すような製造工程に従って製造され
ている。第７図（ａ）、（ｂ）、（Ｃ）、・・・（ｆ）
は、第６図の各工程、ａ、ｂ、Ｃ１・・・ｆに対応した
中間製品の状態を示す図である。第６図に示すガラス封
止型セラミックパッケージの製造方法によれば、工程ａ
において、第７図（ａ）に示すようなセラミックベース
１が用意される。また工程すては第７図＜ｂ）に示すよ
うなインナーリード先端か切除されているリードフレー
ム４が用意される。工程Ｃではセラミックベース１にリ
ードフレーム４を低融点ガラスを加熱溶融することによ
って融着する。１ノードフレーム４がセラミックベース
１に融着された状態は第７図（Ｃ）に示される。■程ｄ
では第７図（ｄ＞に示すように、セラミックベース１の
凹み部の底面をＡｕめっきする。工程ｅでは第７図（ｅ
）に示すように、セラミックベース１の凹みにＩＣチッ
プ２を固定し、ＩＣチップ２の端子とリードフレームの
リード先端とをＡｌ線等でワイヤホンディングして結線
する。工程ｆではＩＣチップが配線されたセラミックベ
ース１を蔽うように、セラミック蓋板６を低融点ガラス
層３を介して、第７図（ｆ）に示すように密閉封止する
。かくして第５図に示すようなセラミック封じパッケー
ジか得られる。
〈発明か解決しようとする問題点ン
ところか超ＬＳＩ化のため、実装密度が著しく向上され
ると、１００ピンから２００ピンにも及ぶパッケージか
必要となる。したかって、このようなパッケージは、従
来のものに比較して、下表のような構造上の差異が起っ
て来る。
ると、１００ピンから２００ピンにも及ぶパッケージか
必要となる。したかって、このようなパッケージは、従
来のものに比較して、下表のような構造上の差異が起っ
て来る。
表
表に示される如く、今後のガラス封止セラミックパッケ
ージ用のリードフレームのピン数は２００以上にもなり
、しかも、リードフレームの板金の厚みも薄＜０．１３
を以下、リード間隔も一段と狭くなり０．１３＃以下程
度のものか要求されるようになった。従って、第６図に
示すような工程でセラミックパッケージか作られると、
去≠ｉベース１に１ノードフレーム４をカラス融着する
第６図のＣの工程では、リードフレームの先端が切り落
とされているため、リード先端位置が不１前いとなりヤ
すい。また、リードフレーム４の枠か決定する基準面に
対してリード先端の位置が、種々の加工及びガラス融着
工程において変形を起し易い。したがってリード先端が
変形して上下にばらつく結果になる。この場合リード先
端の段差は略±０．１５ａ＋ｍの範囲にばらつく。また
リード間隔もほぼ０．１＃以下、場合により接合したり
する。しかし超ＬＳＩ用の多ピンのリードフレームでは
４方向から多数のピン例えば２５ピンとか５０ピンか引
き出されており、リードフレームの厚みも０．１３ｔと
薄くなり種々の工程でリードが容易に変形したり、リー
ド相互に接触したりして製品不良を起す原因になった。
ージ用のリードフレームのピン数は２００以上にもなり
、しかも、リードフレームの板金の厚みも薄＜０．１３
を以下、リード間隔も一段と狭くなり０．１３＃以下程
度のものか要求されるようになった。従って、第６図に
示すような工程でセラミックパッケージか作られると、
去≠ｉベース１に１ノードフレーム４をカラス融着する
第６図のＣの工程では、リードフレームの先端が切り落
とされているため、リード先端位置が不１前いとなりヤ
すい。また、リードフレーム４の枠か決定する基準面に
対してリード先端の位置が、種々の加工及びガラス融着
工程において変形を起し易い。したがってリード先端が
変形して上下にばらつく結果になる。この場合リード先
端の段差は略±０．１５ａ＋ｍの範囲にばらつく。また
リード間隔もほぼ０．１＃以下、場合により接合したり
する。しかし超ＬＳＩ用の多ピンのリードフレームでは
４方向から多数のピン例えば２５ピンとか５０ピンか引
き出されており、リードフレームの厚みも０．１３ｔと
薄くなり種々の工程でリードが容易に変形したり、リー
ド相互に接触したりして製品不良を起す原因になった。
したがって超ＬＳＩ用ガラス封止パッケージではリード
先端同志の段差とり一ト間隔の変動の少ない製品を得る
ための改良か求められてきた。
先端同志の段差とり一ト間隔の変動の少ない製品を得る
ための改良か求められてきた。
本発明はかかる従来技術の問題点に鑑みてなされたもの
で、リート先端同志の段差の少ない、かつリード間隔の
変動もきわめて少なくされた溝造の１Ｃ用パツケージを
提供することを目的とするものである。
で、リート先端同志の段差の少ない、かつリード間隔の
変動もきわめて少なくされた溝造の１Ｃ用パツケージを
提供することを目的とするものである。
く問題点を解決するための手段〉
かかる目的を達成した本発明によるカラス封止ＩＣ用パ
ッケージの構成は、ＩＣチップを内蔵するセラミックベ
ースと、リートにボンディングワイヤによって、上記Ｉ
Ｃチップと配線、された、銖ニッケル合金からなるリー
ドフレームと、上記セラミックベースを蓋って上記ＩＣ
チップを封止する蓋板とからなるＩＣ用パッケージにお
いて、上記リードフレームかセラミック枠状体と融着さ
れて上記セラミックベースと上記蓋板との間に挿設され
、封止されていることを特徴とするものて必る。
ッケージの構成は、ＩＣチップを内蔵するセラミックベ
ースと、リートにボンディングワイヤによって、上記Ｉ
Ｃチップと配線、された、銖ニッケル合金からなるリー
ドフレームと、上記セラミックベースを蓋って上記ＩＣ
チップを封止する蓋板とからなるＩＣ用パッケージにお
いて、上記リードフレームかセラミック枠状体と融着さ
れて上記セラミックベースと上記蓋板との間に挿設され
、封止されていることを特徴とするものて必る。
〈実施例〉
本発明によるＩＣ用パッケージの一実施例を図面を参照
しながら説明する。
しながら説明する。
第１図＜ａ）、（ｂ）は本発明によるＩＣ用パッケージ
の各実施例の内部構造を示す断面図である。
の各実施例の内部構造を示す断面図である。
第１図（ａ）、（ｂ）において、先に説明した第５図と
同一番号は同一部分を示す。即ち、１はセラミックベー
ス、２はＩＣチップ、３は低融点カラス層、４は銖ニッ
ケル合金のリードフレーム、５はＡｌ線等のボンディン
グワイヤ、６はセラミック蓋板である。更に、６ａはコ
バール板、６ｂは溶着部、７はセラミック枠状体でおる
。
同一番号は同一部分を示す。即ち、１はセラミックベー
ス、２はＩＣチップ、３は低融点カラス層、４は銖ニッ
ケル合金のリードフレーム、５はＡｌ線等のボンディン
グワイヤ、６はセラミック蓋板である。更に、６ａはコ
バール板、６ｂは溶着部、７はセラミック枠状体でおる
。
本発明によるものは、特に多ピンの例えば１２０ピン、
２００ピンといったＩＣ用パッケージの＠造に係わるも
ので、このようなＩＣ用パッケージのリードフレーム４
はそのピン数に等しいリードをもつリードフレーム４が
必要となる。処かこのように多くのリードをもつものは
従来の鉄ニッケル合金の打ち（友ぎによって加工するこ
とは無理でエツチング加工によって、リ−１〜を形成す
る。また従来のものは打ら央きによって、リード先端か
解放された状態でリードフレームか次々と加工されてい
たが、このようにリード先端か解牧されていると、後の
工程、即ちセラミックベースとのガラス融着において、
薄くかつ細いツーｉ〜と溶融された低融点カラスとの接
着状態においてばらつきが生じ、その結果、リード先端
部か互いに段差を生じたり、隣接のリードが接触を起す
ことが起った。このため薄く変形し易いリードフレーム
のリード先端部を切り落さず、リード先端共通部として
残すことによって、リードフレームの加工においてリー
ドの変形を防止することかできるようになった。
２００ピンといったＩＣ用パッケージの＠造に係わるも
ので、このようなＩＣ用パッケージのリードフレーム４
はそのピン数に等しいリードをもつリードフレーム４が
必要となる。処かこのように多くのリードをもつものは
従来の鉄ニッケル合金の打ち（友ぎによって加工するこ
とは無理でエツチング加工によって、リ−１〜を形成す
る。また従来のものは打ら央きによって、リード先端か
解放された状態でリードフレームか次々と加工されてい
たが、このようにリード先端か解牧されていると、後の
工程、即ちセラミックベースとのガラス融着において、
薄くかつ細いツーｉ〜と溶融された低融点カラスとの接
着状態においてばらつきが生じ、その結果、リード先端
部か互いに段差を生じたり、隣接のリードが接触を起す
ことが起った。このため薄く変形し易いリードフレーム
のリード先端部を切り落さず、リード先端共通部として
残すことによって、リードフレームの加工においてリー
ドの変形を防止することかできるようになった。
更に、市らかしめセラミック枠状体７を用意し、かかる
セラミック枠状体をリードフレームのリード部に低融点
ガラスによって溶融融着することによって、超しＳＩ用
の多ピン用リードフレームの加工時の取扱いにおいても
リードが変形したり接触することが防止されるようにな
った。
セラミック枠状体をリードフレームのリード部に低融点
ガラスによって溶融融着することによって、超しＳＩ用
の多ピン用リードフレームの加工時の取扱いにおいても
リードが変形したり接触することが防止されるようにな
った。
本発明によるＩＣ用パッケージは第２図に示す製造工程
に従って製造される。第３図（ａ）（ｂ）・・・（１”
ｌ）は第２図の工程ａ、ｂ、ｃ・・・ｈに対応した製品
の形成状態を示す図でおる。
に従って製造される。第３図（ａ）（ｂ）・・・（１”
ｌ）は第２図の工程ａ、ｂ、ｃ・・・ｈに対応した製品
の形成状態を示す図でおる。
第２図ａに示す工程において、第３図（ａ）に示すよう
なセラミック例えばＡｌ２Ｏ３の枠状体７か用意される
。第２図すに示す工程では第３図（ｂ）に示すリードフ
レーム４が用意される。第４図は第３図に示すリードフ
レーム４の拡大図で必る。第４図に示すリードフレーム
において、リードフレーム４は四方から多数のり−ト８
、超ＬＳＩ用のものでは６０本とか１００本づつが出て
いて全リード数は２４０本から４００本にも及ぶ場合か
ある。かかるリードフレーム４は鉄ニッケル合金（４２
ニッケル重遣％）、板厚０．１３＃のものをエツチング
によって所望の形状にリード８を形成する。この場合リ
ート先端部はエツチングしないまま共通部分９として残
してあく。
なセラミック例えばＡｌ２Ｏ３の枠状体７か用意される
。第２図すに示す工程では第３図（ｂ）に示すリードフ
レーム４が用意される。第４図は第３図に示すリードフ
レーム４の拡大図で必る。第４図に示すリードフレーム
において、リードフレーム４は四方から多数のり−ト８
、超ＬＳＩ用のものでは６０本とか１００本づつが出て
いて全リード数は２４０本から４００本にも及ぶ場合か
ある。かかるリードフレーム４は鉄ニッケル合金（４２
ニッケル重遣％）、板厚０．１３＃のものをエツチング
によって所望の形状にリード８を形成する。この場合リ
ート先端部はエツチングしないまま共通部分９として残
してあく。
第２図Ｃの工程では、リードフレーム４とセラミック枠
状体７が低融点カラス３の加熱による溶融によって融着
され一体化される。リードフレーム４にセラミック枠状
体７か融着された状態は第３図（Ｃ）に示す如くでおる
。第３図（Ｃ′）は第３図（Ｃ）に示すものの斜摸図で
おる。第２図ｄの工程では、リードフレーム４の先端共
通部分９をプレス等によって切断除去する。・第３図（
Ｃ１）はリード先端共通部９か除去された状態を示して
いる。
状体７が低融点カラス３の加熱による溶融によって融着
され一体化される。リードフレーム４にセラミック枠状
体７か融着された状態は第３図（Ｃ）に示す如くでおる
。第３図（Ｃ′）は第３図（Ｃ）に示すものの斜摸図で
おる。第２図ｄの工程では、リードフレーム４の先端共
通部分９をプレス等によって切断除去する。・第３図（
Ｃ１）はリード先端共通部９か除去された状態を示して
いる。
第２図ｅの工程ではＥＣチップ２を保持するセラミック
ベース１か用意される。第３図（ｅ）はセラミックベー
ス１の構造を示す断面図て必る。
ベース１か用意される。第３図（ｅ）はセラミックベー
ス１の構造を示す断面図て必る。
第２図ｆの工程では、セラミックベース１と第２図ｄの
工程で形成されたセラミック枠状体７かカラス付けされ
たリードフレーム４とかカラス付けされる。第３図（ｆ
＞はセラミックベース１に、セラミック枠状体７をカラ
ス付けしたリードフレーム４を更にガラス付けした状態
を示している。
工程で形成されたセラミック枠状体７かカラス付けされ
たリードフレーム４とかカラス付けされる。第３図（ｆ
＞はセラミックベース１に、セラミック枠状体７をカラ
ス付けしたリードフレーム４を更にガラス付けした状態
を示している。
第２図ｑの工程では従来例の場合と同様にセラミックベ
ースの凹みの底面に第３図〈ｇ）の如くＡＵめっきが施
される。次いで第２図工程りにおいて、第３図（ｈ）の
如＜ＩＣチップ２がセラミックベース１の凹みに固定さ
れ、固定されたＩＣチップ２の端子とリードフレームの
リード８の先端と（ユＡ ｕ腺市るいはＡり礫５によっ
てワイヤボンディングされる。第２図１の工程ではベル
ト炉中て、セラミックベース１の凹みにＩＣチップを探
持し、ワイヤボンディングによって配線が完了した状態
で、セラミックベース１の上にリードフレーム４とセラ
ミック枠状体７、を低融点ガラス３を溶融して接合し、
ＩＣチップ２を封止する。
ースの凹みの底面に第３図〈ｇ）の如くＡＵめっきが施
される。次いで第２図工程りにおいて、第３図（ｈ）の
如＜ＩＣチップ２がセラミックベース１の凹みに固定さ
れ、固定されたＩＣチップ２の端子とリードフレームの
リード８の先端と（ユＡ ｕ腺市るいはＡり礫５によっ
てワイヤボンディングされる。第２図１の工程ではベル
ト炉中て、セラミックベース１の凹みにＩＣチップを探
持し、ワイヤボンディングによって配線が完了した状態
で、セラミックベース１の上にリードフレーム４とセラ
ミック枠状体７、を低融点ガラス３を溶融して接合し、
ＩＣチップ２を封止する。
かくして第１図（ａ）に示されるような本発明によるカ
ラス封止セラミック型のＩＣ用パッケージが得られる。
ラス封止セラミック型のＩＣ用パッケージが得られる。
また、第２図のｉの工程で、セラミック枠状体７の上に
Ａｕめっきを施してあき、コパール板６ａてシール溶接
しても同様であり、第１図（ｂ）に示すＩＣ用パッケー
ジが得られる。
Ａｕめっきを施してあき、コパール板６ａてシール溶接
しても同様であり、第１図（ｂ）に示すＩＣ用パッケー
ジが得られる。
この場合には２度のガラス封止の必要がない。
く実験例〉
第２図すに示す工程では、４２重量％のニッケルを含有
する鉄ニッケル合金（４２７０イ）のきわめて薄い基板
を、第４図に示すような四方から多数のリードが突出さ
れた所定の形状にエツヂング加工によって形成する。第
４図に示ずものは説明の関係のため、リートの本数は少
ないが実用に供せられるものは、１３２ピンあるいはそ
れ以上のピンに対応したリードをもつ。この実験例では
１ノートフレームの厚さは０．１３ｔ、リード数は１３
２本、リード間隙は０．１２ｍでおった。かくして得ら
れたリードフレーム４は後処理に備えて、第４図に示す
点線Ｑの外側のアウターワード部は外部回路とのはんだ
付けのため、ＡＵめっきが施され、点線Ｐの内側のイン
ナーリード部はワイヤボンディングのため、Ａ４蒸着が
施される。
する鉄ニッケル合金（４２７０イ）のきわめて薄い基板
を、第４図に示すような四方から多数のリードが突出さ
れた所定の形状にエツヂング加工によって形成する。第
４図に示ずものは説明の関係のため、リートの本数は少
ないが実用に供せられるものは、１３２ピンあるいはそ
れ以上のピンに対応したリードをもつ。この実験例では
１ノートフレームの厚さは０．１３ｔ、リード数は１３
２本、リード間隙は０．１２ｍでおった。かくして得ら
れたリードフレーム４は後処理に備えて、第４図に示す
点線Ｑの外側のアウターワード部は外部回路とのはんだ
付けのため、ＡＵめっきが施され、点線Ｐの内側のイン
ナーリード部はワイヤボンディングのため、Ａ４蒸着が
施される。
もちろん、省ＡＩＪのため、Ａ Ｌ＋めっきがなくても
良い。
良い。
次に、第２図ａの工程で用意されたＡｌ２Ｏ３のセラミ
ック枠状体７を、第４図に示すリードフレーム４の点線
Ｑで囲まれる範囲内に載置し、加熱炉中で４２０’Ｃ〜
４８０°Ｃに加熱して、リードフレーム４にセラミック
枠状体７をカラス融着する。セラミ枠状板７かリードフ
レーム４のリード８の部分を固定することによって、其
の後の加工作業ＩＪおいて、リードフレームの１ノード
８の変形や、接触を起して製品不良を起すことはなくな
った。
ック枠状体７を、第４図に示すリードフレーム４の点線
Ｑで囲まれる範囲内に載置し、加熱炉中で４２０’Ｃ〜
４８０°Ｃに加熱して、リードフレーム４にセラミック
枠状体７をカラス融着する。セラミ枠状板７かリードフ
レーム４のリード８の部分を固定することによって、其
の後の加工作業ＩＪおいて、リードフレームの１ノード
８の変形や、接触を起して製品不良を起すことはなくな
った。
〈発明の効果〉
本発明のよるＩＣ用パッケージによれば、り一トフレー
ムの多数の細いリード部分をセラミック枠状体で補強し
た構造を有するため、超ＬＳＩ用の多数の細いリートを
もつリードフレームがＩＣチップパッケージに伴なう種
々の作業工程において、リードを変形させたり、接触さ
せたりすることから防止され、ガラス封じセラミックパ
ッケージの作業性か著しく改善され、製品不良の発生率
かきわめて減少した。これによって、今後の亀しＳＩ用
セラミックパッケージとして極めて信頼性の高い製品を
低コストで提供できるようになった。
ムの多数の細いリード部分をセラミック枠状体で補強し
た構造を有するため、超ＬＳＩ用の多数の細いリートを
もつリードフレームがＩＣチップパッケージに伴なう種
々の作業工程において、リードを変形させたり、接触さ
せたりすることから防止され、ガラス封じセラミックパ
ッケージの作業性か著しく改善され、製品不良の発生率
かきわめて減少した。これによって、今後の亀しＳＩ用
セラミックパッケージとして極めて信頼性の高い製品を
低コストで提供できるようになった。
第１図（ａ）、（ｂ）はそれぞれ本発明によるＩＣ用パ
ッケージの断面図、第２図は第１図に示すＩＣ用パッケ
ージの製造工程図、第３図（ａ）。 （ｂ）、（Ｃ）・・・（ｈ）は第２図に示す各工程にお
ける製品の状態を示す図、第４図は第３図（ｂ）に示す
リードフレームの拡大図、第５図は従来のＩＣ用パッケ
ージの断面図、第６図は第５図に示すものの製造工程図
、第７図（ａ）、（・ｂ＞、・・・（ｆ＞は第６図に示
す各工程にあける製品の状態を示す図でおる。 図面中、 １はセラミックベース、２はＩＣチップ、３は低融点カ
ラス、４はリードフレーム、５はボンディングワイヤ、
６はセラミック蓋板、６ａはコパール板、７はセラミッ
ク枠状体、８はリード、９はリード先端共通部で必る。 特許出願人 住友電気工業株式会社代理人 弁理
士 光石 土部 （（ｔ！２１名）第 ： （ａ） （Ｃ） （ｄ） ３ 図 ：＊／１団の？’ｌ’ｒ！：’！白’ｌ：、
”ｉこ′・′、ｊ更′暮し）（ｂ） （ｅ） 第４図 第５図 １仁ラミックヘ−ス 第６図 第７図 （Ｃ） （ｄ）（ｅ）
（ｆ）手続補正書（方式） ％式％ １事件の表示 昭和６０年特許願第２８４４２５号 ２、発明の名称 ＩＣ用パッケージ ３補正をする者 事件との関係 特許出願人 大阪府大阪市東区北浜５丁目１５番地 （２１３）住友電気工業株式会社 ４代 理 人 郵便番号１０７ 東京都港区赤坂−丁目９番１５号 日本短波放送会館 ６補正の対象 明細書の「図面の簡単な説明」の欄、並びに図面。 ７？Ｉ１１正の内容 （１）明細書第１４ページ３行目に記載したｒ （ｈｌ
Ｊを、「（１）」と補正する。 （２） 図面中筒３図を添付別紙の通りに補正し、図
の番弓を第３図（Ｃ′）から第３図（１）に変更する
（但し、第３図（ａｌ、 （ｂｌ、 （Ｃ１，（ｄｌ、
ｔｅｌ、 ＋ｆｌ。 （ｇｌ、（ｈｌは変更なし）。 ８添付δ類の目録 （１）図面・第３図 １ 通手 続
補 正 書 昭和６１年３月２６日
ッケージの断面図、第２図は第１図に示すＩＣ用パッケ
ージの製造工程図、第３図（ａ）。 （ｂ）、（Ｃ）・・・（ｈ）は第２図に示す各工程にお
ける製品の状態を示す図、第４図は第３図（ｂ）に示す
リードフレームの拡大図、第５図は従来のＩＣ用パッケ
ージの断面図、第６図は第５図に示すものの製造工程図
、第７図（ａ）、（・ｂ＞、・・・（ｆ＞は第６図に示
す各工程にあける製品の状態を示す図でおる。 図面中、 １はセラミックベース、２はＩＣチップ、３は低融点カ
ラス、４はリードフレーム、５はボンディングワイヤ、
６はセラミック蓋板、６ａはコパール板、７はセラミッ
ク枠状体、８はリード、９はリード先端共通部で必る。 特許出願人 住友電気工業株式会社代理人 弁理
士 光石 土部 （（ｔ！２１名）第 ： （ａ） （Ｃ） （ｄ） ３ 図 ：＊／１団の？’ｌ’ｒ！：’！白’ｌ：、
”ｉこ′・′、ｊ更′暮し）（ｂ） （ｅ） 第４図 第５図 １仁ラミックヘ−ス 第６図 第７図 （Ｃ） （ｄ）（ｅ）
（ｆ）手続補正書（方式） ％式％ １事件の表示 昭和６０年特許願第２８４４２５号 ２、発明の名称 ＩＣ用パッケージ ３補正をする者 事件との関係 特許出願人 大阪府大阪市東区北浜５丁目１５番地 （２１３）住友電気工業株式会社 ４代 理 人 郵便番号１０７ 東京都港区赤坂−丁目９番１５号 日本短波放送会館 ６補正の対象 明細書の「図面の簡単な説明」の欄、並びに図面。 ７？Ｉ１１正の内容 （１）明細書第１４ページ３行目に記載したｒ （ｈｌ
Ｊを、「（１）」と補正する。 （２） 図面中筒３図を添付別紙の通りに補正し、図
の番弓を第３図（Ｃ′）から第３図（１）に変更する
（但し、第３図（ａｌ、 （ｂｌ、 （Ｃ１，（ｄｌ、
ｔｅｌ、 ＋ｆｌ。 （ｇｌ、（ｈｌは変更なし）。 ８添付δ類の目録 （１）図面・第３図 １ 通手 続
補 正 書 昭和６１年３月２６日
Claims (1)
- ＩＣチップを内蔵されたセラミックベースと、リードに
ボンディングワイヤによつて、上記ＩＣチップと配線さ
れた、鉄ニッケル合金からなるリードフレームと、上記
セラミックベースと突き合わされて上記ＩＣチップを収
容する蓋板とからなるＩＣ用パッケージにおいて、上記
リードフレームがセラミック枠状体と融着されて上記セ
ラミックベースと上記蓋板との間に挿設され、封止され
ていることを特徴とするＩＣ用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60284425A JPS62144343A (ja) | 1985-12-19 | 1985-12-19 | Ｉｃ用パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60284425A JPS62144343A (ja) | 1985-12-19 | 1985-12-19 | Ｉｃ用パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62144343A true JPS62144343A (ja) | 1987-06-27 |
Family
ID=17678384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60284425A Pending JPS62144343A (ja) | 1985-12-19 | 1985-12-19 | Ｉｃ用パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62144343A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5198888A (en) * | 1987-12-28 | 1993-03-30 | Hitachi, Ltd. | Semiconductor stacked device |
| US5334875A (en) * | 1987-12-28 | 1994-08-02 | Hitachi, Ltd. | Stacked semiconductor memory device and semiconductor memory module containing the same |
-
1985
- 1985-12-19 JP JP60284425A patent/JPS62144343A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5198888A (en) * | 1987-12-28 | 1993-03-30 | Hitachi, Ltd. | Semiconductor stacked device |
| US5334875A (en) * | 1987-12-28 | 1994-08-02 | Hitachi, Ltd. | Stacked semiconductor memory device and semiconductor memory module containing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960002495B1 (ko) | 개량된 리드를 갖는 반도체장치 | |
| US5339518A (en) | Method for making a quad leadframe for a semiconductor device | |
| US4640436A (en) | Hermetic sealing cover and a method of producing the same | |
| JPH0778929A (ja) | アルミニウム・クラッド・リードフレーム，その作成方法および同リードフレームを利用する半導体デバイス | |
| JPS62144343A (ja) | Ｉｃ用パツケ−ジ | |
| JPH04120765A (ja) | 半導体装置とその製造方法 | |
| US5925927A (en) | Reinforced thin lead frames and leads | |
| JP2000068396A (ja) | ハーメチックシール用カバー | |
| JPS62165349A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS6156623B2 (ja) | ||
| JPH11186467A (ja) | 半導体装置とそれを製造する際に用いるリードフレーム及びその製造方法 | |
| JPS62144344A (ja) | Ｉｃ用パツケ−ジの製造方法 | |
| JPH03248454A (ja) | 混成集積回路装置 | |
| JPS60206054A (ja) | リ−ドフレ−ム | |
| JPS6222532B2 (ja) | ||
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JP3211455B2 (ja) | ガラス部品の接合構造 | |
| JPH051617B2 (ja) | ||
| JP2531441B2 (ja) | 半導体装置 | |
| JPH02184059A (ja) | ミニモールド型半導体装置とリードフレーム及びミニモールド型半導体装置の製造方法 | |
| JPS63240055A (ja) | 半導体装置 | |
| JPS617645A (ja) | 半導体装置用金属材料 | |
| JPH01137654A (ja) | チップキャリア | |
| JPH05190750A (ja) | 半導体装置 | |
| JPH09246451A (ja) | リードフレームおよびそれを用いた半導体装置 |