JPS62143096A - 薄膜ｅｌ表示装置の駆動回路 - Google Patents
薄膜ｅｌ表示装置の駆動回路Info
- Publication number
- JPS62143096A JPS62143096A JP60286242A JP28624285A JPS62143096A JP S62143096 A JPS62143096 A JP S62143096A JP 60286242 A JP60286242 A JP 60286242A JP 28624285 A JP28624285 A JP 28624285A JP S62143096 A JPS62143096 A JP S62143096A
- Authority
- JP
- Japan
- Prior art keywords
- switching circuit
- data
- voltage
- drive
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims description 18
- 238000007599 discharging Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 2
- 239000012190 activator Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- VYQRBKCKQCRYEE-UHFFFAOYSA-N ctk1a7239 Chemical compound C12=CC=CC=C2N2CC=CC3=NC=CC1=C32 VYQRBKCKQCRYEE-UHFFFAOYSA-N 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
この発明は、交流駆動型容量性７ラソト・マド〈従来の
技術〉 例えば、二重絶縁型（又は三層構造）薄膜ＥＬ表示装置
は次のように構成される。
技術〉 例えば、二重絶縁型（又は三層構造）薄膜ＥＬ表示装置
は次のように構成される。
第５図に図示のように、ガラス基板１の上にＩｈｚ０３
よりなる帯状の透明電極２を平行に設け、この上に例え
ばＹ２Ｏ３、Ｓｉ３Ｎ４、ＴｉＯ２、Ａｔ２０３等の誘
電物質層３、Ｍｎ等の活性剤をドープしたＺｎＳよりな
るＥＬ層４、上記と同じ＜’Ｙ２Ｏ３、Ｓｉ３Ｎ４、Ｔ
ｉＯ２、Ａ ｔ２０３等の誘電物質層３′を蒸着法、ス
パッタリング法のような薄膜技術を用いて順次５００〜
１００ＯＯＡの膜厚に積層して３層構造にし、その上に
上記透明電極２と直交する方向にＡｔ２０３になる帯状
の背面電極５を平行に設ける０ 上記薄膜ＥＬ素子はその電極間に、誘電物質３．３′で
挟持されたＥＬ物質４を介在させたものであるから、等
価回路的には容量性素子と見ることができる。また、該
薄膜ＥＬ素子は第６図に示す電圧−輝度特性から明らか
な如く、２００Ｖ程度の比較的高電圧を印加して駆動さ
れる。
よりなる帯状の透明電極２を平行に設け、この上に例え
ばＹ２Ｏ３、Ｓｉ３Ｎ４、ＴｉＯ２、Ａｔ２０３等の誘
電物質層３、Ｍｎ等の活性剤をドープしたＺｎＳよりな
るＥＬ層４、上記と同じ＜’Ｙ２Ｏ３、Ｓｉ３Ｎ４、Ｔ
ｉＯ２、Ａ ｔ２０３等の誘電物質層３′を蒸着法、ス
パッタリング法のような薄膜技術を用いて順次５００〜
１００ＯＯＡの膜厚に積層して３層構造にし、その上に
上記透明電極２と直交する方向にＡｔ２０３になる帯状
の背面電極５を平行に設ける０ 上記薄膜ＥＬ素子はその電極間に、誘電物質３．３′で
挟持されたＥＬ物質４を介在させたものであるから、等
価回路的には容量性素子と見ることができる。また、該
薄膜ＥＬ素子は第６図に示す電圧−輝度特性から明らか
な如く、２００Ｖ程度の比較的高電圧を印加して駆動さ
れる。
この薄膜ＥＬ素子は交流電界によって高輝度発光し、し
かも長寿命であるという特徴を有している０ 従来、このような薄膜ＥＬ表示装置のためデータ側各電
極にはｂの変調電圧ＶＭを充電するダイオードと０Ｖに
て放電させるスイッチング回路を接続すると共に、走査
側電極の駆動回路とじてＮｃｈ ＭＯＳドライバーとｐ
ｃｈＭＯ８ドライバーを備え、フィールド反転駆動を行
ない、さらに１走査線毎に絵素に加わる書き込み波形の
極性を反転する駆動回路が用いられてきた。しかしなが
ら、従来の駆動回路では、−走査線の走査期間に３段階
のタイミングを必要とし、−走査線の充分な発光の為に
は、少なくとも５０μＳの時間を要しＥＬ素子の走査側
電極数を増加する場合には、それだけ低いフレーム周波
数にすることが必要となシ、それにともなって画面の７
リソカー現象や、輝度不足を生じ、表示品質を悪くして
いた。
かも長寿命であるという特徴を有している０ 従来、このような薄膜ＥＬ表示装置のためデータ側各電
極にはｂの変調電圧ＶＭを充電するダイオードと０Ｖに
て放電させるスイッチング回路を接続すると共に、走査
側電極の駆動回路とじてＮｃｈ ＭＯＳドライバーとｐ
ｃｈＭＯ８ドライバーを備え、フィールド反転駆動を行
ない、さらに１走査線毎に絵素に加わる書き込み波形の
極性を反転する駆動回路が用いられてきた。しかしなが
ら、従来の駆動回路では、−走査線の走査期間に３段階
のタイミングを必要とし、−走査線の充分な発光の為に
は、少なくとも５０μＳの時間を要しＥＬ素子の走査側
電極数を増加する場合には、それだけ低いフレーム周波
数にすることが必要となシ、それにともなって画面の７
リソカー現象や、輝度不足を生じ、表示品質を悪くして
いた。
そこで本願出願人は特願昭６０−１２５３８４号「薄膜
ＥＬ表示装置の駆動回路」において、データ側電極の各
々にＥＬ層に対して充電する第３スイッチング回路と放
電する第４スイッチング回路を接続し、それぞれは、充
電方向及び放電方向と逆方向にダイオードを接続するこ
とによって書き込み駆動期間中にデータ側電極を表示デ
ータに従って充放電を１度に行なう、つまり書き込み駆
動と同時に変調駆動をする事を可能とし一走査線の駆動
期間を４０μＳ程度まで短縮可能とし、同一のフレーム
周波数で表示する場合、従来駆動に比べ多くの走査側電
極数をもつＥＬ表示装置を駆動できると提案した。
ＥＬ表示装置の駆動回路」において、データ側電極の各
々にＥＬ層に対して充電する第３スイッチング回路と放
電する第４スイッチング回路を接続し、それぞれは、充
電方向及び放電方向と逆方向にダイオードを接続するこ
とによって書き込み駆動期間中にデータ側電極を表示デ
ータに従って充放電を１度に行なう、つまり書き込み駆
動と同時に変調駆動をする事を可能とし一走査線の駆動
期間を４０μＳ程度まで短縮可能とし、同一のフレーム
周波数で表示する場合、従来駆動に比べ多くの走査側電
極数をもつＥＬ表示装置を駆動できると提案した。
〈発明が解決しようとする問題点〉
しかし、この提案においてもＥＬ表示装置の走査線数が
増加し、大表示容量化するにつれ、全絵素の合成容量が
増加し、又走査線数が増加するということは、単位時間
内（１フイールド）の充放電の回数が増加することであ
るから、変調駆動時の消費電力は著しく大きくなる。さ
らに変調電圧ＶＭからＯＶまたは、ＯＶからＶＭと一度
に充電している為、変調時の消費電力を一層大きくして
いるという問題点があった。
増加し、大表示容量化するにつれ、全絵素の合成容量が
増加し、又走査線数が増加するということは、単位時間
内（１フイールド）の充放電の回数が増加することであ
るから、変調駆動時の消費電力は著しく大きくなる。さ
らに変調電圧ＶＭからＯＶまたは、ＯＶからＶＭと一度
に充電している為、変調時の消費電力を一層大きくして
いるという問題点があった。
本発明は、このような事情に鑑みてなされたもので、Ｅ
Ｌ表示装置の変調時における消費電力を大幅に低減させ
る駆動回路を提供するものである。
Ｌ表示装置の変調時における消費電力を大幅に低減させ
る駆動回路を提供するものである。
〈問題点を解決するための手段〉
本発明は、ＥＬ層を互いに交差する方向に配列した走査
側電極とデータ側電極に介設して構成した薄膜ＥＬ表示
装置において、走査側電極の各々に、データ側電極に対
して負極性の電圧を印加する第１スイッチング回路とデ
ータ側電極に対して正極性の電圧を印加する第２スイッ
チング回路とを接続し、前記第１スイッチング回路の共
通線には、負極性の書き込み電圧と０Ｖにて切シ替える
第５スイッチング回路および前記第２スイッチング回路
の共通線には正極性の書き込み電圧と０Ｖにて切り替え
る第６スイノチング回路を接続するとともに、データ側
電極の各々に前記走査側電極に対応するＥＬ層に対して
充電する第３スイッチング回路および放電する第４スイ
ッチング回路を接続し、第３スイッチング回路の共通線
には共通線をフローティン考変調電圧ＶＭ、’／２ Ｖ
Ｍの３状態に切り替える第７スイノチング回路を接続し
てなることを特徴とする薄膜ＥＬ表示装置の駆動回路で
ある。
側電極とデータ側電極に介設して構成した薄膜ＥＬ表示
装置において、走査側電極の各々に、データ側電極に対
して負極性の電圧を印加する第１スイッチング回路とデ
ータ側電極に対して正極性の電圧を印加する第２スイッ
チング回路とを接続し、前記第１スイッチング回路の共
通線には、負極性の書き込み電圧と０Ｖにて切シ替える
第５スイッチング回路および前記第２スイッチング回路
の共通線には正極性の書き込み電圧と０Ｖにて切り替え
る第６スイノチング回路を接続するとともに、データ側
電極の各々に前記走査側電極に対応するＥＬ層に対して
充電する第３スイッチング回路および放電する第４スイ
ッチング回路を接続し、第３スイッチング回路の共通線
には共通線をフローティン考変調電圧ＶＭ、’／２ Ｖ
Ｍの３状態に切り替える第７スイノチング回路を接続し
てなることを特徴とする薄膜ＥＬ表示装置の駆動回路で
ある。
〈実施例〉
以下、図面に示す実施例に基づいてこの発明を詳述する
。なお、これによってこの発明が限定されるものではな
い。
。なお、これによってこの発明が限定されるものではな
い。
第１図はこの発明の一実施例を示す電気回路図である。
１０は発光しきい電圧ＶＷ（＝１９０Ｖ）の薄膜ＥＬ表
示装置を示し、この図ではＸ方向電極をデータ側電極と
し、Ｙ方向電極を走査側電極として電極のみを示してい
る。２０．３０はＹ方向電極の奇数ラインと偶数ライン
にそれぞれ対応する走査側Ｎｃｈ高耐圧ＭＯ８ＩＣ（第
１スイッチング回路に相当）、２１．３１は各ＩＣ２０
，３０の中のシフトレジスタ等の論理回路であるっ４０
．５０は同走査側Ｐｃｈ高耐圧ＭＯ８ＩＣ（第２スイッ
チング回路に相当）、４１．５１は各ＩＣ４０，５０の
中のシフトレジスタ等の論理回路である。
示装置を示し、この図ではＸ方向電極をデータ側電極と
し、Ｙ方向電極を走査側電極として電極のみを示してい
る。２０．３０はＹ方向電極の奇数ラインと偶数ライン
にそれぞれ対応する走査側Ｎｃｈ高耐圧ＭＯ８ＩＣ（第
１スイッチング回路に相当）、２１．３１は各ＩＣ２０
，３０の中のシフトレジスタ等の論理回路であるっ４０
．５０は同走査側Ｐｃｈ高耐圧ＭＯ８ＩＣ（第２スイッ
チング回路に相当）、４１．５１は各ＩＣ４０，５０の
中のシフトレジスタ等の論理回路である。
２００はＸ方向電極に対応するデータ側ドライバＩＣで
あシ、ドライバ部分は片方が電圧ＶＭ（＝６０Ｖ）の電
源に接続されプルアップ機能を有するトランジスタＵＴ
Ｉ −ＵＴｊ （第３スイッチング回路に相当）、片側
が接地されプルダウン機能を有するトランジスタＤＴＩ
〜ＤＴｉ（第４スイッチング回路に相当）及びそれぞれ
のトランジスタと逆方向に電流を流す為のダイオードＵ
Ｄ＋〜ＵＤｉ、ＤＤ＋−ＤＩ］で構成され、それぞれが
同ＩＣ内のシフトレジスタ等の論理回路２０１によって
コントロールされる。
あシ、ドライバ部分は片方が電圧ＶＭ（＝６０Ｖ）の電
源に接続されプルアップ機能を有するトランジスタＵＴ
Ｉ −ＵＴｊ （第３スイッチング回路に相当）、片側
が接地されプルダウン機能を有するトランジスタＤＴＩ
〜ＤＴｉ（第４スイッチング回路に相当）及びそれぞれ
のトランジスタと逆方向に電流を流す為のダイオードＵ
Ｄ＋〜ＵＤｉ、ＤＤ＋−ＤＩ］で構成され、それぞれが
同ＩＣ内のシフトレジスタ等の論理回路２０１によって
コントロールされる。
３００は走査側Ｐｃｈ高耐圧ＭＯ３ＩＣのソース電位切
換え回路（第６スイノチング回路に相当）でｉ、Ｎ位２
２０Ｖ（＝Ｖｗ十’／２’ＶＭ） とＯＶ とが信号Ｐ
ＳＣにより開閉するスイッチＳＷＩによって切換えられ
る。
換え回路（第６スイノチング回路に相当）でｉ、Ｎ位２
２０Ｖ（＝Ｖｗ十’／２’ＶＭ） とＯＶ とが信号Ｐ
ＳＣにより開閉するスイッチＳＷＩによって切換えられ
る。
４００は走査側Ｎｃｈ高耐圧ＭＯ８ＩＣのソース電位切
換え回路（第５スイッチング回路に相当）であシ、電位
−１６０Ｖ（＝−Ｖｗ＋’２）ＶＭ）とＯＶとが、信号
ＮＳＣによシ開閉するスイッチＳＷ２によって切換えら
れる。
換え回路（第５スイッチング回路に相当）であシ、電位
−１６０Ｖ（＝−Ｖｗ＋’２）ＶＭ）とＯＶとが、信号
ＮＳＣによシ開閉するスイッチＳＷ２によって切換えら
れる。
５００はデータ反転コントロール回路である。
６００は、データ側ドライバＩＣ２００内のＵ Ｔ ｓ
〜ＵＴｉ及びＵ Ｄ １〜ＵＤｉの共通線（以下Ｖｃｃ
２と呼ぶ）をコントロールする為の回路（第７スイソチ
ング回路に相当）であシ、ＴｌをＯＦＦ、Ｔ２を０ＮＫ
Ｌ、ＣＭＫ３０Ｖ（１／、ＶＭ）を充電し、Ｔ１をＯＮ
、Ｔ２をＯＦＦにして６０Ｖ（ＶＭ）電位に引き上げる
ｏＴ３は、Ｖｃｃ２をＴＩ。
〜ＵＴｉ及びＵ Ｄ １〜ＵＤｉの共通線（以下Ｖｃｃ
２と呼ぶ）をコントロールする為の回路（第７スイソチ
ング回路に相当）であシ、ＴｌをＯＦＦ、Ｔ２を０ＮＫ
Ｌ、ＣＭＫ３０Ｖ（１／、ＶＭ）を充電し、Ｔ１をＯＮ
、Ｔ２をＯＦＦにして６０Ｖ（ＶＭ）電位に引き上げる
ｏＴ３は、Ｖｃｃ２をＴＩ。
Ｔ２でコントロールされる電位とフローティングとを切
換えるスイッチである。
換えるスイッチである。
次に、第２図のタイムチャートを用いて、第１図の動作
を説明する。
を説明する。
ここでは線順次駆動で絵素Ａを含むＹ！ と絵素Ｂを含
むＴ２の走査側電極が選択されるものとする。また、こ
の駆動装置では、ｌライン毎に絵素に印加される電圧の
極性を反転して駆動されるが、走査側選択電極に接続さ
れているＮｃｈ高耐圧ＭＯ８ＩＣ２０，３０のトランジ
スタをＯＮＬ、その電極ライン上の絵素に負の書き込み
パルスを印加する１ラインの駆動タイミングをＮｃｈ駆
動タイミングと呼び、一方、走査側選択電極に接続され
ているＰｃｈ高耐圧ＭＯ８ＩＣ４０，５０のトランジス
ターをＯＮＬ、その電極ライン上の絵素に正の書き込み
パルスを印加する１′：）インの駆動タイミングをＰｃ
ｈ駆動タイミングと呼ぶことにする。
むＴ２の走査側電極が選択されるものとする。また、こ
の駆動装置では、ｌライン毎に絵素に印加される電圧の
極性を反転して駆動されるが、走査側選択電極に接続さ
れているＮｃｈ高耐圧ＭＯ８ＩＣ２０，３０のトランジ
スタをＯＮＬ、その電極ライン上の絵素に負の書き込み
パルスを印加する１ラインの駆動タイミングをＮｃｈ駆
動タイミングと呼び、一方、走査側選択電極に接続され
ているＰｃｈ高耐圧ＭＯ８ＩＣ４０，５０のトランジス
ターをＯＮＬ、その電極ライン上の絵素に正の書き込み
パルスを印加する１′：）インの駆動タイミングをＰｃ
ｈ駆動タイミングと呼ぶことにする。
又、走査側奇数ラインに対してＮｃ ｈ駆動をし、偶数
ラインに対してＰｃｈ駆動を実行するフィールド（画面
）をＮＰフィールド、その逆のフィールドをＰＮフィー
ルドと呼ぶことにする。
ラインに対してＰｃｈ駆動を実行するフィールド（画面
）をＮＰフィールド、その逆のフィールドをＰＮフィー
ルドと呼ぶことにする。
第２図において、Ｈは水平同期信号であシ、Ｈｉｇｈ期
間はデータ有効期間を示す。■は垂直同期信号であり、
この信号の立ち上がりから、１フレームの駆動が開始す
る。ＤＬＳは、データラッチ信号であり、１ラインのデ
ータ転送が終了後出力される。ＤＣＫは、データ側デー
タ転送りロックである。ＲＶＣはデータ反転信号であり
、Ｐｃｈ駆動を行なうラインのデータ転送期間にＨ４ｇ
ｈになシ、この期間中のデータを全て反転させる。
間はデータ有効期間を示す。■は垂直同期信号であり、
この信号の立ち上がりから、１フレームの駆動が開始す
る。ＤＬＳは、データラッチ信号であり、１ラインのデ
ータ転送が終了後出力される。ＤＣＫは、データ側デー
タ転送りロックである。ＲＶＣはデータ反転信号であり
、Ｐｃｈ駆動を行なうラインのデータ転送期間にＨ４ｇ
ｈになシ、この期間中のデータを全て反転させる。
ＤＡ’ｒＡは表示データ信号である。Ｄ１〜Ｄｉ はデ
ータ側のドライバ２００のトランジスタに入力されるデ
ータである。その他の信号については第１表に説明して
いる。
ータ側のドライバ２００のトランジスタに入力されるデ
ータである。その他の信号については第１表に説明して
いる。
第 １ 表
データ側の駆動は、基本的には、表示データ（Ｈ：発光
、Ｌ：非発光）に従って１水平期間の周期で各データ側
ラインに印加する電圧を、ＶＭ（＝６０Ｖ）と０■に切
シ換えることにより行なう。
、Ｌ：非発光）に従って１水平期間の周期で各データ側
ラインに印加する電圧を、ＶＭ（＝６０Ｖ）と０■に切
シ換えることにより行なう。
次に、その切り換えるタイミングについて説明する。第
３図（ａ）は論理回路２０１の内部構成を示している。
３図（ａ）は論理回路２０１の内部構成を示している。
あるラインの駆動が実行されている期間に、次のライン
の表示データ（Ｈ：発光、Ｌ：非発光）と信号ＲＶＣと
の排他的論理和出力が順次、１ライン分の記憶容量をも
つシフトレジスタ２０１１に入力される。このシフトレ
ジスタに入力されたＤＡＴＡ＋ＲＶＣは、１ラインのデ
ータ転送終了後、入力される信号ＤＬＳによってラッチ
回路２０１２に取り込まれ、以後、その駆動タイミング
の終了時までラッチ回路２０１２に於いて記憶される。
の表示データ（Ｈ：発光、Ｌ：非発光）と信号ＲＶＣと
の排他的論理和出力が順次、１ライン分の記憶容量をも
つシフトレジスタ２０１１に入力される。このシフトレ
ジスタに入力されたＤＡＴＡ＋ＲＶＣは、１ラインのデ
ータ転送終了後、入力される信号ＤＬＳによってラッチ
回路２０１２に取り込まれ、以後、その駆動タイミング
の終了時までラッチ回路２０１２に於いて記憶される。
そしてラッチ回路２０１２の出力によりトランジスタＵ
Ｔ＋ −ＵＴ Ｉ Ｎ ＤＴｒ −ＤＴ ｔをそれぞれ
コントロールする。ゆえにデータ側の電極の電圧は信号
ＤＬＳの入力毎に１水平期間の周期を切り換わることに
なる。
Ｔ＋ −ＵＴ Ｉ Ｎ ＤＴｒ −ＤＴ ｔをそれぞれ
コントロールする。ゆえにデータ側の電極の電圧は信号
ＤＬＳの入力毎に１水平期間の周期を切り換わることに
なる。
但し、本案駆動回路の特長としてトランジスタＵＴｎが
ＯＮしてもすぐにＶＭ（＝６０Ｖ）は印加されずＶｃ
ｃ２コントロール回路６００にょシ、１２）ＶＭ（＝３
０Ｖ）からＶｈ、（＝６０Ｖ） ヘ、！：Ｉｌｆ段状の
、駆動を行ない変調時の消費電力をシ、に低減している
。
ＯＮしてもすぐにＶＭ（＝６０Ｖ）は印加されずＶｃ
ｃ２コントロール回路６００にょシ、１２）ＶＭ（＝３
０Ｖ）からＶｈ、（＝６０Ｖ） ヘ、！：Ｉｌｆ段状の
、駆動を行ない変調時の消費電力をシ、に低減している
。
又、信号ＲＶＣは、Ｐｃｈ駆動を実行するラインのデー
タ転送期間中にＨｉ ｇｈになシ、この期間中のデータ
を反転させる為のデータ反転信号であるが、Ｐｃｈ、駆
動の表示データを反転させる理由を以下に示す。
タ転送期間中にＨｉ ｇｈになシ、この期間中のデータ
を反転させる為のデータ反転信号であるが、Ｐｃｈ、駆
動の表示データを反転させる理由を以下に示す。
後述のように、Ｐｃｈ駆動では、走査側の選択ラインを
Ｐｃｈ高耐圧ＭＯ８ｒＣ４０，５０のトランジスタをＯ
ＮにしてＶｗ＋”／ｉ−ＶＭ（＝２２０Ｖ ）に引き上
げ、データ側の選択ラインを０Ｖにてし、ＶＷ＋１／／
２−ｖＭを絵素に印加することによシ発光させる。
Ｐｃｈ高耐圧ＭＯ８ｒＣ４０，５０のトランジスタをＯ
ＮにしてＶｗ＋”／ｉ−ＶＭ（＝２２０Ｖ ）に引き上
げ、データ側の選択ラインを０Ｖにてし、ＶＷ＋１／／
２−ｖＭを絵素に印加することによシ発光させる。
この時、非選択ラインは、ＶＭ（＝６０Ｖ、ｌにし、（
ＶＷ＋１／２−ＶＭ）−ＶＭ＝１６０Ｖを絵素に印加す
るが、これは発光のしきい値以下なので、この絵素は発
光しない。このような駆動を実行する為にデータ側の選
択ラインＮに接続されているトランジスタＵＴｎはＯＦ
Ｆ、 トランジスタＤＴｎはＯＮにする。非選択ライ
ンＭでは、トランジスタＵＴｍをＯＮ、トランジスタＤ
ＴｍをＯＦＦにすＳ。つまり、選択ラインの入力データ
ＤｎはＬｏｗ、 非選択ラインの入力データＤｍはＨ
ｉｇｈにしなければならない。これは、入力の表示デー
タ（Ｈ：発光、Ｌ：非発光）とは逆になり、データを反
転する為の信号ＲＶＣが必要となる。以上の駆動による
データ側の印加波形を第２図にＤａｔａ側Ｘ２として示
す。実線は全面発光時、点線は全面消去時の印加波形で
ある。
ＶＷ＋１／２−ＶＭ）−ＶＭ＝１６０Ｖを絵素に印加す
るが、これは発光のしきい値以下なので、この絵素は発
光しない。このような駆動を実行する為にデータ側の選
択ラインＮに接続されているトランジスタＵＴｎはＯＦ
Ｆ、 トランジスタＤＴｎはＯＮにする。非選択ライ
ンＭでは、トランジスタＵＴｍをＯＮ、トランジスタＤ
ＴｍをＯＦＦにすＳ。つまり、選択ラインの入力データ
ＤｎはＬｏｗ、 非選択ラインの入力データＤｍはＨ
ｉｇｈにしなければならない。これは、入力の表示デー
タ（Ｈ：発光、Ｌ：非発光）とは逆になり、データを反
転する為の信号ＲＶＣが必要となる。以上の駆動による
データ側の印加波形を第２図にＤａｔａ側Ｘ２として示
す。実線は全面発光時、点線は全面消去時の印加波形で
ある。
次に走査側の駆動について説明する。なお、Ｎｃｈ高耐
圧ＭＯ８ＩＣ２０及び３０の内部構成例を第３図（ｂ）
に、Ｐｃｈ高耐圧ＭＯ８ＩＣ４０及び５０の内部構成例
を第３図（ｃ）に示し、それぞれの論理回路の真理値表
を第２表、第３表に示す。この２つのＩＣは、相補型の
回路構成からなり、論理は全て逆になるが構成は同様で
ある為、Ｎｃｈ高耐圧ＭＯ８ＩＣ２０，３０についての
み説明する。
圧ＭＯ８ＩＣ２０及び３０の内部構成例を第３図（ｂ）
に、Ｐｃｈ高耐圧ＭＯ８ＩＣ４０及び５０の内部構成例
を第３図（ｃ）に示し、それぞれの論理回路の真理値表
を第２表、第３表に示す。この２つのＩＣは、相補型の
回路構成からなり、論理は全て逆になるが構成は同様で
ある為、Ｎｃｈ高耐圧ＭＯ８ＩＣ２０，３０についての
み説明する。
第 ２ 表
第 ３ 表
Ｐｃｈ ＭＯ８ＩＣ真理値表
シフトレジスタ３０００は走査側の選択ラインを記憶し
ておく為の回路であり、ＣＬＯＣＫ信号のＨｉｇｈ期間
でＮＤＡＴＡを取り込み、Ｌｏｗ期間で、転送する構成
とする。この駆動装置ではＣＬＯＣＫ信号として、奇数
側Ｎｃｈ高耐圧ＭＯ８ＩＣ２０には第２図の信号Ｎ５Ｔ
ｏｄｄ を、偶数側Ｎｃｈ高耐圧ＭＯ８ＩＣ３０には
、信号ＮＳ Ｔ ｅｖｅｎをそれぞれ入力する。又、Ｎ
ＤＡＴＡ信号として、第２図のように１フレームに１回
、■信号の立ち上がりの後に入力される最初のＣＬＯＣ
Ｋ信号Ｎ５Ｔｏｄｄ、Ｎ５ＴｅｖｅｎのＨｉ ｇｈ期間
だけＬｏｗにした信号を入力する。このように２回の水
平期間に対して、１回の割シ合いで、ＣＬＯＣＫ信号Ｎ
Ｓ Ｔ ｏｄｄｌＮＳ Ｔ ｅｖｅｎを入力するのは、
１５イン毎にＮｃｈ駆動とＰｃｈ駆動とを繰シ返して実
行する為である。ゆえにＮｃｈ高耐圧ＭＯ８ＩＣとＰｃ
ｈ高耐圧ＭＯ８Ｉ Ｃに入力するＣＬＯＣＲ信号の位相
は、１水平期間分ずらして入力する。又、ＮＰフィール
ドでは、奇数ラインに対してＮｃｈ駆動を実行する為、
信号Ｎ５Ｔｏｄｄ（＝インに対してＮｃｈ駆動を実行す
る為、信号Ｎ５Ｔｅｖｅｎ （＝ＣＬＯＣＫｅｖｅｎ）
のみに、パルス信号含入力することにより、目的の駆動
を実現している。
ておく為の回路であり、ＣＬＯＣＫ信号のＨｉｇｈ期間
でＮＤＡＴＡを取り込み、Ｌｏｗ期間で、転送する構成
とする。この駆動装置ではＣＬＯＣＫ信号として、奇数
側Ｎｃｈ高耐圧ＭＯ８ＩＣ２０には第２図の信号Ｎ５Ｔ
ｏｄｄ を、偶数側Ｎｃｈ高耐圧ＭＯ８ＩＣ３０には
、信号ＮＳ Ｔ ｅｖｅｎをそれぞれ入力する。又、Ｎ
ＤＡＴＡ信号として、第２図のように１フレームに１回
、■信号の立ち上がりの後に入力される最初のＣＬＯＣ
Ｋ信号Ｎ５Ｔｏｄｄ、Ｎ５ＴｅｖｅｎのＨｉ ｇｈ期間
だけＬｏｗにした信号を入力する。このように２回の水
平期間に対して、１回の割シ合いで、ＣＬＯＣＫ信号Ｎ
Ｓ Ｔ ｏｄｄｌＮＳ Ｔ ｅｖｅｎを入力するのは、
１５イン毎にＮｃｈ駆動とＰｃｈ駆動とを繰シ返して実
行する為である。ゆえにＮｃｈ高耐圧ＭＯ８ＩＣとＰｃ
ｈ高耐圧ＭＯ８Ｉ Ｃに入力するＣＬＯＣＲ信号の位相
は、１水平期間分ずらして入力する。又、ＮＰフィール
ドでは、奇数ラインに対してＮｃｈ駆動を実行する為、
信号Ｎ５Ｔｏｄｄ（＝インに対してＮｃｈ駆動を実行す
る為、信号Ｎ５Ｔｅｖｅｎ （＝ＣＬＯＣＫｅｖｅｎ）
のみに、パルス信号含入力することにより、目的の駆動
を実現している。
論理回路３００１は、信号ＮＳＴと信号ＮＣＬの２種類
を使い、高耐圧ＭＯ３ＩＣのトランジスタをＯＮ、ＯＦ
Ｆ、シフトレジスタ３０００のデータに従う３つの状態
に切り換える為の回路であり、その論理は前記第２表の
真理値による。
を使い、高耐圧ＭＯ３ＩＣのトランジスタをＯＮ、ＯＦ
Ｆ、シフトレジスタ３０００のデータに従う３つの状態
に切り換える為の回路であり、その論理は前記第２表の
真理値による。
以上の動作をまとめると、第４表のようになる。
第 ４ 表
駆動タイミング表
注、ｃ：＞（ＯＮ）は選択ラインのみＯＮ、他はＯＦＦ
つまり、この駆動回路の動作は、前述のとおり大きく分
けてＮＰフィールドＰＮフィールドの２種類のタイミン
グから構成され、この２つのフィールドの実行を完了す
ることにより、薄膜ＥＬ表示装置の全絵素に対して発光
に必要な交流パルスを閉じるものである。更に、それぞ
れのフィールドはＮｃｈ駆動と、Ｐｃｈ駆動の２種類の
タイミングから構成されており、ＮＰフィールドでは走
査側の奇数番目選択ラインに対してＮｃｈ駆動を、偶数
番目選択ラインに対してＰｃｈ駆動を実行し、ＰＮフィ
ールドではその逆の駆動を実行する。そして更に、Ｎｃ
ｈ駆動及びＰｃｈ駆動は、それぞれ放電期間と書き込み
期間によって構成されている。放電期間は約１０μ冠、
書き込み期間は３０μ冠で、１水平期間を約４０μ冠に
することができる。
つまり、この駆動回路の動作は、前述のとおり大きく分
けてＮＰフィールドＰＮフィールドの２種類のタイミン
グから構成され、この２つのフィールドの実行を完了す
ることにより、薄膜ＥＬ表示装置の全絵素に対して発光
に必要な交流パルスを閉じるものである。更に、それぞ
れのフィールドはＮｃｈ駆動と、Ｐｃｈ駆動の２種類の
タイミングから構成されており、ＮＰフィールドでは走
査側の奇数番目選択ラインに対してＮｃｈ駆動を、偶数
番目選択ラインに対してＰｃｈ駆動を実行し、ＰＮフィ
ールドではその逆の駆動を実行する。そして更に、Ｎｃ
ｈ駆動及びＰｃｈ駆動は、それぞれ放電期間と書き込み
期間によって構成されている。放電期間は約１０μ冠、
書き込み期間は３０μ冠で、１水平期間を約４０μ冠に
することができる。
Ｎｃｈソース電位及びＰｃｈソース電位はＮＰフィール
ドと、ＰＮフィールドによりＥＬ表示素子に発光しうる
振幅の対称交流波形を印加する為に必要とするＮｃｈ及
びＰｃｈ高耐圧ＭＯ８ＩＣのトランジスタのソース電位
である。
ドと、ＰＮフィールドによりＥＬ表示素子に発光しうる
振幅の対称交流波形を印加する為に必要とするＮｃｈ及
びＰｃｈ高耐圧ＭＯ８ＩＣのトランジスタのソース電位
である。
信号ＮＳＣは、Ｎｃｈ高耐圧ＭＯ８ＩＣのソース電位切
り換え回路４０００制御信号であり、ＯＮ（Ｈ４ｇｈ）
時ソース電位は、−（Ｖｗ−’／、−ＶＭ）＝−１６０
Ｖになり、ＯＦＦ（Ｌｏｗ）時は０Ｖにてなる。
り換え回路４０００制御信号であり、ＯＮ（Ｈ４ｇｈ）
時ソース電位は、−（Ｖｗ−’／、−ＶＭ）＝−１６０
Ｖになり、ＯＦＦ（Ｌｏｗ）時は０Ｖにてなる。
信号ＰＳＣはＰｃｈ高耐圧ＭＯ８ＩＣのソース電位切シ
換え回路３００の制御信号であり、０Ｎ（Ｈｉｃｈ）期
間７−スを位ハＶＷ＋”／２−ＶＭ＝２２０Ｖ Ｋ す
ｐ、ＯＦＦ（Ｌｏｗ）期間は、０Ｖにてなる。ＮＴｏｄ
ｄはＩＣ２０内のＮｃｈ高耐圧ＭＯＳトランジスタ、Ｎ
ＴｅｖｅｎはＩＣ３０内のＮｃｈ高耐圧ＭＯＳトランジ
スタ、Ｐ Ｔ ｏｄｄはＩＣ４０内のＰｃｈ高耐圧ＭＯ
８）ランジスタ、ＰＴｅｖｅｎはＩＣ５０内のＰｃｈ高
耐圧ＭＯＳトランジスタであり、各タイミングにおける
それぞれのＯＮ、ＯＦＦ動作を示す。但し、（ＯＮ）は
選択ラインのみがＯＮすることを意味する。これらのト
ランジスタのＯＮ、 ＯＦ Ｆ、 （ＯＮ）をコントロ
ールする為の信号がＮＣＬｏｄｄ。
換え回路３００の制御信号であり、０Ｎ（Ｈｉｃｈ）期
間７−スを位ハＶＷ＋”／２−ＶＭ＝２２０Ｖ Ｋ す
ｐ、ＯＦＦ（Ｌｏｗ）期間は、０Ｖにてなる。ＮＴｏｄ
ｄはＩＣ２０内のＮｃｈ高耐圧ＭＯＳトランジスタ、Ｎ
ＴｅｖｅｎはＩＣ３０内のＮｃｈ高耐圧ＭＯＳトランジ
スタ、Ｐ Ｔ ｏｄｄはＩＣ４０内のＰｃｈ高耐圧ＭＯ
８）ランジスタ、ＰＴｅｖｅｎはＩＣ５０内のＰｃｈ高
耐圧ＭＯＳトランジスタであり、各タイミングにおける
それぞれのＯＮ、ＯＦＦ動作を示す。但し、（ＯＮ）は
選択ラインのみがＯＮすることを意味する。これらのト
ランジスタのＯＮ、 ＯＦ Ｆ、 （ＯＮ）をコントロ
ールする為の信号がＮＣＬｏｄｄ。
Ｎ５Ｔｏｄｄ、 ＮＣＬｅｖｅｎ Ｎ５Ｔｅｖｅｎ、
ＰＣＬｏｄｄ。
ＰＣＬｏｄｄ。
ＰＳＴｏｄｄ ＰＣＬｅｖｅｎ、ＰＳＴｅｖｅｎであ
り、各タイミングでのそれぞれの論理は前記第４表に示
す通りである。
り、各タイミングでのそれぞれの論理は前記第４表に示
す通りである。
次にそれぞれの駆動期間について第４図に示す第１図の
等価回路図を用いて説明する。なお、第５表は第４図の
記号の説明を示す。
等価回路図を用いて説明する。なお、第５表は第４図の
記号の説明を示す。
第５表
Ｎｃｈ及びＰｃｈ高耐圧ＭＯ３）ランジスタのソース電
位を０Ｖにするため信号ＰＳＣ，ＮＳＣをＯＦＦにし、
トランジスタＮＴ ｏｄｄ ＋ ＮＴｅｖｅｎ。
位を０Ｖにするため信号ＰＳＣ，ＮＳＣをＯＦＦにし、
トランジスタＮＴ ｏｄｄ ＋ ＮＴｅｖｅｎ。
ＰＴｏｄｄ、 ｐ’ｒ ｅｖｅｎを全てＯＮにして、走
査側電極を０Ｖにてする。この時、データ側ではＴ３を
ＯＦＦにし、ｖｃｃ２をフローティングにしておき、表
示データに従って選択絵素を含む電極に接続されている
トランジスタＵＴ８をＯＮ。
査側電極を０Ｖにてする。この時、データ側ではＴ３を
ＯＦＦにし、ｖｃｃ２をフローティングにしておき、表
示データに従って選択絵素を含む電極に接続されている
トランジスタＵＴ８をＯＮ。
ＤＴＢをＯＦＦにし、非選択絵素を含む電極に接続され
ているトランジスタＵＴＤをｏＦ’Ｆ”、Ｉ）’ｒ。
ているトランジスタＵＴＤをｏＦ’Ｆ”、Ｉ）’ｒ。
をＯＮにする。これによシ、直前の駆動で充電された方
向と逆方向に充電するように各トランジスタが動作する
場合には、Ｖｃｃ２がフローティングであるから、放電
のみを行ない、同方向の場合には電荷はそのまま保たれ
る。つまシ、直前の駆動で充電した方向と逆極性に充電
する場合のみ、放電され、同極性に充電する場合は放電
しない。
向と逆方向に充電するように各トランジスタが動作する
場合には、Ｖｃｃ２がフローティングであるから、放電
のみを行ない、同方向の場合には電荷はそのまま保たれ
る。つまシ、直前の駆動で充電した方向と逆極性に充電
する場合のみ、放電され、同極性に充電する場合は放電
しない。
Ｎｃｈ高耐圧ＭＯＳトランジスタのソース電位を−（Ｖ
Ｗ−”２）ＶＭ ）＝−１６０Ｖにする為、信号ＮＳＣ
をＯＮにし、Ｐｃｈ高耐圧ＭＯＳトランジスタのソース
電位を０Ｖにてする為、信号ＰＳｃをＯＦＦにする。そ
してシフトレジスタ２１のデータに従って奇数側Ｎｃｈ
高耐圧ＭｏｓトランジスタＮＴ ｏｄｄの中から１ライ
ンを選択しＮＴ５をＯＮにする。その他のＮｃｈ及びＰ
ｃｈ高耐圧ＭＯ３）ランジスタは全てＯＦＦにする。デ
ータ側のＵＴＢ、ＵＴＤ、ＤＴＢ、ＤＴＤ は放電期間
の駆動を継続し、ＶＣ（！２は、まずＴ３をＯＮにしフ
ローティングからｂＶＭに切シ換え、次にＴ２をＯＦＦ
、ＴｌをＯＮＫし、ｖＭに引き上げる。これによ）デー
タ側の選択絵素を含む電極はＶＭ＝６０Ｖ１非選択電極
はＯＶの電位になり走査側の選択電極が−（ＶＷ−１２
）ＶＭ ）＝−１６０Ｖであるから、走査側の選択電極
とデータ側の選択電極間の絵素ＣＢＳＫは６０Ｖ−（−
１６０Ｖ）＝２２０Ｖが印加され発光する。データ側の
非選択１１Ｅ極間の絵素ＣＤｓには、０Ｖ−（−１６０
Ｖ）＝１６０Ｖが印加されるが発光するしきい値以下な
ので発光しない。又、走査側非選択ライン上の絵素ＣＢ
、Ｃ。
Ｗ−”２）ＶＭ ）＝−１６０Ｖにする為、信号ＮＳＣ
をＯＮにし、Ｐｃｈ高耐圧ＭＯＳトランジスタのソース
電位を０Ｖにてする為、信号ＰＳｃをＯＦＦにする。そ
してシフトレジスタ２１のデータに従って奇数側Ｎｃｈ
高耐圧ＭｏｓトランジスタＮＴ ｏｄｄの中から１ライ
ンを選択しＮＴ５をＯＮにする。その他のＮｃｈ及びＰ
ｃｈ高耐圧ＭＯ３）ランジスタは全てＯＦＦにする。デ
ータ側のＵＴＢ、ＵＴＤ、ＤＴＢ、ＤＴＤ は放電期間
の駆動を継続し、ＶＣ（！２は、まずＴ３をＯＮにしフ
ローティングからｂＶＭに切シ換え、次にＴ２をＯＦＦ
、ＴｌをＯＮＫし、ｖＭに引き上げる。これによ）デー
タ側の選択絵素を含む電極はＶＭ＝６０Ｖ１非選択電極
はＯＶの電位になり走査側の選択電極が−（ＶＷ−１２
）ＶＭ ）＝−１６０Ｖであるから、走査側の選択電極
とデータ側の選択電極間の絵素ＣＢＳＫは６０Ｖ−（−
１６０Ｖ）＝２２０Ｖが印加され発光する。データ側の
非選択１１Ｅ極間の絵素ＣＤｓには、０Ｖ−（−１６０
Ｖ）＝１６０Ｖが印加されるが発光するしきい値以下な
ので発光しない。又、走査側非選択ライン上の絵素ＣＢ
、Ｃ。
については走査側の電極はフローティングであるからデ
ータ側の選択ラインと非選択ラインの比率によってＯＶ
から６０Ｖまで変化する。
ータ側の選択ラインと非選択ラインの比率によってＯＶ
から６０Ｖまで変化する。
３、ＮＰフィールドＰｃｈ駆動における放電期間表示デ
ータの反転データに従ってデータ側トランジスタをＯＮ
、ＯＦＦさせる以外は、ＮＰフィールドＮｃｈ駆動にお
ける放電期間と同様の駆動を行なう。
ータの反転データに従ってデータ側トランジスタをＯＮ
、ＯＦＦさせる以外は、ＮＰフィールドＮｃｈ駆動にお
ける放電期間と同様の駆動を行なう。
４．ＮＰフィールドＰｃｈ駆動における書き込み期間Ｐ
ｃｈ高耐圧ＭＯＳトランジスタのソース電位をＶｗ ＋
”／２ ＶＭ ＝ ２２０ Ｖにする為、信号ｐｓｃ
をＯＮにし、Ｎｃｈ高耐圧ＭＯＳトランジスタのソース
電位を０Ｖにする為、信号ＮＳＣをＯＦＦにする。そし
てシフトレジスタ５１のデータに従って偶数側Ｐｃｈ高
耐圧ＭＯＳトランジスタｐ Ｔｅｖｅｎの中から１ライ
ンを選択しトランジスタＰＴ５をＯＮにする。その他の
Ｎｃｈ及びＰｃｈ高耐圧ＭＯ８）ランジスタＰＴ、ＮＴ
５．ＮＴは全てＯＦＦにする。データ側のトランジスタ
ｔｙ’ｒＢ＋ＵＴｏ、ＤＴＢ、ＤＴＤは放電期間の駆動
を継続し、ＶｃｃｚはまずＴ３をＯＮにし、フローティ
ングからｂｙＭに切シ換え次にＴ２をＯＦＦ、ＴｌをＯ
ＮにしＶＭに引き上げる。これによりデータ側の選択絵
素を含む電極はＯＶ１非選択電極はｖＭ＝６０Ｖの電位
になり、走査側の選択電極がＶＷ＋′２）ＶＭ＝２２０
ｖであるから、走査側の選択電極とデータ側の選択電極
間の絵素には２２０Ｖ−ＯＶ＝２２０’Ｖが前Ｎｃｈ駆
動の書き込みパルスとは逆極性で印加されることになシ
、発光する。
ｃｈ高耐圧ＭＯＳトランジスタのソース電位をＶｗ ＋
”／２ ＶＭ ＝ ２２０ Ｖにする為、信号ｐｓｃ
をＯＮにし、Ｎｃｈ高耐圧ＭＯＳトランジスタのソース
電位を０Ｖにする為、信号ＮＳＣをＯＦＦにする。そし
てシフトレジスタ５１のデータに従って偶数側Ｐｃｈ高
耐圧ＭＯＳトランジスタｐ Ｔｅｖｅｎの中から１ライ
ンを選択しトランジスタＰＴ５をＯＮにする。その他の
Ｎｃｈ及びＰｃｈ高耐圧ＭＯ８）ランジスタＰＴ、ＮＴ
５．ＮＴは全てＯＦＦにする。データ側のトランジスタ
ｔｙ’ｒＢ＋ＵＴｏ、ＤＴＢ、ＤＴＤは放電期間の駆動
を継続し、ＶｃｃｚはまずＴ３をＯＮにし、フローティ
ングからｂｙＭに切シ換え次にＴ２をＯＦＦ、ＴｌをＯ
ＮにしＶＭに引き上げる。これによりデータ側の選択絵
素を含む電極はＯＶ１非選択電極はｖＭ＝６０Ｖの電位
になり、走査側の選択電極がＶＷ＋′２）ＶＭ＝２２０
ｖであるから、走査側の選択電極とデータ側の選択電極
間の絵素には２２０Ｖ−ＯＶ＝２２０’Ｖが前Ｎｃｈ駆
動の書き込みパルスとは逆極性で印加されることになシ
、発光する。
しかしデータ側の非選択電極間の絵素では、２２０Ｖ−
６０Ｖ＝１６０Ｖが印加されるが発光するしきい値以下
なので発光しない。
６０Ｖ＝１６０Ｖが印加されるが発光するしきい値以下
なので発光しない。
ＮＰフィールドＰｃｈ駆動における放電期間と同様の駆
動を行なう。
動を行なう。
走査側の選択ラインが奇数側から選択される以外はＮＰ
フィールドのＰｃｈ駆動と同様の駆動を行なう。
フィールドのＰｃｈ駆動と同様の駆動を行なう。
ＮＰフィールドのＮｃｈ駆動と同様の駆動を行なう。
走査側の選択ラインが偶数側から選択され、そのライン
のＮｃｈ高耐圧ＭＯＳトランジスタがＯＮする以外は、
ＮＰフィールドと同様の駆動を行なう。
のＮｃｈ高耐圧ＭＯＳトランジスタがＯＮする以外は、
ＮＰフィールドと同様の駆動を行なう。
ところで、この駆動回路では、変調系の消費電力を大幅
に低減する為放電期間を設け、すてに絵素に変調電圧Ｖ
Ｍで充電している状態から、逆極性に変調電圧ＶＭで充
電する場合は一度電荷を全て放電する駆動を行なってい
る。これは、従来の駆動ではＶｃｃｚはＶＭ（Ｖ）一定
であり、例えば、第４図の等何回路に示すＢ点、Ｄ点の
両端にＢ点を正極性としてＶＭ（Ｖ）充電された状態か
ら次の水平期間で前水平期間と逆方向に充電する場合、
瞬時に逆極性に切り換えｖＭを印加し充電していた。
に低減する為放電期間を設け、すてに絵素に変調電圧Ｖ
Ｍで充電している状態から、逆極性に変調電圧ＶＭで充
電する場合は一度電荷を全て放電する駆動を行なってい
る。これは、従来の駆動ではＶｃｃｚはＶＭ（Ｖ）一定
であり、例えば、第４図の等何回路に示すＢ点、Ｄ点の
両端にＢ点を正極性としてＶＭ（Ｖ）充電された状態か
ら次の水平期間で前水平期間と逆方向に充電する場合、
瞬時に逆極性に切り換えｖＭを印加し充電していた。
この場合、変調系の電源から消費される電力は、Ｂ点り
点間の合成容量をＣＥＬとするとＶＭで充電した電荷が
残っている状態で逆極性にｖＭで充電スルノテあルカら
ＰＭ−〇Ｅ、・（ＶＭ＋ｖＭ）２＝４・ＣＥＬ・ＶＭ′
となるが、本案駆動回路では、放電期間を設けることに
より、逆極性にＶＭで充電する場合には、データ側の各
トランジスタは切り換えるがＶｃｃｚをオープンにして
いるから、ＤＴＢ、ＤＤＤを通してグランド側で一担電
荷を全て放電している。
点間の合成容量をＣＥＬとするとＶＭで充電した電荷が
残っている状態で逆極性にｖＭで充電スルノテあルカら
ＰＭ−〇Ｅ、・（ＶＭ＋ｖＭ）２＝４・ＣＥＬ・ＶＭ′
となるが、本案駆動回路では、放電期間を設けることに
より、逆極性にＶＭで充電する場合には、データ側の各
トランジスタは切り換えるがＶｃｃｚをオープンにして
いるから、ＤＴＢ、ＤＤＤを通してグランド側で一担電
荷を全て放電している。
その後逆極性に充電しているから変調系の消費電力はＰ
Ｍ”ＣＥＬ−ＶＭ”となり、従来の１４に低減される。
Ｍ”ＣＥＬ−ＶＭ”となり、従来の１４に低減される。
同一極性に充電する場合は、放電期間はあるが、データ
側番トランジスタが切り換わらない為、電荷は放電され
ないので、新しく電力は消費されない。
側番トランジスタが切り換わらない為、電荷は放電され
ないので、新しく電力は消費されない。
又、変調電圧ｖＭを印加する場合、１度にＶＭを印加せ
ず、−担、ＴＶＭで充電しておき、次に７Ｍを充電する
駆動を行なっているので変調系の消費電力を更に７倍に
低減している。
ず、−担、ＴＶＭで充電しておき、次に７Ｍを充電する
駆動を行なっているので変調系の消費電力を更に７倍に
低減している。
又、従来の駆動では、書き込み期間中、例えば走査側の
選択ラインを奇数側とした場合、全偶数側電極に１２）
ＶＭを印加していた。このように常に走査側において選
択ラインと反対側電極をｂｙＭを印加する駆動を行なっ
ていた。この時、データ側では表示データに従ってＯＶ
とＶＭにする為各トランジスタをスイッチングさせてお
り、第４図の等何回路に示すように、データ側選択ライ
ンと非選択ライン側の絵素の容量が直列°に接続される
形となり、その中間が走査側電極であるから、走査側電
極の電位はデータ側の選択ラインと非選択ライン側との
容量比によってＯＶ−ＶＭに変化する。ゆえに、走査側
の非選択ライン側に２）ＶＭを印加するということは、
データ側との電位と異なる為、走査側、データ側間に電
流が流れ、変調系の電力を損失していた。そこで本案駆
動回路では、書き込み期間中、走査側選択ライン以外は
フローティングにし、走査側、データ側間に変調系の電
流を流さないようにすることで、変調系の電力損失を低
減している。このように本例では変調系の消費電力を放
電期間を設けることにょシレ４に、また、変調電圧を２
段階にわけて印加することによりシ４に、非選択ライン
をフローティングすることにより、全体としてｎ以下に
低減している。
選択ラインを奇数側とした場合、全偶数側電極に１２）
ＶＭを印加していた。このように常に走査側において選
択ラインと反対側電極をｂｙＭを印加する駆動を行なっ
ていた。この時、データ側では表示データに従ってＯＶ
とＶＭにする為各トランジスタをスイッチングさせてお
り、第４図の等何回路に示すように、データ側選択ライ
ンと非選択ライン側の絵素の容量が直列°に接続される
形となり、その中間が走査側電極であるから、走査側電
極の電位はデータ側の選択ラインと非選択ライン側との
容量比によってＯＶ−ＶＭに変化する。ゆえに、走査側
の非選択ライン側に２）ＶＭを印加するということは、
データ側との電位と異なる為、走査側、データ側間に電
流が流れ、変調系の電力を損失していた。そこで本案駆
動回路では、書き込み期間中、走査側選択ライン以外は
フローティングにし、走査側、データ側間に変調系の電
流を流さないようにすることで、変調系の電力損失を低
減している。このように本例では変調系の消費電力を放
電期間を設けることにょシレ４に、また、変調電圧を２
段階にわけて印加することによりシ４に、非選択ライン
をフローティングすることにより、全体としてｎ以下に
低減している。
〈発明の効果〉
以上のように本発明によれば従来の利点を損わずに駆動
電力の大部分（約７割）をしめている変調系の消費電力
を従来駆動に比べ＾以下に低減することができるので、
装置全体としても大幅に消費電力を節約できる薄膜ＥＬ
表示装置の駆動回４１．５１，２０１・・・・・・論理
回路。
電力の大部分（約７割）をしめている変調系の消費電力
を従来駆動に比べ＾以下に低減することができるので、
装置全体としても大幅に消費電力を節約できる薄膜ＥＬ
表示装置の駆動回４１．５１，２０１・・・・・・論理
回路。
路を提供する。
第１図はこの発明の一実施例を示す電気回路図、第２図
は第１図の動作を説明するタイムチャート、第３図（ａ
）、 （ｂ）、 （Ｃ）はそれぞれ第１図における論理
回路を説明する説明図、第４図は、第１図の動作状態を
等何回路によって示す説明図、第５図は薄膜ＥＬ表示装
置の一部切欠き斜視図、第６図は薄膜ＥＬ表示装置の印
加電圧に対する輝度特性を示すグラフである。 １０・・・・・・薄膜ＥＬ表示装置、２０．３０・・・
・・・走査側Ｎｃｈ高耐圧ＭＯ８ＩＣ（第１スイッチン
グ回路）、４０ 、５０−・・・・・走査側Ｐｃｈ高耐
圧ＭＯ８ＩＣ（第２スイッチング回路）、２００・・・
・・・データ側ドライバＩＣ（ＩＩ３及び第４スイッチ
ング回路〕、３００・・・・・・走査側Ｐｃｈ高耐圧Ｍ
Ｏ８ＩＣのソース電位切換回路（第６スイッチング回路
）、４００・・・・・・走査側Ｎｃｈ高耐圧ＭＯ８Ｉ
Ｃのソース電位切換回路（第５スイッチング回路）、６
００・・・・・・Ｖｃ ｃ ２コントロ代理人 弁理士
福 士 愛 彦（他２名）第 ３図（ｂ） ＰＴ＋ＰＩ ■５ Ｉ；６図 印 ツバ１ ・１Ｂ−１１ミ
は第１図の動作を説明するタイムチャート、第３図（ａ
）、 （ｂ）、 （Ｃ）はそれぞれ第１図における論理
回路を説明する説明図、第４図は、第１図の動作状態を
等何回路によって示す説明図、第５図は薄膜ＥＬ表示装
置の一部切欠き斜視図、第６図は薄膜ＥＬ表示装置の印
加電圧に対する輝度特性を示すグラフである。 １０・・・・・・薄膜ＥＬ表示装置、２０．３０・・・
・・・走査側Ｎｃｈ高耐圧ＭＯ８ＩＣ（第１スイッチン
グ回路）、４０ 、５０−・・・・・走査側Ｐｃｈ高耐
圧ＭＯ８ＩＣ（第２スイッチング回路）、２００・・・
・・・データ側ドライバＩＣ（ＩＩ３及び第４スイッチ
ング回路〕、３００・・・・・・走査側Ｐｃｈ高耐圧Ｍ
Ｏ８ＩＣのソース電位切換回路（第６スイッチング回路
）、４００・・・・・・走査側Ｎｃｈ高耐圧ＭＯ８Ｉ
Ｃのソース電位切換回路（第５スイッチング回路）、６
００・・・・・・Ｖｃ ｃ ２コントロ代理人 弁理士
福 士 愛 彦（他２名）第 ３図（ｂ） ＰＴ＋ＰＩ ■５ Ｉ；６図 印 ツバ１ ・１Ｂ−１１ミ
Claims (1)
- 【特許請求の範囲】 １、ＥＬ層を、互いに交差する方向に配列した走査側電
極とデータ側電極間に介設して構成した薄膜ＥＬ表示装
置において、 走査側電極の各々に、データ側電極に対して負極性の電
圧を印加する第１スイッチング回路と、データ側電極に
対して正極性の電圧を印加する第２スイッチング回路と
を接続すると共に、データ側電極の各々に、前記走査側
電極に対応するＥＬ層に対して充電する第３スイッチン
グ回路および放電する第４スイッチング回路を接続し、
前記第１スイッチング回路の共通線には、負極性の書き
込み電圧と０Ｖに切り替える第５スイッチング回路、お
よび前記第２スイッチング回路の共通線には正極性の書
き込み電圧と０Ｖにて切り替える第６スイッチング回路
を接続し、前記第３スイッチング回路の共通線には、共
通線をフローティング、変調電圧Ｖ＿Ｍ、（１／２）Ｖ
＿Ｍの３状態に切り替える第７スイッチング回路を接続
してなることを特徴とする薄膜ＥＬ表示装置の駆動回路
。 ２、１水平期間毎にＥＬ層に充電された電荷を放電した
後、変調電圧を印加することを特徴とする特許請求の範
囲第１項記載の薄膜ＥＬ表示装置の駆動回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60286242A JPH0634152B2 (ja) | 1985-12-17 | 1985-12-17 | 薄膜ｅｌ表示装置の駆動回路 |
| GB8630125A GB2186730B (en) | 1985-12-17 | 1986-12-17 | Thin film el display apparatus |
| DE19863643149 DE3643149A1 (de) | 1985-12-17 | 1986-12-17 | Treiberschaltung fuer eine duennfilm-elektrolumineszenz(el)-anzeige |
| US07/372,136 US4962374A (en) | 1985-12-17 | 1989-06-26 | Thin film el display panel drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60286242A JPH0634152B2 (ja) | 1985-12-17 | 1985-12-17 | 薄膜ｅｌ表示装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62143096A true JPS62143096A (ja) | 1987-06-26 |
| JPH0634152B2 JPH0634152B2 (ja) | 1994-05-02 |
Family
ID=17701821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60286242A Expired - Lifetime JPH0634152B2 (ja) | 1985-12-17 | 1985-12-17 | 薄膜ｅｌ表示装置の駆動回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4962374A (ja) |
| JP (1) | JPH0634152B2 (ja) |
| DE (1) | DE3643149A1 (ja) |
| GB (1) | GB2186730B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63240590A (ja) * | 1987-03-28 | 1988-10-06 | 富士通株式会社 | マトリクス表示装置の駆動方法 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0249954B1 (en) * | 1986-06-17 | 1992-12-02 | Fujitsu Limited | Driving a matrix type display device |
| DE3724086A1 (de) * | 1986-07-22 | 1988-02-04 | Sharp Kk | Treiberschaltung fuer eine duennschichtige elektrolumineszenzanzeige |
| US5325107A (en) * | 1988-11-30 | 1994-06-28 | Sharp Kabushiki Kaisha | Method and apparatus for driving a display device |
| JP2619027B2 (ja) * | 1988-11-30 | 1997-06-11 | シャープ株式会社 | 表示装置の駆動方法および装置 |
| JPH0748143B2 (ja) * | 1988-12-28 | 1995-05-24 | シャープ株式会社 | 表示装置の駆動方法 |
| US5093654A (en) * | 1989-05-17 | 1992-03-03 | Eldec Corporation | Thin-film electroluminescent display power supply system for providing regulated write voltages |
| US5233340A (en) * | 1989-09-16 | 1993-08-03 | Sharp Kabushiki Kaisha | Method of driving a display device |
| JP2628760B2 (ja) * | 1989-09-16 | 1997-07-09 | シャープ株式会社 | 表示装置の駆動装置 |
| WO1991007851A1 (en) * | 1989-11-14 | 1991-05-30 | Greyhawk Systems, Inc. | Matrix addressed liquid crystal light valve |
| JP2775941B2 (ja) * | 1989-12-08 | 1998-07-16 | 株式会社日本自動車部品総合研究所 | Ｅｌ素子の駆動装置 |
| JP2682886B2 (ja) * | 1990-04-25 | 1997-11-26 | シャープ株式会社 | 表示装置の駆動方法 |
| US5288515A (en) * | 1990-08-24 | 1994-02-22 | Sharp Kabushiki Kaisha | Vapor deposition method and apparatus for producing an EL thin film of uniform thickness |
| US5302966A (en) * | 1992-06-02 | 1994-04-12 | David Sarnoff Research Center, Inc. | Active matrix electroluminescent display and method of operation |
| US5812101A (en) * | 1996-04-04 | 1998-09-22 | Northrop Grumman Corporation | High performance, low cost helmet mounted display |
| US6229506B1 (en) | 1997-04-23 | 2001-05-08 | Sarnoff Corporation | Active matrix light emitting diode pixel structure and concomitant method |
| JP3301379B2 (ja) * | 1998-03-27 | 2002-07-15 | 株式会社デンソー | Ｅｌ表示装置 |
| JP2000310969A (ja) * | 1999-02-25 | 2000-11-07 | Canon Inc | 画像表示装置及び画像表示装置の駆動方法 |
| CA2345562C (en) | 2000-05-01 | 2005-06-14 | Sharp Kabushiki Kaisha | El display apparatus |
| US7170478B2 (en) | 2002-03-26 | 2007-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of driving light-emitting device |
| WO2004017293A1 (en) * | 2002-08-14 | 2004-02-26 | Koninklijke Philips Electronics N.V. | Display device comprising a light guide |
| KR100515288B1 (ko) * | 2003-07-11 | 2005-09-20 | 한국전자통신연구원 | 저전력/고집적 소스 드라이버 및 그를 구비한 전류형 능동구동 유기 ｅｌ장치 |
| US7310077B2 (en) * | 2003-09-29 | 2007-12-18 | Michael Gillis Kane | Pixel circuit for an active matrix organic light-emitting diode display |
| US7633470B2 (en) | 2003-09-29 | 2009-12-15 | Michael Gillis Kane | Driver circuit, as for an OLED display |
| JP4196924B2 (ja) * | 2004-10-07 | 2008-12-17 | セイコーエプソン株式会社 | 電気光学装置、その駆動方法および電子機器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3026392C2 (de) * | 1980-02-26 | 1985-08-22 | Sharp K.K., Osaka | Anzeigevorrichtung mit einem elektrolumineszenten Dünnschichtelement zur Bilddarstellung |
| CA1190338A (en) * | 1980-06-30 | 1985-07-09 | Kazuhiro Takahara | Method for driving a matrix type display |
| US4594589A (en) * | 1981-08-31 | 1986-06-10 | Sharp Kabushiki Kaisha | Method and circuit for driving electroluminescent display panels with a stepwise driving voltage |
| EP0106550B1 (en) * | 1982-09-21 | 1989-04-12 | Fujitsu Limited | Method of driving a matrix type display |
| US4652872A (en) * | 1983-07-07 | 1987-03-24 | Nec Kansai, Ltd. | Matrix display panel driving system |
| DE3511886A1 (de) * | 1984-04-02 | 1985-10-03 | Sharp K.K., Osaka | Treiberschaltung zum ansteuern eines duennfilm-el-displays |
| JPH0634151B2 (ja) * | 1985-06-10 | 1994-05-02 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動回路 |
-
1985
- 1985-12-17 JP JP60286242A patent/JPH0634152B2/ja not_active Expired - Lifetime
-
1986
- 1986-12-17 GB GB8630125A patent/GB2186730B/en not_active Expired
- 1986-12-17 DE DE19863643149 patent/DE3643149A1/de active Granted
-
1989
- 1989-06-26 US US07/372,136 patent/US4962374A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63240590A (ja) * | 1987-03-28 | 1988-10-06 | 富士通株式会社 | マトリクス表示装置の駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2186730B (en) | 1989-12-06 |
| DE3643149C2 (ja) | 1990-06-13 |
| JPH0634152B2 (ja) | 1994-05-02 |
| US4962374A (en) | 1990-10-09 |
| GB2186730A (en) | 1987-08-19 |
| DE3643149A1 (de) | 1987-06-19 |
| GB8630125D0 (en) | 1987-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62143096A (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPH0634151B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| US4983885A (en) | Thin film EL display panel drive circuit | |
| US4951041A (en) | Driving method for thin film el display device and driving circuit thereof | |
| JPS63168998A (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPH0118434B2 (ja) | ||
| US5206631A (en) | Method and apparatus for driving a capacitive flat matrix display panel | |
| JPS60247693A (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPH0528387B2 (ja) | ||
| JPS63135996A (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JP2728582B2 (ja) | Ｅｌ表示装置の駆動方法 | |
| JPH0528386B2 (ja) | ||
| JPH0230025B2 (ja) | ||
| JPS63237389A (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPH0528385B2 (ja) | ||
| JPH03182793A (ja) | 表示装置の駆動方法 | |
| JPH01117297A (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JP2618983B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPS6329798A (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPS6334592A (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPH0546119A (ja) | マトリツクス表示装置の駆動回路 | |
| JPS63232293A (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPH01227191A (ja) | 表示駆動方法 | |
| JPH01180593A (ja) | Ｅｌ表示装置の駆動用装置 | |
| JPH04246686A (ja) | マトリックス表示装置の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |