JPH01180593A - El表示装置の駆動用装置 - Google Patents
El表示装置の駆動用装置Info
- Publication number
- JPH01180593A JPH01180593A JP455088A JP455088A JPH01180593A JP H01180593 A JPH01180593 A JP H01180593A JP 455088 A JP455088 A JP 455088A JP 455088 A JP455088 A JP 455088A JP H01180593 A JPH01180593 A JP H01180593A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- turned
- mos transistors
- data
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 11
- 238000003491 array Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000011017 operating method Methods 0.000 description 2
- 239000012190 activator Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野)
本発明はピし表示装置の駆動用装置に関する。
(従来の技術およびその課題)
第7図はEL表示装置の橘成を示している。
同図において、ガラス基板i01上にIn2O3よりな
る帯状の透明電極102を平行に設け、この上に例えば
Y O、Si2N4、Ta205、八1゜03等の誘電
物質層103、Mn等の活性剤をドープしたZnSより
なるE 1層104、上記と同じくY2O3、Si2N
4、Ta205、Aj203等の誘電物質層103′を
蒸着法、スパッタリング法などにより積層した3層構造
の薄膜EL素子を設け、その上に上記透明電極102と
直交する方向に八9よりなる帯状の背面電極105を平
行1.二設けている。
る帯状の透明電極102を平行に設け、この上に例えば
Y O、Si2N4、Ta205、八1゜03等の誘電
物質層103、Mn等の活性剤をドープしたZnSより
なるE 1層104、上記と同じくY2O3、Si2N
4、Ta205、Aj203等の誘電物質層103′を
蒸着法、スパッタリング法などにより積層した3層構造
の薄膜EL素子を設け、その上に上記透明電極102と
直交する方向に八9よりなる帯状の背面電極105を平
行1.二設けている。
上記薄膜EL素子は両電極間に、誘電物質103.10
3′で挟持されたEL屑104を介在させたものなので
、等価回路的には容ω性素子とみなすことができる。ま
た、該薄膜EL素子は第8図に示す電圧−輝度特性から
明らかな如く、200V程度の比較的高電圧を印加して
駆動される。
3′で挟持されたEL屑104を介在させたものなので
、等価回路的には容ω性素子とみなすことができる。ま
た、該薄膜EL素子は第8図に示す電圧−輝度特性から
明らかな如く、200V程度の比較的高電圧を印加して
駆動される。
第9図はEL表示装置を駆動するための従来の回路構成
を示しており、EL表示装置201にはX方向に配列さ
れたデータ電4fiX1〜Xnと、Y方向に配列された
走査電極Y1〜Y0とが設けられている。走査側IC2
02,203は奇数番目および偶数番目の走査電極にそ
れぞれ接続されたN−chMOSトランジスタを備えて
おり、これらのトランジスタを論理回路202’ 、2
03’によって選択的にオンおよびオフにする。ダイオ
ードアレイ204.205は奇数番目および偶数番目の
走査電極に接続されている。そして、古き込みおよびリ
フレッシュ駆動回路208.209はダイオードアレイ
204.205を介して奇数番目および偶数番目の走査
電極に電圧を印加する。
を示しており、EL表示装置201にはX方向に配列さ
れたデータ電4fiX1〜Xnと、Y方向に配列された
走査電極Y1〜Y0とが設けられている。走査側IC2
02,203は奇数番目および偶数番目の走査電極にそ
れぞれ接続されたN−chMOSトランジスタを備えて
おり、これらのトランジスタを論理回路202’ 、2
03’によって選択的にオンおよびオフにする。ダイオ
ードアレイ204.205は奇数番目および偶数番目の
走査電極に接続されている。そして、古き込みおよびリ
フレッシュ駆動回路208.209はダイオードアレイ
204.205を介して奇数番目および偶数番目の走査
電極に電圧を印加する。
また、引き上げ充電駆動回路211はダイオードアレイ
204.205を介して全ての走査電極に電圧を印加す
る。一方、データ側IC206は各データ電極に接続さ
れたそれぞれのN−chM OS トランジスタを備え
ており、これらのトランジスタを論理回路206′によ
って選択的にオンおよびオフにする。ダイオードアレイ
207は各データ電極に接続されている。そして、予備
充電回路210はダイオードアレイ207を介して各デ
ータ電極に電圧を印加する。
204.205を介して全ての走査電極に電圧を印加す
る。一方、データ側IC206は各データ電極に接続さ
れたそれぞれのN−chM OS トランジスタを備え
ており、これらのトランジスタを論理回路206′によ
って選択的にオンおよびオフにする。ダイオードアレイ
207は各データ電極に接続されている。そして、予備
充電回路210はダイオードアレイ207を介して各デ
ータ電極に電圧を印加する。
次に、この回路の動作を第10図を参照して説明する。
ここでは、例としてデータ電極X2と走査電極Y の交
点(×2.Y2)を光光させる。
点(×2.Y2)を光光させる。
(第1段階:予備充電時間)
まず、走査電極Y1〜Yoに接続されたIC202,2
03内のすべての亮耐圧MOSトランジスタをオン状態
にする。同時に予備充電駆動回路210をオン状態にし
くこの時データ側l0206内の全MO8トランジスタ
はオフ状態)、データ側ダイオードアレイ207を介し
てパネル全面を充電する。この結果、走査電極はすべて
OVになり、一方データ電極はすべて30Vになる。
03内のすべての亮耐圧MOSトランジスタをオン状態
にする。同時に予備充電駆動回路210をオン状態にし
くこの時データ側l0206内の全MO8トランジスタ
はオフ状態)、データ側ダイオードアレイ207を介し
てパネル全面を充電する。この結果、走査電極はすべて
OVになり、一方データ電極はすべて30Vになる。
(ffi2段階:引き上げ充電/放雷期間)次に、走査
側IC202,203内の全MOSトランジスタをオフ
状態にして、引き上げ充電駆動回路211をオンに切替
え、走査側ダイオードアレイ204,205を介してす
べての走査電極を30Vまで引き上げる。Elマトリッ
クスの電極交差が容量結合している性質からすべてのデ
ータ電極は60Vまで引き上げられる。この後、IC2
06内の選択されたデータ電極×2に接続されたMOS
トランジスタのみオフ状態のままにし、他のデータ電極
に接続されたトランジスタをオン状態に切替え、データ
側の非選択電極の電荷を放電する。この結果、選択され
たデータ電極x2は60Vを保ち、非選択電極はOVに
なる。
側IC202,203内の全MOSトランジスタをオフ
状態にして、引き上げ充電駆動回路211をオンに切替
え、走査側ダイオードアレイ204,205を介してす
べての走査電極を30Vまで引き上げる。Elマトリッ
クスの電極交差が容量結合している性質からすべてのデ
ータ電極は60Vまで引き上げられる。この後、IC2
06内の選択されたデータ電極×2に接続されたMOS
トランジスタのみオフ状態のままにし、他のデータ電極
に接続されたトランジスタをオン状態に切替え、データ
側の非選択電極の電荷を放電する。この結果、選択され
たデータ電極x2は60Vを保ち、非選択電極はOVに
なる。
いま、走査電極はすべて30Vに引き上げられているた
め、走査電極からみれば、選択されたデータ電極は+3
0V1非選択データ電極は一30Vの状態にある。
め、走査電極からみれば、選択されたデータ電極は+3
0V1非選択データ電極は一30Vの状態にある。
(第3段階:書き込み駆動期間)
選択された走査電極Y2が偶数番目である時、奇数伺書
き込みおよびリフレッシュ駆動回路208をオン状態に
し、走査側ダイオードアレイ204を介してすべての奇
数側走査電極を+190Vに引き上げる。このとき、先
に述べた容量結合の性質から、選択されたデータ電極×
2は+220Vに引き上げられ、非選択データ電極は+
160■に引き上げられる。この後、IC203内の選
択された走査電極Y2に対応するMOSトランジスタの
みをオンに切替えるとこの走査電極Y2がOVとなり、
結局選択交点(X2.Y2)の画素には発光するのに十
分な出き込み電圧220Vが加わる。他方、選択された
走査電極Y2上の非選択画素には発光しきい値以下の1
60■が加わる。
き込みおよびリフレッシュ駆動回路208をオン状態に
し、走査側ダイオードアレイ204を介してすべての奇
数側走査電極を+190Vに引き上げる。このとき、先
に述べた容量結合の性質から、選択されたデータ電極×
2は+220Vに引き上げられ、非選択データ電極は+
160■に引き上げられる。この後、IC203内の選
択された走査電極Y2に対応するMOSトランジスタの
みをオンに切替えるとこの走査電極Y2がOVとなり、
結局選択交点(X2.Y2)の画素には発光するのに十
分な出き込み電圧220Vが加わる。他方、選択された
走査電極Y2上の非選択画素には発光しきい値以下の1
60■が加わる。
なお、上述したように選択されたデータ電極x2は+2
20■に引き上げられ、非選択データ電極は160Vに
引き上げられるものの、奇数番目の走査電極および選択
された走査電極X2を除く偶数番目の走査電極からみれ
ば、選択されたデ−夕電極は+30V、非選択データ電
極は一30Vの状態のままで、第2の段階からの変化は
ない。
20■に引き上げられ、非選択データ電極は160Vに
引き上げられるものの、奇数番目の走査電極および選択
された走査電極X2を除く偶数番目の走査電極からみれ
ば、選択されたデ−夕電極は+30V、非選択データ電
極は一30Vの状態のままで、第2の段階からの変化は
ない。
選択された走査電極が奇数番目のときは、偶数側用ぎ込
みおよびリフレッシュ駆動回路209をオン状態にし、
走査側ダイオードアレイ205を介してすべての偶数側
走査電極を+190Vまで引き上げる。
みおよびリフレッシュ駆動回路209をオン状態にし、
走査側ダイオードアレイ205を介してすべての偶数側
走査電極を+190Vまで引き上げる。
(書き込み後、逆極性のリフレッシュパルス印加)
以上の3段階による書き込み駆動を、走査電極すべてに
ついて行い、1画面分の書き込み終了後、データ側IC
206内の全トランジスタをオン状態にし、同時に書き
込みおよびリフレッシュ駆動回路208,209をオン
状態にすると、走査側ダイオードアレイ204.205
を介して、出き込み駆動とは極性が逆の190Vのリフ
レッシュパルスがパネル全面にわたって加わる。
ついて行い、1画面分の書き込み終了後、データ側IC
206内の全トランジスタをオン状態にし、同時に書き
込みおよびリフレッシュ駆動回路208,209をオン
状態にすると、走査側ダイオードアレイ204.205
を介して、出き込み駆動とは極性が逆の190Vのリフ
レッシュパルスがパネル全面にわたって加わる。
ところで、第9図に示した走査側IC202゜203お
よびダイオードアレイ204,205の代りに、第11
図に示すようなダイオードを内股したICを用いてもよ
い。このICでは各走査電極に接続されるN−chMO
Sトランジスタと、これらのトランジスタのソースとド
レイン間にダイオードをそれぞれ挿入し、各トランジス
タを論理回路204によって選択的にオンおよびオフに
する。このようなICを用いる場合も、出き込み駆動お
よびリフレッシュパルス印加を行う。
よびダイオードアレイ204,205の代りに、第11
図に示すようなダイオードを内股したICを用いてもよ
い。このICでは各走査電極に接続されるN−chMO
Sトランジスタと、これらのトランジスタのソースとド
レイン間にダイオードをそれぞれ挿入し、各トランジス
タを論理回路204によって選択的にオンおよびオフに
する。このようなICを用いる場合も、出き込み駆動お
よびリフレッシュパルス印加を行う。
しかしながら、第10図から明らかなように、害き込み
駆動を終了した後、E1表示装置には逆極性の190■
のリフレッシュパルスが印加される。このようなリフレ
ッシュ駆動を行う場合、E[素子はリフレッシュパルス
印加時に生じる分極の影響により電圧−輝度特性の劣化
を早めたり、また寿命を縮めるなどの悪影響を受ける。
駆動を終了した後、E1表示装置には逆極性の190■
のリフレッシュパルスが印加される。このようなリフレ
ッシュ駆動を行う場合、E[素子はリフレッシュパルス
印加時に生じる分極の影響により電圧−輝度特性の劣化
を早めたり、また寿命を縮めるなどの悪影響を受ける。
また、リフレッシュパルス印加時の電流が大きく、この
ためにスイッチング素子(例えばMOSトランジスタ)
の負担が大きく、かつ走査電極およびデータ電極に断線
を生じるなどの問題点があった。
ためにスイッチング素子(例えばMOSトランジスタ)
の負担が大きく、かつ走査電極およびデータ電極に断線
を生じるなどの問題点があった。
そこで、第9図に示した走査側IC202゜203の代
りとなる第12図に示すようなICが提案されている。
りとなる第12図に示すようなICが提案されている。
このICでは各走査電極をそれぞれブルアップするP−
chMOSトランジスタと、各走査電極をそれぞれプル
ダウンするN−chMO8トランジスタとを備え、これ
らのトランジスタを論理回路250によって選択的にオ
ンおよびオフにする。そして、各走査電極のP −ch
MOSトランジスタおよびN−chMOSトランジスタ
をそれぞれ巧みにオンおよびオフにすることにより、E
L素子には第13図に示すように+220Vの古き込み
パルスあるいは(+160Vの非書き込みパルス)、お
よび逆極性の一220■の書き込みパルスあるいは(−
160Vの非書き込みパルス)を印加することができる
。すなわち、このようなプッシュプル駆動を行う場合は
リフレッシュパルスを必要としない。しかしながら、P
−chMOSトランジスタを含むICはHB上で工程数
が多くて製作が困難であったり、P−chMOSトラン
ジスタ部は電流供給能力がN−chMO8トランジスタ
よりも低いなどの欠点を有していた。
chMOSトランジスタと、各走査電極をそれぞれプル
ダウンするN−chMO8トランジスタとを備え、これ
らのトランジスタを論理回路250によって選択的にオ
ンおよびオフにする。そして、各走査電極のP −ch
MOSトランジスタおよびN−chMOSトランジスタ
をそれぞれ巧みにオンおよびオフにすることにより、E
L素子には第13図に示すように+220Vの古き込み
パルスあるいは(+160Vの非書き込みパルス)、お
よび逆極性の一220■の書き込みパルスあるいは(−
160Vの非書き込みパルス)を印加することができる
。すなわち、このようなプッシュプル駆動を行う場合は
リフレッシュパルスを必要としない。しかしながら、P
−chMOSトランジスタを含むICはHB上で工程数
が多くて製作が困難であったり、P−chMOSトラン
ジスタ部は電流供給能力がN−chMO8トランジスタ
よりも低いなどの欠点を有していた。
そこで、本発明はN−chMOSトランジスタのみを用
いてEL表示装置の各電極を選択的にブルアップおよび
プルダウンすることができ、もってEL表示装置をプッ
シュプル駆動することが可能なEL表示装置の駆動用装
置を提供することを目的とする。
いてEL表示装置の各電極を選択的にブルアップおよび
プルダウンすることができ、もってEL表示装置をプッ
シュプル駆動することが可能なEL表示装置の駆動用装
置を提供することを目的とする。
本発明は、互いに交差する方向に配列された走査側の電
極とデータ側の電極間に薄膜EL素子を介設し、前記走
査側の各電極と前記データ側の各電極の電位をそれぞれ
選択的に設定することにより前記簿膜E L素子をプツ
シコブル駆動するFL表示装置の駆動用装置において、
ゲート側がハイレベルにされるとオンとなって前記電極
をプルダウンするための第1のN−chMOSトランジ
スタ、およびこの第1のN−chMOSトランジスタが
オフにされた場合は該第1のN−chMO8トランジス
タに接続されたゲート側がハイレベルにされ、オンとな
って該電極をブルアップするために第2のN−chMO
Sトランジスタを有する駆動回路を前記走査側およびデ
ータ側のうちの少くとも一方の各電極に設け、これらの
駆動回路の第1のN−chMOSトランジスタをオンお
よびオフにそれぞれ選択的に切替える論理回路を備えた
ことを特徴とする。
極とデータ側の電極間に薄膜EL素子を介設し、前記走
査側の各電極と前記データ側の各電極の電位をそれぞれ
選択的に設定することにより前記簿膜E L素子をプツ
シコブル駆動するFL表示装置の駆動用装置において、
ゲート側がハイレベルにされるとオンとなって前記電極
をプルダウンするための第1のN−chMOSトランジ
スタ、およびこの第1のN−chMOSトランジスタが
オフにされた場合は該第1のN−chMO8トランジス
タに接続されたゲート側がハイレベルにされ、オンとな
って該電極をブルアップするために第2のN−chMO
Sトランジスタを有する駆動回路を前記走査側およびデ
ータ側のうちの少くとも一方の各電極に設け、これらの
駆動回路の第1のN−chMOSトランジスタをオンお
よびオフにそれぞれ選択的に切替える論理回路を備えた
ことを特徴とする。
〔作用)
本発明によれば、第1のN−chMOSトランジスタが
オンにされた場合は電極がプルダウンされ、また第1の
N−chMOSトランジスタがオフにされた場合は第2
のN−chMOSトランジスタによって該電極がブルア
ップされる。そして、論理回路によって各電極毎にプル
ダウンおよびブルアップがなされる。
オンにされた場合は電極がプルダウンされ、また第1の
N−chMOSトランジスタがオフにされた場合は第2
のN−chMOSトランジスタによって該電極がブルア
ップされる。そして、論理回路によって各電極毎にプル
ダウンおよびブルアップがなされる。
〔実施例)
以下、本発明の実施例を添付図面を参照して詳細に説明
する。
する。
第1図は本発明に係る駆動用装置の一実施例を示す回路
図である。同図において、第1のN−chMO8トラン
ジスタ1−1〜1−nはゲー1へが論理回路2にそれぞ
れ接続されるとともに、ドレインがダイオード3−1〜
3−nを介して後述するEL表示8置の各電極に接続さ
れている。−方、第1のN−chMOSトランジスタ1
−1〜1−nのドレインは、高耐圧の第2のN−chM
OSトランジスタ4−1〜4−nのゲートに接続されて
いる。また、第2のN−chMOSトランジスタ4−1
〜4−nのゲートとソース間には、前記ダイオード3−
1〜3−nがそれぞれ挿入されている。さらに、第2の
N−chMOSトランジスタ4−1〜4−nのゲートと
ドレイン間には抵抗5−1〜5−nがそれぞれ挿入され
ており、各ドレインに電圧■Hが印加されている。
図である。同図において、第1のN−chMO8トラン
ジスタ1−1〜1−nはゲー1へが論理回路2にそれぞ
れ接続されるとともに、ドレインがダイオード3−1〜
3−nを介して後述するEL表示8置の各電極に接続さ
れている。−方、第1のN−chMOSトランジスタ1
−1〜1−nのドレインは、高耐圧の第2のN−chM
OSトランジスタ4−1〜4−nのゲートに接続されて
いる。また、第2のN−chMOSトランジスタ4−1
〜4−nのゲートとソース間には、前記ダイオード3−
1〜3−nがそれぞれ挿入されている。さらに、第2の
N−chMOSトランジスタ4−1〜4−nのゲートと
ドレイン間には抵抗5−1〜5−nがそれぞれ挿入され
ており、各ドレインに電圧■Hが印加されている。
ここで、第1のN−chMOSトランジスタ1−1〜1
−nのソースが接地されている場合、論理回路2から第
1のN−chMOSトランジスタ1−1〜i−nのゲー
トにハイレベルの信号を加えると、第1のMOSトラン
ジスタ1−1〜1−nがオンとなり、EEL表示装置の
各電極がダイオード3−1〜3−nおよび第1のMOS
トランジスタ1−1〜l−nを介して接地される。また
、論理回路2から第1のN−chMOSトランジスタ1
−1〜1−nのゲートにローレベルの信号を加えると、
第1のMOSトランジスター−1〜1−nがオフとなり
、これにより第2のN−chMO8トランジスタ4−1
〜4−nのゲート側がハイレベルとなって、W52のM
OSトランジスタ4−1〜4−nがオンとなる。このと
き、第2のMOS トランジスタ4−1〜4−nよりE
L表示装置の各電極に電圧■□が加えられる。
−nのソースが接地されている場合、論理回路2から第
1のN−chMOSトランジスタ1−1〜i−nのゲー
トにハイレベルの信号を加えると、第1のMOSトラン
ジスタ1−1〜1−nがオンとなり、EEL表示装置の
各電極がダイオード3−1〜3−nおよび第1のMOS
トランジスタ1−1〜l−nを介して接地される。また
、論理回路2から第1のN−chMOSトランジスタ1
−1〜1−nのゲートにローレベルの信号を加えると、
第1のMOSトランジスター−1〜1−nがオフとなり
、これにより第2のN−chMO8トランジスタ4−1
〜4−nのゲート側がハイレベルとなって、W52のM
OSトランジスタ4−1〜4−nがオンとなる。このと
き、第2のMOS トランジスタ4−1〜4−nよりE
L表示装置の各電極に電圧■□が加えられる。
したがって、第1のMOS トランジスター−1〜1−
nを選択的にオンおよびオフにすることにより、EL表
示装置の各電極をそれぞれプルダウンおよびブルアップ
することができる。
nを選択的にオンおよびオフにすることにより、EL表
示装置の各電極をそれぞれプルダウンおよびブルアップ
することができる。
このような回路は集積回路(以下ICと称す)として形
成されるものであり、第2図に示すようなEL表示装置
6におけるY方向に配列された各走査電極Y 、Y2.
・・・に接続された走査側IC10と、X方向に配列さ
れた各データ電極×1゜×2.・・・に接続されたデー
タ側1c20とを一組として用いる。
成されるものであり、第2図に示すようなEL表示装置
6におけるY方向に配列された各走査電極Y 、Y2.
・・・に接続された走査側IC10と、X方向に配列さ
れた各データ電極×1゜×2.・・・に接続されたデー
タ側1c20とを一組として用いる。
第2図において、走査側IC10では第1のN−chM
OSトランジスター−1〜1−nのソースがアースライ
ン11に接続されるとともに、第1のMOSトランジス
ター−1〜i−nのドレインがダイオード3−1〜3−
nを介して各走査電極Y1.Y2.・・・にそれぞれ接
続される。また、第2のN−chMOSトランジスタ4
−1〜4−nのドレインが電源ライン12に接続される
。
OSトランジスター−1〜1−nのソースがアースライ
ン11に接続されるとともに、第1のMOSトランジス
ター−1〜i−nのドレインがダイオード3−1〜3−
nを介して各走査電極Y1.Y2.・・・にそれぞれ接
続される。また、第2のN−chMOSトランジスタ4
−1〜4−nのドレインが電源ライン12に接続される
。
したがって、スイッチS5を開にすると、第1のMOS
トランジスター−1〜1−nのソースが接地される。ま
た、スイッチS 、スイッチS36よびスイッチS4の
うちのいずれかを閉にすると、第2のMOS t−ラン
ジスタ4−1〜4−nのドレインはダイオード16を介
してのブースト電源13、第1の書き込み電源14およ
び第2の古さ込み電源15のうちのいずれかに接続され
る。
トランジスター−1〜1−nのソースが接地される。ま
た、スイッチS 、スイッチS36よびスイッチS4の
うちのいずれかを閉にすると、第2のMOS t−ラン
ジスタ4−1〜4−nのドレインはダイオード16を介
してのブースト電源13、第1の書き込み電源14およ
び第2の古さ込み電源15のうちのいずれかに接続され
る。
一方、データ側IC20では第1のN−chMOSトラ
ンジスター−1〜i−nのソースが接地されるとともに
、第1のMOSトランジスタ1−1〜1−nのドレイン
がダイオード3−1〜3−nを介して各データ電極X、
X2.・・・にぞれぞれ接続される。また、第2のN−
C−hMOsMOSトランジスタ44−nのドレインが
電源ライン21に接続される。そして、スイッチS1を
オンにすると、第2のMOSトランジスタ4−1〜4−
nのドレインがプリチャージ電源22に接続される。
ンジスター−1〜i−nのソースが接地されるとともに
、第1のMOSトランジスタ1−1〜1−nのドレイン
がダイオード3−1〜3−nを介して各データ電極X、
X2.・・・にぞれぞれ接続される。また、第2のN−
C−hMOsMOSトランジスタ44−nのドレインが
電源ライン21に接続される。そして、スイッチS1を
オンにすると、第2のMOSトランジスタ4−1〜4−
nのドレインがプリチャージ電源22に接続される。
次に、第3図、第4図および第5図を参照して、第2図
に示した回路の動作を説明する。なお、第3図は該回路
の動作手順を示し、第4図はEL素子の電位遷移を示し
、第5図はEL素子の印加電圧を示している。ここでは
、例としてEL表示菰装6の走査電極X とデータ電極
Y1との交差上に正の書き込みパルスおよび逆極性の負
の書き込みパルスを交互に加えることにより、該交差上
を発光させるプッシュプル駆動を行う。なお、正の書き
込みパルスを加える過程を正駆動と、また負の占き込み
パルスを加える過程を負駆動と以下に称する。
に示した回路の動作を説明する。なお、第3図は該回路
の動作手順を示し、第4図はEL素子の電位遷移を示し
、第5図はEL素子の印加電圧を示している。ここでは
、例としてEL表示菰装6の走査電極X とデータ電極
Y1との交差上に正の書き込みパルスおよび逆極性の負
の書き込みパルスを交互に加えることにより、該交差上
を発光させるプッシュプル駆動を行う。なお、正の書き
込みパルスを加える過程を正駆動と、また負の占き込み
パルスを加える過程を負駆動と以下に称する。
(正駆動第1段階ニブリチャージ)
まず、走査側[C10では論理回路2からハイレベルの
13号を第1のMOSトランジスター−1〜1−nに加
え、これにより第1のMOSトランジスター−1〜1−
nをオンにするとともに、第2のMOSトランジスタ4
−1〜4−nをオフにする。また、スイッチS5を閉に
する。したがって、各走査電極Y、Y2.・・・は第1
のMOSトランジスタ1−1〜1−nおよびスイッチS
5を介して接地される。
13号を第1のMOSトランジスター−1〜1−nに加
え、これにより第1のMOSトランジスター−1〜1−
nをオンにするとともに、第2のMOSトランジスタ4
−1〜4−nをオフにする。また、スイッチS5を閉に
する。したがって、各走査電極Y、Y2.・・・は第1
のMOSトランジスタ1−1〜1−nおよびスイッチS
5を介して接地される。
一方、データ側IC20では論理回路2からローレベル
の信号を第1のMOSトランジスター−1〜1−nに加
え、これにより第1のMOSトランジスター−1〜1−
nをオフにするとともに、第2のMOSトランジスタ4
−1〜4−nをオンにする。また、スイッチS1を開に
する。したがって、各データ電極X1.X2.・・・は
プリチャージ電源22の出力電圧30VがスイッチS1
および第2のMoSトランジスタ4−1〜4−nを介し
て加えられる。
の信号を第1のMOSトランジスター−1〜1−nに加
え、これにより第1のMOSトランジスター−1〜1−
nをオフにするとともに、第2のMOSトランジスタ4
−1〜4−nをオンにする。また、スイッチS1を開に
する。したがって、各データ電極X1.X2.・・・は
プリチャージ電源22の出力電圧30VがスイッチS1
および第2のMoSトランジスタ4−1〜4−nを介し
て加えられる。
この結果、走査電極はすべてO■になり、一方データ電
極はすべて30Vになる。
極はすべて30Vになる。
(正駆動第2段階:非選択データ電極の放雷)次に、デ
ータ側IC20では論理回路2からハイレベルの信号を
第1のMOSトランジスタ1−1を除く他の第1のMo
Sトランジスタ1−2〜1−nに加え、これにより第2
のMOSトランジスタ4−1を除く他の第2のMOSト
ランジスタ4−2〜4−nをオフにする。また、スイッ
チS1を間にする。したがって、非選択データ電mx2
.x3.・・・は第1のMOSトランジスタ1−2〜1
−nを介して接地され、電荷が放電される。
ータ側IC20では論理回路2からハイレベルの信号を
第1のMOSトランジスタ1−1を除く他の第1のMo
Sトランジスタ1−2〜1−nに加え、これにより第2
のMOSトランジスタ4−1を除く他の第2のMOSト
ランジスタ4−2〜4−nをオフにする。また、スイッ
チS1を間にする。したがって、非選択データ電mx2
.x3.・・・は第1のMOSトランジスタ1−2〜1
−nを介して接地され、電荷が放電される。
この結果、選択されたデータ電極×1は開放されて+3
0Vを保持し、また非選択データ電極x、、、x3.・
・・はovになる。
0Vを保持し、また非選択データ電極x、、、x3.・
・・はovになる。
(正駆動第3段階ニブ−スト電圧印加)走査側IC1o
では論理回路2からローレベルの信号を第1のMOSト
ランジスタ1−1〜1−nに加え、これにより第1のM
o8 I−ランジスタ1−1〜1−nをオフにするとと
もに、第2のMo3)−ランジスタ4−1〜4−nをオ
ンにする。また、スイッチS2を開にづる。したがって
、各走査電極Y、Y2.・・・にはブースト雷VA13
の出力電圧30VがスイッチS2および第2のMOSト
ランジスタ4−1〜4−nを介して加えられる。
では論理回路2からローレベルの信号を第1のMOSト
ランジスタ1−1〜1−nに加え、これにより第1のM
o8 I−ランジスタ1−1〜1−nをオフにするとと
もに、第2のMo3)−ランジスタ4−1〜4−nをオ
ンにする。また、スイッチS2を開にづる。したがって
、各走査電極Y、Y2.・・・にはブースト雷VA13
の出力電圧30VがスイッチS2および第2のMOSト
ランジスタ4−1〜4−nを介して加えられる。
この結果、選択されたデータ電極×1は60Vまで引き
上げられ、また非選択データ電極×2゜×3.・・・は
O■を保持している。なお、走査電極はすべて30Vに
引き上げられているため、走査電極からみれば、選択さ
れたデータ電極×2゜X3.・・・は−30Vの状態に
ある。
上げられ、また非選択データ電極×2゜×3.・・・は
O■を保持している。なお、走査電極はすべて30Vに
引き上げられているため、走査電極からみれば、選択さ
れたデータ電極×2゜X3.・・・は−30Vの状態に
ある。
(正駆動第4段階:書き込み電圧印加)走査側IC10
では論理回路2からハイレベルの信号を第1のMOSト
ランジスター−1にのみ加え、これにより第1のMOS
トランジスター−1のみをオンにし、これにより第2の
MOSトランジスタ4−1のみをオフにする。また、ス
イッチ$2を開にするとともに、スイッチS3を閉にす
る。したがって、選択された走査電楊Y1は第1のMO
Sトランジスター−1を介して接地され、また非選択走
査電極Y、Y3.・・・には第1のmき込み電源14の
出力電圧+190VがスイッチS3および第2のMOS
トランジスタ4−2〜4−nを介して加えられる。
では論理回路2からハイレベルの信号を第1のMOSト
ランジスター−1にのみ加え、これにより第1のMOS
トランジスター−1のみをオンにし、これにより第2の
MOSトランジスタ4−1のみをオフにする。また、ス
イッチ$2を開にするとともに、スイッチS3を閉にす
る。したがって、選択された走査電楊Y1は第1のMO
Sトランジスター−1を介して接地され、また非選択走
査電極Y、Y3.・・・には第1のmき込み電源14の
出力電圧+190VがスイッチS3および第2のMOS
トランジスタ4−2〜4−nを介して加えられる。
同時に、データ側IC20では論理回路2からローレベ
ルの信号を第1のMOSトランジスター−1〜1−nに
加え、これにより第1のMOSトランジスター−1〜1
−口をオフにするとともに、第2のMOS l−ランジ
スタ4−1〜4−nをオンにする。このとき、スイッチ
S1を間にしているので、データ電極X、X2.・・・
は開放されす る。
ルの信号を第1のMOSトランジスター−1〜1−nに
加え、これにより第1のMOSトランジスター−1〜1
−口をオフにするとともに、第2のMOS l−ランジ
スタ4−1〜4−nをオンにする。このとき、スイッチ
S1を間にしているので、データ電極X、X2.・・・
は開放されす る。
ここで、非選択走査電極Y2.Y3.・・・が190V
に引ぎ上げられた状態において、FL表示装置の電極交
差が容器結合している性質から、非選択データ電極x2
.x3.・・・は160Vとなり、また選択されたデー
タ電極X1は220Vとなる。
に引ぎ上げられた状態において、FL表示装置の電極交
差が容器結合している性質から、非選択データ電極x2
.x3.・・・は160Vとなり、また選択されたデー
タ電極X1は220Vとなる。
このとき、選択された走査電極Y1は接地されているの
で、選択交点(X、、Yl)の画素には光光するのに充
分な古き込み電111E220Vが加わる。
で、選択交点(X、、Yl)の画素には光光するのに充
分な古き込み電111E220Vが加わる。
他方、選択された走査電4fiY1上の非選択交点(×
2.Yl、X3.Yl、・・・)の画素にはi℃光しき
い値以下の160Vが加わる。
2.Yl、X3.Yl、・・・)の画素にはi℃光しき
い値以下の160Vが加わる。
なお、選択されたデータ電極x1および非選択データ電
極x2.x3.・・・は220Vおよび160■に引き
上げられるものの、非選択走査電極Y2.Y3.・・・
からみれば、選択されたデータ電gix は+30V
、非選択データ電極X2.X3゜・・・は−30■の状
態のままで、正駆動第3段階からの変化がない。
極x2.x3.・・・は220Vおよび160■に引き
上げられるものの、非選択走査電極Y2.Y3.・・・
からみれば、選択されたデータ電gix は+30V
、非選択データ電極X2.X3゜・・・は−30■の状
態のままで、正駆動第3段階からの変化がない。
こうして選択交点(X、Yl)の画素には+220Vの
出き込みパルスが印加され、この画素が光光する。引き
続き、選択交点(X、、Yl)には逆極正の一220V
の出き込みパルスが次のようにして印加される。
出き込みパルスが印加され、この画素が光光する。引き
続き、選択交点(X、、Yl)には逆極正の一220V
の出き込みパルスが次のようにして印加される。
(負駆引」第1段1viニブリチヤージ)先に述べた正
駆動第1段階と動作が同様であり、走査電極はすべて○
Vになり、一方データ電極はすべて30Vになる。
駆動第1段階と動作が同様であり、走査電極はすべて○
Vになり、一方データ電極はすべて30Vになる。
(負駆動第2段階:選択データ電極の放電)データ側I
C20では第1のMOS l−ランジスタ1−1のみを
オンにし、これにより第2のMOSトランジスタ4−1
を除く他の第2のMOSトランジスタ4−2〜4−nを
オンにする。
C20では第1のMOS l−ランジスタ1−1のみを
オンにし、これにより第2のMOSトランジスタ4−1
を除く他の第2のMOSトランジスタ4−2〜4−nを
オンにする。
また、スイッチS1を開にする。したがって、選択され
たデータ電極X、は第1のMO8I−ランジスタ1−1
を介して接地され、電荷が放電される。
たデータ電極X、は第1のMO8I−ランジスタ1−1
を介して接地され、電荷が放電される。
この結果、選択されたデータ電極X1は○Vになり、ま
た非選択データ電極X2.X3.・・・は開放されて3
0Vを保持する。
た非選択データ電極X2.X3.・・・は開放されて3
0Vを保持する。
(負駆動第3段階ニブ−スト電圧印加)走査側ICl0
では第1のMOSトランジスタ1−1〜1−nをオフに
し、これにより第2のMOSトランジスタ4−1〜4−
nをオンにする。
では第1のMOSトランジスタ1−1〜1−nをオフに
し、これにより第2のMOSトランジスタ4−1〜4−
nをオンにする。
また、スイッチS2を開にする。したがって、各走査電
極Y、、Y2.・・・にはブースト電源13の出力電圧
30Vが第2のMOSトランジスタ4−1〜4−nを介
して加えられる。この結果、非選択データ電極Y2.Y
3.・・・は60Vまで引き上げられ、また選択された
データ電極×1は0■を保持している。なお、走査電極
はすべて30Vに引き上げられているため、走査電極か
らみれば、選択されたデータ電極×1は一30V、また
非選択データ電極X、X3.・・・は+30Vの状態に
ある。
極Y、、Y2.・・・にはブースト電源13の出力電圧
30Vが第2のMOSトランジスタ4−1〜4−nを介
して加えられる。この結果、非選択データ電極Y2.Y
3.・・・は60Vまで引き上げられ、また選択された
データ電極×1は0■を保持している。なお、走査電極
はすべて30Vに引き上げられているため、走査電極か
らみれば、選択されたデータ電極×1は一30V、また
非選択データ電極X、X3.・・・は+30Vの状態に
ある。
(負駆動第4段階:書き込み電圧印加)走査側IC10
では第1のMOS l−ランジスタ1−1のみをオフに
し、これにより第2のMOSトランジスタ4−1のみオ
ンにする。このとき、スイッチS2を間にし、またスイ
ッチS4を開にし、さらにスイッチS5を開にする。し
たがって、選択された走査電極Y1には第2の出き込み
電源15の出力電圧220VがスイッチS4および第2
のMOSトランジスタ4−1を介して加えられる。また
、非選択走査電極Y2.Y3゜・・・は開放される。
では第1のMOS l−ランジスタ1−1のみをオフに
し、これにより第2のMOSトランジスタ4−1のみオ
ンにする。このとき、スイッチS2を間にし、またスイ
ッチS4を開にし、さらにスイッチS5を開にする。し
たがって、選択された走査電極Y1には第2の出き込み
電源15の出力電圧220VがスイッチS4および第2
のMOSトランジスタ4−1を介して加えられる。また
、非選択走査電極Y2.Y3゜・・・は開放される。
ここで、選択された走査電極Y1が220Vに引き上げ
られた状態において、選択されたデータ電極X1は接地
されている。このため、選択交点<X、Yl)の画素に
は発光するのに充分な逆極性の古き込み電圧−220V
が加わる。他方、選択された走査電極Y1上の非選択交
点(×2゜Y 、X 、Yl、・・・)の画素には
光光しきい値以下の逆橿性の一160Vが加わる。
られた状態において、選択されたデータ電極X1は接地
されている。このため、選択交点<X、Yl)の画素に
は発光するのに充分な逆極性の古き込み電圧−220V
が加わる。他方、選択された走査電極Y1上の非選択交
点(×2゜Y 、X 、Yl、・・・)の画素には
光光しきい値以下の逆橿性の一160Vが加わる。
なお、非選択走査電極Y、Y3.・・・からみれば、選
択されたデータ電極×1は一30V、非選択データ電極
X、X3.・・・は+30Vのままで、負駆動第3段階
からの変化がない。
択されたデータ電極×1は一30V、非選択データ電極
X、X3.・・・は+30Vのままで、負駆動第3段階
からの変化がない。
こうして選択交点(X、Yl)の画素には逆極性の一2
20Vの出き込みパルスが印加され、この画素が発光す
る。
20Vの出き込みパルスが印加され、この画素が発光す
る。
さて、第5図から明らかなように、選択交点<X 、
Yl)k:は+220VのQ!き込みパルスおよび逆極
1生の一220Vの書き込みパルスが順次加えられ、こ
れにより該選択交点の画素が発光される。そして、先に
述べた正駆動および負駆動からなる1フレームを繰り返
すと、該選択交点の画素を引き続いて発光さゼることも
できる。なお、他の交点の画素も走査電極およびデータ
電極を適宜に選択して正駆動および負駆動を行うことに
より同様に発光させることができる。
Yl)k:は+220VのQ!き込みパルスおよび逆極
1生の一220Vの書き込みパルスが順次加えられ、こ
れにより該選択交点の画素が発光される。そして、先に
述べた正駆動および負駆動からなる1フレームを繰り返
すと、該選択交点の画素を引き続いて発光さゼることも
できる。なお、他の交点の画素も走査電極およびデータ
電極を適宜に選択して正駆動および負駆動を行うことに
より同様に発光させることができる。
すなわち、EL素子は正駆動および負駆動を一巡するこ
とによりプッシュプル駆動される。このようなプッシュ
プル駆動を行う場合、改めてリフレッシュパルスをEL
素子に加える必要がなく、このためにEL素子はリフレ
ッシュパルスによって電圧−輝特性の劣化を早めたり、
またム命を縮めるようなことがない。一方、走査側IC
10およびデータ側IC20は大電流のリフレッシュパ
ルスを供給する必要がないので、スイッチング素子であ
るMOSトランジスタの負担が小さくて潰む。さらに、
リフレッシュパルスによる走査ffi tおよびデータ
電極の断線を生じることがない。
とによりプッシュプル駆動される。このようなプッシュ
プル駆動を行う場合、改めてリフレッシュパルスをEL
素子に加える必要がなく、このためにEL素子はリフレ
ッシュパルスによって電圧−輝特性の劣化を早めたり、
またム命を縮めるようなことがない。一方、走査側IC
10およびデータ側IC20は大電流のリフレッシュパ
ルスを供給する必要がないので、スイッチング素子であ
るMOSトランジスタの負担が小さくて潰む。さらに、
リフレッシュパルスによる走査ffi tおよびデータ
電極の断線を生じることがない。
また、走査側IC10およびデータ側IC20は、スイ
ッチング素子としてN−chMOSトランジスタを使用
している。このため、このICはP−chMOSトラン
ジスタを使用しているICよりも製造が容易であり、か
つコストが低い。しかも、N−chMOSトランジスタ
はP−chMOSトランジスタよりも電流供給能力が優
れているという利点がある。
ッチング素子としてN−chMOSトランジスタを使用
している。このため、このICはP−chMOSトラン
ジスタを使用しているICよりも製造が容易であり、か
つコストが低い。しかも、N−chMOSトランジスタ
はP−chMOSトランジスタよりも電流供給能力が優
れているという利点がある。
ところで、第1図に示した実施例のICを第2図に示す
ような構成で使用したが、このICを第6図に示すよう
な構成で用いることもできる。
ような構成で使用したが、このICを第6図に示すよう
な構成で用いることもできる。
第6図において、EL表示装置6の走査電極Y1.Y2
.・・・には本実施例のICが接続され、このIcを第
2図と間柱な構成で動作させる。−方、データ電極X
、X 、・・・にはN−chMOS I−ランジス
タT1.T2.・・・のドレンイが接続されるとともに
、り゛イオードアレイD。およびスイッチS1を介して
ブリジャージ電流22が接続される。また、N−chM
OSトランジスタT1.T2.・・・のソースは接地さ
れている。
.・・・には本実施例のICが接続され、このIcを第
2図と間柱な構成で動作させる。−方、データ電極X
、X 、・・・にはN−chMOS I−ランジス
タT1.T2.・・・のドレンイが接続されるとともに
、り゛イオードアレイD。およびスイッチS1を介して
ブリジャージ電流22が接続される。また、N−chM
OSトランジスタT1.T2.・・・のソースは接地さ
れている。
ここで、スイッチS1を閉にすると、データ電極のすべ
てにプリチャージ電源22の出力電圧30vが印加され
る。また、スイッチS1を間にすると、データ電極のす
べてが開放される。このとき、N−chMOSトランジ
スタT1.T2.・・・を選択的にオンにすると、デー
タ電極X、、X2゜・・・が選択的に接地される。した
がって、第4図を参照し、先に述べた正駆動および負駆
動におけるデータ電極の電位の設定はすべて可能である
。すなわち、第6図に示す構成でも、EL表示装置のプ
ッシュプル駆動をなすことができる。なお、N−C11
MO8l−ランジスタT、T2.・・・は図示されない
論理回路によって選択的にオンにされる。
てにプリチャージ電源22の出力電圧30vが印加され
る。また、スイッチS1を間にすると、データ電極のす
べてが開放される。このとき、N−chMOSトランジ
スタT1.T2.・・・を選択的にオンにすると、デー
タ電極X、、X2゜・・・が選択的に接地される。した
がって、第4図を参照し、先に述べた正駆動および負駆
動におけるデータ電極の電位の設定はすべて可能である
。すなわち、第6図に示す構成でも、EL表示装置のプ
ッシュプル駆動をなすことができる。なお、N−C11
MO8l−ランジスタT、T2.・・・は図示されない
論理回路によって選択的にオンにされる。
(弁明の効果)
以上説明したように本弁明に係る駆動用装置は、N −
c h M OS トランジスタのみを用いてEL表示
菰装置各電極を選択的にブルアップおにびプルダウンす
ることができ、もってEL表示装置をプッシュプル駆動
することが可能である。このようにN−chMOSトラ
ンジスタを用いた駆動用装置は、P−chMO3トラン
ジスタを含む装置と比較すると、集積回路として製作す
ることが容易であり、コスト低減に効を奏する。また、
N−chMO8hランジスタはp−chMOSトランジ
スタよりも電力供給能力が優れているという利点がある
。さらに、EL表示装置をプッシュプル駆動する場合、
リフレッシュパルスを必要とせず、リフレッシュパルス
によるEL表示gc置の電圧−輝度特性の劣化および寿
命の短縮、または駆動用装置の故障をJa <ようなこ
とがない。
c h M OS トランジスタのみを用いてEL表示
菰装置各電極を選択的にブルアップおにびプルダウンす
ることができ、もってEL表示装置をプッシュプル駆動
することが可能である。このようにN−chMOSトラ
ンジスタを用いた駆動用装置は、P−chMO3トラン
ジスタを含む装置と比較すると、集積回路として製作す
ることが容易であり、コスト低減に効を奏する。また、
N−chMO8hランジスタはp−chMOSトランジ
スタよりも電力供給能力が優れているという利点がある
。さらに、EL表示装置をプッシュプル駆動する場合、
リフレッシュパルスを必要とせず、リフレッシュパルス
によるEL表示gc置の電圧−輝度特性の劣化および寿
命の短縮、または駆動用装置の故障をJa <ようなこ
とがない。
第1図は本発明に係る駆動用装置の一実施例を示す回路
図、第2図は第1図に示した実施例を用いてEL表示装
置をプッシュプル駆動する回路構成を示す回路図、第3
図は第2図に示した回路の動作手順を説明するために用
いられた図、第4図はプッシュプル駆動時のEL素子の
電位遷移を説明するために用いられた図、第5図はプッ
シュプル駆動時のEL素子に゛加えられる電圧を示づタ
イミングチャート、第6図は第1図に示した実施例を用
いてEL表示装置を駆動する他の回路構成を示すブロッ
ク図、第7図はE1表示装置の構成を示す一部断面図、
第8図はEし表示装置の電圧−輝度特性を示すグラフ、
第9図はEL表示装置を駆動する従来の回路構成を示す
回路図、第1゜図はリフレッシュ駆動時のEL素子に加
えられる電圧を示すタイミングチャート、第11図はE
L表示装置を駆動するための従来のICを例示する回路
図、第12図はEL表示装置を駆動するための従来の他
のICを例示する回路図、第13図はプッシュプル駆動
を行う場合の卜し素子に印加される電圧を示す図である
。 1−1〜1− n−・・第1のN−chMOSトランジ
スタ、2・・・論理回路、3−1〜3−n・・・ダイオ
ード、4−1〜4− n−・・第2のN−chMOSト
ランジスタ、5−1〜5−n・・・抵抗、10・・・走
査側IC111・・・アースライン、12・・・電源ラ
イン、13・・・ブースト電源、14・・・第1のtl
き込み電源、15・・・第2の出き込み電源、16・・
・ダイオード。 20・・・走査側IC121・・・電源ライン、22・
・・プリヂャージ電源、81〜S5・・・スイッチ、(
xl。 Yl・・・)・・・データ電極、(Yl、Y2.・・・
)・・・走査電極。 第5図 第6図 第8図 τフストレート コ已ン 第13図
図、第2図は第1図に示した実施例を用いてEL表示装
置をプッシュプル駆動する回路構成を示す回路図、第3
図は第2図に示した回路の動作手順を説明するために用
いられた図、第4図はプッシュプル駆動時のEL素子の
電位遷移を説明するために用いられた図、第5図はプッ
シュプル駆動時のEL素子に゛加えられる電圧を示づタ
イミングチャート、第6図は第1図に示した実施例を用
いてEL表示装置を駆動する他の回路構成を示すブロッ
ク図、第7図はE1表示装置の構成を示す一部断面図、
第8図はEし表示装置の電圧−輝度特性を示すグラフ、
第9図はEL表示装置を駆動する従来の回路構成を示す
回路図、第1゜図はリフレッシュ駆動時のEL素子に加
えられる電圧を示すタイミングチャート、第11図はE
L表示装置を駆動するための従来のICを例示する回路
図、第12図はEL表示装置を駆動するための従来の他
のICを例示する回路図、第13図はプッシュプル駆動
を行う場合の卜し素子に印加される電圧を示す図である
。 1−1〜1− n−・・第1のN−chMOSトランジ
スタ、2・・・論理回路、3−1〜3−n・・・ダイオ
ード、4−1〜4− n−・・第2のN−chMOSト
ランジスタ、5−1〜5−n・・・抵抗、10・・・走
査側IC111・・・アースライン、12・・・電源ラ
イン、13・・・ブースト電源、14・・・第1のtl
き込み電源、15・・・第2の出き込み電源、16・・
・ダイオード。 20・・・走査側IC121・・・電源ライン、22・
・・プリヂャージ電源、81〜S5・・・スイッチ、(
xl。 Yl・・・)・・・データ電極、(Yl、Y2.・・・
)・・・走査電極。 第5図 第6図 第8図 τフストレート コ已ン 第13図
Claims (1)
- 互いに交差する方向に配列された走査側の電極とデー
タ側の電極間に薄膜EL素子を介設し、前記走査側の各
電極と前記データ側の各電極の電位をそれぞれ選択的に
設定することにより前記薄膜EL素子をプッシュプル駆
動するEL表示装置の駆動用装置において、ゲート側が
ハイレベルにされるとオンとなつて前記電極をプルダウ
ンするための第1のN−chMOSトランジスタ、およ
びこの第1のN−chMOSトランジスタがオフにされ
た場合は該第1のN−chMOSトランジスタに接続さ
れたゲート側がハイレベルにされ、オンとなつて該電極
をブルアップするための第2のN−chMOSトランジ
スタを有する駆動回路を前記走査側およびデータ側のう
ちの少なくとも一方の各電極に設け、これらの駆動回路
の第1のN−chMOSトランジスタをオンおよびオフ
にそれぞれ選択的に切替える論理回路を備えたことを特
徴とするEL表示装置の駆動用装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP455088A JPH01180593A (ja) | 1988-01-12 | 1988-01-12 | El表示装置の駆動用装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP455088A JPH01180593A (ja) | 1988-01-12 | 1988-01-12 | El表示装置の駆動用装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01180593A true JPH01180593A (ja) | 1989-07-18 |
Family
ID=11587159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP455088A Pending JPH01180593A (ja) | 1988-01-12 | 1988-01-12 | El表示装置の駆動用装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01180593A (ja) |
-
1988
- 1988-01-12 JP JP455088A patent/JPH01180593A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4888523A (en) | Driving circuit of thin membrane EL display apparatus | |
US4983885A (en) | Thin film EL display panel drive circuit | |
US20060007215A1 (en) | Display device | |
JPH0634151B2 (ja) | 薄膜el表示装置の駆動回路 | |
JPH0748137B2 (ja) | 薄膜el表示装置の駆動方法 | |
JPS63168998A (ja) | 薄膜el表示装置の駆動回路 | |
JPS6289090A (ja) | Elパネル駆動装置 | |
JPH0634152B2 (ja) | 薄膜el表示装置の駆動回路 | |
US4893060A (en) | Drive circuit for a thin-film electroluminescent display panel | |
JPH047592A (ja) | 表示装置の駆動方法 | |
JPS60247694A (ja) | 薄膜el表示装置の駆動回路 | |
JP2647859B2 (ja) | 薄膜el表示装置 | |
JPH01180593A (ja) | El表示装置の駆動用装置 | |
JPH0634153B2 (ja) | 薄膜el表示装置の駆動回路 | |
JP2728582B2 (ja) | El表示装置の駆動方法 | |
JPH0620318Y2 (ja) | 薄膜el表示装置の駆動回路 | |
JP2618983B2 (ja) | 薄膜el表示装置の駆動方法 | |
JPH0528386B2 (ja) | ||
JPH0748135B2 (ja) | 薄膜el表示装置の駆動回路 | |
JP2628758B2 (ja) | 表示装置 | |
JPH0528385B2 (ja) | ||
JPS62513B2 (ja) | ||
JPH0654414B2 (ja) | 薄膜el表示装置の駆動回路 | |
JPH0654415B2 (ja) | 薄膜el表示装置の駆動回路 | |
JPH01227191A (ja) | 表示駆動方法 |