JPS62142466A - 画情報処理装置 - Google Patents
画情報処理装置Info
- Publication number
- JPS62142466A JPS62142466A JP28359485A JP28359485A JPS62142466A JP S62142466 A JPS62142466 A JP S62142466A JP 28359485 A JP28359485 A JP 28359485A JP 28359485 A JP28359485 A JP 28359485A JP S62142466 A JPS62142466 A JP S62142466A
- Authority
- JP
- Japan
- Prior art keywords
- image information
- information
- input
- section
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Storing Facsimile Image Data (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、出力部の画情報の長さが入力部の画情報の長
さにくらべ長い場合、その差分に相当す２１・−７ る白情報を入力部の画情報に付加する画情報処理装置に
関する。
さにくらべ長い場合、その差分に相当す２１・−７ る白情報を入力部の画情報に付加する画情報処理装置に
関する。
従来の技術
第３図は、従来の画情報処理装置の一例を示す概略ブロ
ック図である。
ック図である。
この画情報処理装置では、Ａ４サイズの画情報入力部２
３を介して入力した画情報ｂ２に画情報制御部２１で白
情報を付加してＢ４ｆイズの画情報出力部２４へ出力し
ている。この場合、Ａ４サイズ入力をＢ４サイズで出力
するために、Ａ４サイズの画情報の両端［１６０ビツト
づつの白情報を付加するようにしている。この方法につ
いて、第４図を参照してさらに説明する。
３を介して入力した画情報ｂ２に画情報制御部２１で白
情報を付加してＢ４ｆイズの画情報出力部２４へ出力し
ている。この場合、Ａ４サイズ入力をＢ４サイズで出力
するために、Ａ４サイズの画情報の両端［１６０ビツト
づつの白情報を付加するようにしている。この方法につ
いて、第４図を参照してさらに説明する。
１ラインがＡ４ｆイズの横の長さに相当する画情報ｂ２
が、入力部２３から画情報制御部２１に入力されると、
画情報制御部２１は入カデ゛−クイネーブルａ２の立下
がりでライトアドレスカクンタ制御信号に２ｉ出力し、
ライトアドレスカウンタ３７の計数動作をスタートさせ
る。ライトアドレスカウンタ３７は計数値に基づいてラ
インメモ３ペーノ リ２２ヘライトアドレス信号ｍ ２ ｆ出力する。又、
画情報制御部２１はこのライトアドレス信号ｍ２に基づ
いて入力画情報ｂ２のライン管理を行ないながらライン
メモリ２２に画情報ｂ２を一旦記憶させる。
が、入力部２３から画情報制御部２１に入力されると、
画情報制御部２１は入カデ゛−クイネーブルａ２の立下
がりでライトアドレスカクンタ制御信号に２ｉ出力し、
ライトアドレスカウンタ３７の計数動作をスタートさせ
る。ライトアドレスカウンタ３７は計数値に基づいてラ
インメモ３ペーノ リ２２ヘライトアドレス信号ｍ ２ ｆ出力する。又、
画情報制御部２１はこのライトアドレス信号ｍ２に基づ
いて入力画情報ｂ２のライン管理を行ないながらライン
メモリ２２に画情報ｂ２を一旦記憶させる。
１ライン分の画情報ｂ２が画情報制御部２１に入力され
ると、画情報制御部２１は出力部２４に対して１ライン
がＢ４サイズの横の長さの画情報の出力を行なわせるた
めに、まず、画情報ｂ２に付加する白情報をカウントす
る１６０ビツト白付加タクンタ（以下、カウンタと略称
する）３５をスタートさせる。これと同時に出力デ゛−
タイネーブルｍ号ｃ２をＨレベルからＬレベルＫして出
力部２４へ出力する。カウンタ３５がカウントオーバー
するとその情報がカウント信号１２として画情報制御部
２１に入力される。これと同時に、Ａ４サイズデーク出
力用力クンタ３６とリードアドレスカウンタ３８に対し
てリードアドレスカウト制御信号１２を出力Ｌカラント
ラはじめさせる。画情報制御部２１はリードアドレスカ
ウンタ３８のカウント値に従ってリードアドレス信号ｎ
２に基づき、ラインメモリ２２から、以前に記憶されて
いた画情報全敗り出して白情報の後に続いて出力させる
。Ａ４サイズの横の長さ分の画情報が出力されると、カ
ウンタ３６がカウントオーバーして、その情報が画情報
制御部２１とカウンタ３５に入力される。そして、画情
報ｂ２に相当し、かつ、画情報制御部２１から出力され
る画情報ｈ２の両端に１６０ビツトの白画情報ｇ２が付
加された状態で画情報１２が形成され、この画情報１２
が出力部２４へ送出される。この場合、画情報１２の１
ライン分の長さは合計でＢ４サイズの長さになる。
ると、画情報制御部２１は出力部２４に対して１ライン
がＢ４サイズの横の長さの画情報の出力を行なわせるた
めに、まず、画情報ｂ２に付加する白情報をカウントす
る１６０ビツト白付加タクンタ（以下、カウンタと略称
する）３５をスタートさせる。これと同時に出力デ゛−
タイネーブルｍ号ｃ２をＨレベルからＬレベルＫして出
力部２４へ出力する。カウンタ３５がカウントオーバー
するとその情報がカウント信号１２として画情報制御部
２１に入力される。これと同時に、Ａ４サイズデーク出
力用力クンタ３６とリードアドレスカウンタ３８に対し
てリードアドレスカウト制御信号１２を出力Ｌカラント
ラはじめさせる。画情報制御部２１はリードアドレスカ
ウンタ３８のカウント値に従ってリードアドレス信号ｎ
２に基づき、ラインメモリ２２から、以前に記憶されて
いた画情報全敗り出して白情報の後に続いて出力させる
。Ａ４サイズの横の長さ分の画情報が出力されると、カ
ウンタ３６がカウントオーバーして、その情報が画情報
制御部２１とカウンタ３５に入力される。そして、画情
報ｂ２に相当し、かつ、画情報制御部２１から出力され
る画情報ｈ２の両端に１６０ビツトの白画情報ｇ２が付
加された状態で画情報１２が形成され、この画情報１２
が出力部２４へ送出される。この場合、画情報１２の１
ライン分の長さは合計でＢ４サイズの長さになる。
このようにして、従来の画情報処理装置では、例えばＡ
４′＋ｊイズの画情報の両端に１６０ビツトの自画情報
を付加して、Ｂ４ｆイズの画情報を生成するようにして
いた。
４′＋ｊイズの画情報の両端に１６０ビツトの自画情報
を付加して、Ｂ４ｆイズの画情報を生成するようにして
いた。
発明が解決しようとする問題点
しかしながら、」二連した従来の画情報処理装置では、
カウンタを用い、このカウンタの計数に対５べ一／゛ 応して白情報を付加するようにしているので、装置が複
雑になるという問題点があった。
カウンタを用い、このカウンタの計数に対５べ一／゛ 応して白情報を付加するようにしているので、装置が複
雑になるという問題点があった。
本発明は、上記問題点に鑑みて為されたもので、簡易な
構成で、白情報を画情報に付加できる画情報処理装置を
提供することを目的とする。
構成で、白情報を画情報に付加できる画情報処理装置を
提供することを目的とする。
問題点を解決するための手段
本発明は、上記目的全達成するために１．入力部から送
出される画情報をアドレスに従って格納し、かつ、アド
レスを指定することによって格納した画情報を取出せる
ようにした記憶手段と、入力部の画情報の１ライン当シ
のビット数にくらべ多いビット数であり、かつ、記憶手
段から取出された画情報を外部回路へ出力する出力部と
を備え、記憶手段が、入力部の画情報の１ライン当りの
ビット数と出力部の画情報の１ライン当りのビット数と
の差分に相当するビット数の白情報をあらかじめ記憶す
るようになっていることを特徴とする。
出される画情報をアドレスに従って格納し、かつ、アド
レスを指定することによって格納した画情報を取出せる
ようにした記憶手段と、入力部の画情報の１ライン当シ
のビット数にくらべ多いビット数であり、かつ、記憶手
段から取出された画情報を外部回路へ出力する出力部と
を備え、記憶手段が、入力部の画情報の１ライン当りの
ビット数と出力部の画情報の１ライン当りのビット数と
の差分に相当するビット数の白情報をあらかじめ記憶す
るようになっていることを特徴とする。
作 用
例えばＡ４サイズの画情報が入力され、Ｂ４サイズの画
情報を出力するような場合、記憶手段に６ページ はあらかじめＡ４サイズの画情報の両端に相当する個所
にそれぞれ１６０ビツトの白情報が記憶される。そして
、出力時には、Ａ４サイズの画情報を挟むようＫしてそ
の両端に１６０ビツトの白情報が出力され、合せてＢ４
＋ｊイズの画情報を得るようにしている。
情報を出力するような場合、記憶手段に６ページ はあらかじめＡ４サイズの画情報の両端に相当する個所
にそれぞれ１６０ビツトの白情報が記憶される。そして
、出力時には、Ａ４サイズの画情報を挟むようＫしてそ
の両端に１６０ビツトの白情報が出力され、合せてＢ４
＋ｊイズの画情報を得るようにしている。
実施例
第１図は、本発明の一実施例の７アクシミＩＪ装ｗを示
す概略ブロック図、第２図は、同ファクシミリ装置の動
作の一例を示すタイミングチャートである。なお、本実
施例では入力画情報がＡ４サイズに相当するビット数で
あり、出力画情報がＢ４サイズに相当するビット数の場
合について説明するが、本発明はこれに限られるもので
はない。
す概略ブロック図、第２図は、同ファクシミリ装置の動
作の一例を示すタイミングチャートである。なお、本実
施例では入力画情報がＡ４サイズに相当するビット数で
あり、出力画情報がＢ４サイズに相当するビット数の場
合について説明するが、本発明はこれに限られるもので
はない。
このファクシミリ装置は、Ａ４サイズの画情報を入力す
る入力部１と、入力部１に入力した画情報を画情報ｄ１
として、後述するアドレスカウンタ３で出力するアドレ
スに従って格納し、かつ、アドレスの指定を受けること
によって該当するアドレスに格納した画情報を取出せる
ようＫしたう７１・−／ インメモリ９ａ、Ｂ４４サイズ情報の出力を行なえ、ラ
インメモリ９から取出された画情報ｄｌ’（Ｈ外部回路
へ出力する出力部１３とを備え、ラインメモＩＪ９に記
憶された画情報ｄ１の両端にそれぞれＢ４サイズとＡ４
サイズ七の差分に相当する１６０ビツトの白情報があら
かじめ格納されるようになっている。又、このファクシ
ミリ装置は制御部１０を備え、入力部１、ラインメモリ
９、出力部１３を制御するようになっている。制仙１部
１０には、ライトアドレスカウンタ３１、リードアドレ
スカウンタ３２から成るアドレスカクンタ３が接続され
ており、制御部１０からアドレスカクンタ制御侶号ｈ１
が出力されるとカウントを開始し、制御部１０へこのカ
クント値をアドレスとしてフィードバックするようにし
である。
る入力部１と、入力部１に入力した画情報を画情報ｄ１
として、後述するアドレスカウンタ３で出力するアドレ
スに従って格納し、かつ、アドレスの指定を受けること
によって該当するアドレスに格納した画情報を取出せる
ようＫしたう７１・−／ インメモリ９ａ、Ｂ４４サイズ情報の出力を行なえ、ラ
インメモリ９から取出された画情報ｄｌ’（Ｈ外部回路
へ出力する出力部１３とを備え、ラインメモＩＪ９に記
憶された画情報ｄ１の両端にそれぞれＢ４サイズとＡ４
サイズ七の差分に相当する１６０ビツトの白情報があら
かじめ格納されるようになっている。又、このファクシ
ミリ装置は制御部１０を備え、入力部１、ラインメモリ
９、出力部１３を制御するようになっている。制仙１部
１０には、ライトアドレスカウンタ３１、リードアドレ
スカウンタ３２から成るアドレスカクンタ３が接続され
ており、制御部１０からアドレスカクンタ制御侶号ｈ１
が出力されるとカウントを開始し、制御部１０へこのカ
クント値をアドレスとしてフィードバックするようにし
である。
以上のように構成されたファクシミリ装置の動作につい
て以下説明する。
て以下説明する。
制御部１０はラインメモリ９に入カデ〒りを書込む前に
ラインメモリ９をクリアイネーブルａ１に対応して白デ
ータｂ１′ｆｆ：書込むことによってクリアする。
ラインメモリ９をクリアイネーブルａ１に対応して白デ
ータｂ１′ｆｆ：書込むことによってクリアする。
次に、入力部１からラインメモリ９にＡ４サイズの１ラ
イン分の画情報ｄ１が書き込まれる。この画情報ｄ１の
ライン（１７２８ビツト）分の書き込みに当り、制御部
１０からライトアドレス力ウンク３１ヘプリセット設定
信号１１（本実施例では、この値は１６０に設定してい
る）が送出される。これに応じてライトアドレスカウン
タ３１から田方されるアドレス信号によって、ｆｌＩａ
１部１０は、画情報ｄｌｉ人カデ゛−クイネーブルｃ１
に従ってラインメモリ９にアドレス１６０より書込捷せ
ていく。この様にして画情報ｄ１の両端に１６０ビツト
づつの白情報があらかじめ記憶される。
イン分の画情報ｄ１が書き込まれる。この画情報ｄ１の
ライン（１７２８ビツト）分の書き込みに当り、制御部
１０からライトアドレス力ウンク３１ヘプリセット設定
信号１１（本実施例では、この値は１６０に設定してい
る）が送出される。これに応じてライトアドレスカウン
タ３１から田方されるアドレス信号によって、ｆｌＩａ
１部１０は、画情報ｄｌｉ人カデ゛−クイネーブルｃ１
に従ってラインメモリ９にアドレス１６０より書込捷せ
ていく。この様にして画情報ｄ１の両端に１６０ビツト
づつの白情報があらかじめ記憶される。
次に、ラインメモリ９に書き込″Ｔ！れた画情報ｄ１を
出力部１３に出力する時は、あらかじめリードアドレス
カウンタ３２ ｉ ０ Ｋ設定しておく。
出力部１３に出力する時は、あらかじめリードアドレス
カウンタ３２ ｉ ０ Ｋ設定しておく。
つまり、ラインメモリ９のアドレスＯより始まって順次
画情報ｆｌｉ出力出力デク−タイネーブルに従って出力
部１３へ出力する。なお、第２図に示９ ベーン すように画情報ｆ１には画情報ｄ１を示す画情報２００
と画情報２００の両端に付加されるそれぞれ１６０ピツ
トの白情報１００とが含まれている。
画情報ｆｌｉ出力出力デク−タイネーブルに従って出力
部１３へ出力する。なお、第２図に示９ ベーン すように画情報ｆ１には画情報ｄ１を示す画情報２００
と画情報２００の両端に付加されるそれぞれ１６０ピツ
トの白情報１００とが含まれている。
そして、リードアドレスカウンタ３２のカウントアツプ
信号によって出力データイネーブル０１をＨレベルにす
る。
信号によって出力データイネーブル０１をＨレベルにす
る。
つまり、ラインメモリ９は最初の初期設定の時点でクリ
アされるので全て白情報でうまっている。
アされるので全て白情報でうまっている。
ここに、ライトアドレスカウンタ３１のプリセット値（
本実施例では、この値は１６０Ｋｉ定される。）によっ
てラインメモリ９に入力した１ライン分に相当する画情
報を書き込む。そして、ラインメモリ９の先頭からＢ４
サイズの画情報の１ライン分に相当する２０４８ビツト
のデータを読んでいくと、第２図に示すような画情報ｆ
１が出力部１３から出力される。即ち、画情報ｆ１は両
端に１６０ビツトの白情報を含む２０４８ビツトの画情
報となっている。
本実施例では、この値は１６０Ｋｉ定される。）によっ
てラインメモリ９に入力した１ライン分に相当する画情
報を書き込む。そして、ラインメモリ９の先頭からＢ４
サイズの画情報の１ライン分に相当する２０４８ビツト
のデータを読んでいくと、第２図に示すような画情報ｆ
１が出力部１３から出力される。即ち、画情報ｆ１は両
端に１６０ビツトの白情報を含む２０４８ビツトの画情
報となっている。
発明の効果
以上の説明から明らかなように、本発明によれ１０ヘー
。
。
げ、あらかじめ白情報でラインメモリを満たしておくこ
とによりライトアドレスカウンタのプリセット値を設定
して、ラインメモリに画情報を入力するので、簡易な構
成で、画情報に白情報を付加して出力することができる
。
とによりライトアドレスカウンタのプリセット値を設定
して、ラインメモリに画情報を入力するので、簡易な構
成で、画情報に白情報を付加して出力することができる
。
第１図は本発明の一実施例のファクシミリ装置を示す概
略ブロック図、第２図は同ファクシミリ装置の動作例を
示すタイミングチャート、第３図は従来の画情報処理装
置の一例を示す概略ブロック図、第４図は同画情報処理
装置の動作例を示すタイミングチャートである。 １・・・・・・入力部、３・・・・・・アドレスカクン
タ、９・・・・・・ラインメモリ、１０・・・・・制御
部、１３・・・・・・出力部。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図 １ＵＵ 第３図
略ブロック図、第２図は同ファクシミリ装置の動作例を
示すタイミングチャート、第３図は従来の画情報処理装
置の一例を示す概略ブロック図、第４図は同画情報処理
装置の動作例を示すタイミングチャートである。 １・・・・・・入力部、３・・・・・・アドレスカクン
タ、９・・・・・・ラインメモリ、１０・・・・・制御
部、１３・・・・・・出力部。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図 １ＵＵ 第３図
Claims (1)
- 画情報を入力する入力部と、この入力部に入力した画
情報をアドレスに従って格納し、かつ、アドレスを指定
することによって格納した画情報を取出せるようにした
記憶手段と、前記入力部の画情報の１ライン当りのビッ
ト数にくらべ多いビット数であり、かつ、前記記憶手段
から取出された画情報を外部回路へ出力する出力部とを
備え、前記記憶手段が、前記入力部の画情報の１ライン
当りのビット数と前記出力部の画情報の１ライン当りの
ビット数との差分に相当するビット数の白情報があらか
じめ記憶されるようになっていることを特徴とする画情
報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60283594A JPH0646766B2 (ja) | 1985-12-17 | 1985-12-17 | 画情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60283594A JPH0646766B2 (ja) | 1985-12-17 | 1985-12-17 | 画情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62142466A true JPS62142466A (ja) | 1987-06-25 |
| JPH0646766B2 JPH0646766B2 (ja) | 1994-06-15 |
Family
ID=17667523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60283594A Expired - Lifetime JPH0646766B2 (ja) | 1985-12-17 | 1985-12-17 | 画情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646766B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62183666A (ja) * | 1986-02-07 | 1987-08-12 | Canon Inc | フアクシミリ装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5442923A (en) * | 1977-09-12 | 1979-04-05 | Ricoh Co Ltd | Buffer control system |
| JPS5961359A (ja) * | 1982-09-30 | 1984-04-07 | Toshiba Corp | ラインバツフア制御装置 |
-
1985
- 1985-12-17 JP JP60283594A patent/JPH0646766B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5442923A (en) * | 1977-09-12 | 1979-04-05 | Ricoh Co Ltd | Buffer control system |
| JPS5961359A (ja) * | 1982-09-30 | 1984-04-07 | Toshiba Corp | ラインバツフア制御装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62183666A (ja) * | 1986-02-07 | 1987-08-12 | Canon Inc | フアクシミリ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0646766B2 (ja) | 1994-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6041769B2 (ja) | アドレス指定方式 | |
| JPS62142466A (ja) | 画情報処理装置 | |
| US5787240A (en) | Printer control apparatus converting video data from an external host to video data for a printer | |
| JPH0540698A (ja) | 主記憶ページ管理方式 | |
| JPS59139765A (ja) | 画像メモリの制御方式 | |
| JPS6362083A (ja) | 射影デ−タ生成方式 | |
| JPS603035A (ja) | 記憶装置 | |
| JPH0481380B2 (ja) | ||
| JPH0563959A (ja) | 画像処理方法および装置 | |
| JPH066548A (ja) | 頁メモリのアクセス制御装置 | |
| JPS6067990A (ja) | 密度変換機能を有する画情報処理装置 | |
| JPH06266612A (ja) | Ｄｍａコントローラ | |
| JP3036112B2 (ja) | 多画面表示装置 | |
| JPH082756Y2 (ja) | 画像処理装置 | |
| JPS6051748B2 (ja) | メモリ書き込み方式 | |
| JP2969645B2 (ja) | タイムスロット入替回路 | |
| JP3166323B2 (ja) | 画像処理装置 | |
| KR900006716Y1 (ko) | 화상정보메모리 제어회로 | |
| JPS6319858Y2 (ja) | ||
| JPH04291572A (ja) | ビデオページプリンタのページメモリ管理装置 | |
| JPS62216077A (ja) | アドレス発生器 | |
| JPS61246848A (ja) | 動作履歴記憶回路 | |
| JPS59172881A (ja) | 画像情報処理方式 | |
| JPS5851371A (ja) | 帳票処理方式 | |
| JPS59211147A (ja) | スキヤンアドレス生成方式 |