JPS62141969A - スイツチングレギユレ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、スイッタチングレギュレータに関し、特に
スイッチングレギュレータの出力端子に接続された負荷
が、極端な軽負荷、若しくは無負荷の場合にも出力電流
を一定に保持することができるスイッチングレギュレー
タに係わる。

［１に来の技術］ スイッチングレギュレータの一般的な回路例を第３図に
示す。

１）図において、直流電源■。、。は、図示を略した交
流入力を整流して直流とした電源である。この直流電源
■。、ｎに接続されたパルストランスＴおよび主スイッ
チング素子Ｑからなる回路により、パルストランス′ｒ
の二次側に、高周波の交流を生成する。

そして、この交流を整流回路Ｓ、平滑回路Ｈを通して出
力端子ａ、ｂ間に所定の定電圧、定電流の直流出力Ｖ。

を得る。

ところで、上記の主スイッチング素子Ｑは、高速スイッ
チング動作させるので、一般にＭＯＳ−ＦＥＴが使用さ
れる。上記の主スイッチング素子Ｑの制御電極には、発
振回路Ｘ、ＰＷＭ回路Ｙ、およびパルス幅増幅回路Ｚが
直列に接続されている。

また、前記整流回路Ｓと平滑回路１４との間には、サン
プリング回ｉｆが接続されている。このサンプリング回
路■は、出力端子ａ、ｂ問に接続される負荷の変動によ
り直流出力電圧が変化したときに、前記サンプリング回
ｎｌ内で設定された基準電圧と比較し、たとえば、その
基準電圧よりも高い場合に、フォトカブラを形成する前
記サンプリング回路ｌ内に設けた発光ダイオードが発光
するように構成されている。

そして、ＰＷＭ回路Ｙ内に設けた前記発光ダイオードと
対を成すフォトカブラのフォトトランジシスタが、前記
発光ダイオードからの光信号を受けて導通し、発振回路
Ｘからのパルス幅を変化させたパルス信号を、主スイッ
チング素子Ｑに供給し、この主スイッチング素子Ｑのオ
ン時間を調整して、定電圧、定電流の直流出力■。を、
出力端子ａ、ｂ間に得るようにしている。

次に、上記の発振回路Ｘ、およびＰＷＭ回路回路具体的
な回路例を第４図に示す。

上記発振回路Ｘは、Ｃ−ＭＯＳ−ＩＣから成るＩＣ，、
Ｉｃ２と、抵抗Ｒ４，Ｒ，、およびコンデンサＣ２から
成り、この発振回路Ｘは数百Ｋｌ（ｚて動作し、かつ、
前記発振回路Ｘの出力は、次段のＰＷＭ回路回路部分回
路に人力されるように構成しである。

すなわち、ＰＷＭ回路回路部Ｃ−ＭＯＳ−ＩＣからなる
Ｉｃ３と、コンデンサＣ０と、このコンデンサＣ１に接
続された微分抵抗Ｒ１と、この微分抵抗Ｒ１に並列に接
続された前記フォトカブラのフォトダイオードと対を成
すフォトトランジスタＬ］゛□、および抵抗Ｒ２とから
成り、このＰＷＭ回路回路部記発振回路Ｘの出力が入力
されるものである。

上記の構成において、いま、たとえは、出力端子ａ、ｂ
開の直流出力電圧が、サンプリング回路１０基準電圧よ
りも高くなったとすると、サンプリング回路Ｉに内蔵さ
れたフォトダイオードが発光し、その光信号をＰＷＭ回
路回路部ォトトランジスタＬ　Ｔ　Ｒに送出する。

この光信号により、フォトトランジスタＬＴＲか導通し
、微分抵抗Ｒ，の抵抗値を下げる結果、コンデンサＣ２
と微分抵抗Ｒ８で形成される微分回路の放電時定数か小
さくなる　。この様子を第５図に示す。

すなわち、第５図（ａ）は、微分抵抗Ｒ１の両端電圧の
時間経過に伴う波形変化の状態を示し、出力端子ａ、ｂ
間に接続される負荷が、軽負Ｕ、若しくは無負荷の場合
の微分抵抗Ｒ１の両端電圧の電圧波形を点線で示してい
る。また、実線の波形は、最大負荷時の微分抵抗Ｒ１の
両端電圧の電圧波形を示している。

第５図（ｂ）は、Ｃ−ＭＯＳ−１ｃであるＩｃの出力電
圧波形を示す。

この図（ｂ）ては、前記ＩＣ３のスレッシュホールド電
圧（Ｖｔ、ｂ）は、安定動作の理由から制御回路の電源
電圧（Ｖｏｏ）の１／２になるように設定されているの
で、ＩＣ３の出力電圧波形は、実線で示す最大負荷時よ
りも破線で示す軽負荷、若しくは東負何時の方が出力パ
ルス幅が広くなることを示している。

第５図（Ｃ）は、主スイッチング素子Ｑ、ここでは、Ｍ
ＯＳ−ＦＥＴのゲート−ソース間に加わる電圧波バ３を
示し、最大負荷時には、実線で示すようにゲートに加え
るパルスのパルス幅を広く、逆に軽負荷、若しくは無負
荷の時には、点線で示すようにそのパルス幅を狭くし、
直流出力か一定になるように作用する。

［発明が解決しようとする問題点］ 従来のスーイッチンクレキュレータは、ＰＷＭ回路）′
に、Ｃ−ＭＯＳ−Ｉ　ＣであるＩＣ，、を（重用し　、
このＩＣ３のスレッシュホールド電圧（Ｖ　Ｌ　ｈ）か
、電源電圧（ＶＯＯ）のほぼ１／２になるという性質を
利用したものであるため、フォトカブラを構成するフォ
トトランジスタＬＴ、、、のコレクターエミッタ間の等
価抵抗が大幅に下かっても、とうしても微分抵抗Ｒ１の
両端電圧が、前記のＩＣ８のスレッシュホールド電圧（
ｖ　ｔ　ｈ）以上になる間開が残ってしまう。そのため
、出力パルス幅、すなわち、主スイッチング素子Ｑのオ
ン期間を、一定値以下に短縮することかできず、その結
果、直流出力電圧が上昇してしまうという問題点があっ
た。

［発明の目的］ この発明は、上記のような問題点を解決するためになさ
れたもので、極端な軽負荷、若しくは無負荷の場合にも
、直流出力電圧を一定に維持することかできろスイッチ
ングレギレータを得ることを目的とする。

［問題点を解決するための手段］ この発明に係るスイッチングレギレータは、発振回路の
出力側と、ＰＷＭ回路の入力側との間に、出力パルス幅
絞り込み用抵抗を接続したものである。

［作用コ この発明のスイッチングレギレータにおいては、前記出
力パルス幅絞り込み用抵抗により、スイッチングレキュ
レータに接続される負荷が、極端な軽負荷、若しくは無
負荷の場合には、前記ＰＷＭ回路から出力されるパルス
幅を零近傍、若しくは零まで絞り込み、主スイッチング
素子Ｑのオン期間を、一定値以下に短縮し、直流出力電
圧を一定値にするように作用する。

［実施例］ 以下に、この発明の一実施例を、第１図および第２図を
参照して説明する。

第１図は、この発明のスイッチングレギレータに使用さ
れる発振回路ＸとＰＷＭ回′＃ｊＹの構成例を示し、従
来のスイッチングレギレータに使用されるものと、回路
構成要素は同一であるが、この発明では、上記発振回路
Ｘの出力側と、ＰＷＭ回路Ｙの入力側との間に、出力パ
ルス幅絞り込み用抵抗Ｒ０を接続している点が異なって
いる。

上記出力パルス幅絞り込み用抵抗Ｒ０の挿入により、Ｉ
）〜ＶＭ回路Ｙのフォトカブラを構成するフォ１−　）
ランシスタＬＴＲに、コレクタ電流が流れない状態にお
ける微分抵抗Ｒ，の両端電圧のピーク値に比較し、前記
フォトトランジスタＬＴ、が、はぼ飽和状態に状態にあ
る時の微分抵抗Ｒ１の両端電圧のピーク値を、十分低く
、かつ、Ｃ−ＭＯＳ　−Ｉ　ＣであるＩＣ３のスレッシ
ュホールド電圧（ＶｔＬｔ）以下にすることか可能とな
る。

上記により、王スイッチング素子Ｑのオン期間を、原理
１−１零まで絞り込むことかでき、スイッチンクレキレ
ータの出力端子ａ、ｂに接続されろ負荷か軽ｔ１荷、若
しくは無負随時であっても、直流出力電圧を一定に紺［
、νずろことかできる。

ざらに、この発明の詳細を、以Ｆの計算式を参１１ζイ
して述へろ。

まず、微分抵抗Ｒ１、フォトトランジスタ１−Ｔ３、ｊ
６よひこのフォトトランジスタＬ　’ｒ、、に接続され
た抵抗１マ、かりなる回路の合成抵抗を、Ｆ＜　ｄ：　
＋＋１とすると、 Ｒ１・　（Ｒｃ［：＋　Ｒ２） Ｒ，、、、，１＝□・　・　・　・　・■Ｒ＋　＋　Ｒ
ｃｃ＋　Ｒ２ となる。

ここて、Ｒｃｃ：フォトトランジスタＬＴＲの等価抵抗
とする。

つぎに、微分抵抗Ｒ１の両端に発生する電圧のピーク値
をＶＲｄｉ＋ｊ−Ｐ’とすると、■Ｒｄ、１．２１は、
上記０式のＲｄ；＋＋１の値を代入して次式より求まる
。　　　　　　　　Ｒ４，目ｌ ■Ｒ＋１ｉｆｌ−ｐ　’　”　　　　　　　　　　　　
’　”■Ｒｄ；＋＋　１　＋　Ｒｏ＋　Ｒ１（２ここて
、ＲＩＣ２；ＩＣ２の出力インピーダンスとする。

したかって、直流出力の誤差電流が、サンプリング回路
ｌのフォトカブララのフォトダイオードに流れ、その結
果、ＰＷＩＩＶ／１回路ＹのフォトトランジスタＬ′「
３０等価抵抗Ｒｃｃが低下すると、前記合成抵抗Ｒｄｉ
１１か低下し、微分抵抗Ｒ１の両端電圧のピーク値■Ｒ
ｄ　ｉ　Ｉ　１−１１か低下することとなる。

一方、従来のスイッチンクレキレータでは、出力パルス
幅絞り込み用抵抗Ｒ９かなく、しかもｌＣ２の出力イン
ピーダンスＲＩＣ２が比較的小さいために、微分抵抗Ｒ
１の両端電圧のピーク値ＶＲｄ、１ｌ−Ｉ）１の低下か
少なく、ＩＣ３のスレッシュホールド電圧（Ｖｔｈ）以
下にならない。

次に、フォトトランジスタＬＴＲが飽和状態にある時、
前記合成抵抗Ｒｄ、、、２は、近似的に次式により求め
られる。

Ｒ１・Ｒ２ Ｒｄ　ｉ　ｊ　１２　”□・・・・■ Ｒｌ　＋　Ｒ２ そして、この時の微分抵抗Ｒ１のピーク値■Ｒｄ。

１１−．２は、■式の結果を利用して、次式より求めら
れる。

Ｒｄ＋１２ Ｖ　Ｒｄ　ｉ　ｊ　ｊ　−ｐ　２　”　□・ＶＤＤＲａ
ｚ＋２　＋　Ｒｏ＋　ＲＩＣ２ ・・・・■ 以」二の０〜０式から以下の関係が成立する。

ＶＲｄ、１ｌ−ｐ２　＜　Ｖい＜　Ｖ　Ｒｄ；　＋　＋
　−ｐ　’　・・・・■上記の０式の関係を維持するこ
とによって、定格負荷から軽負荷、若しくは無負荷時ま
で、直流出力をほぼ一定に維持することができる。　す
なわち、具体的には、出力パルス幅絞り込み用抵抗Ｒ０
の値を、上記０式の関係を満足するような範囲に定めれ
ば良いことになる。

なお、最大負荷時にも直流出力電圧を一定に保つために
は、フォトトランジスタＬＴＲにコレクタ電流が流れな
い状態において、主スイッチング素子Ｑの最大オン時間
付近で、微分抵抗Ｒ１の両端電圧が、ＩＣ３のスレッシ
ュボールド電圧■い程度になるように、前記出力パルス
幅絞り込み用抵抗Ｒ０、コンデンサＣ２、および微分抵
抗Ｒ１の定数を選ぶ必要があることは言うまでもない。

次に、第２図（ａ）〜（Ｃ）に、従来のスイッチングレ
ギレータの各部の動１作波形を示す第５図（ａ）〜（Ｃ
）に対応するこの発明におけるスイッチングレギレータ
の各部の動作波形を示す。

同図から明らかのように、スイッチングレギレータの出
力端子ａ、ｂに接続される負荷が、軽負荷、無負荷時に
おいては、前記出力パルス幅絞り込み用抵抗Ｒ６によっ
て、ＰＷＭ回路Ｙから出力されろパルス幅を零近傍、若
しくは零まで絞り込み、主スイッチング素子Ｑのオン１
！月間を、一定値以下に短縮し、直流出力電圧が一定値
になるように作用するものである。

［発明の効果コ 以上のように、この発明に係るスイッチングレギレータ
は、その内部回路としの発振回路と、ＰＷＭ回路との間
に出力パルス幅絞り込み用抵抗を挿入する構成としたの
で、極端な軽負荷、若しくは無負荷の場合にも、直流出
力電圧を一定に維持することかできるなと優れた効果を
奏する。

【図面の簡単な説明】

第１図は、この発明の一実１＋’ｔ！例を示すスイッヂ
ンクレギレータにおける発振回路とＰ　Ｗ　Ｍ’回路と
の回路構成図、第２図は、上記ＰＷＭ回路の微分抵抗の
両端電圧、Ｃ−ＭＯＳ−ＩＣの出力電圧、および上記Ｐ
ＷＭ回路からの出力を受けろ主スイッチング素子のゲー
ト−ソース間電圧のそれぞれの変化の状態を示す波形図
、第３図は、スイッチングレギレータの全体の概略構成
を示すブロック回路図、第４図は、従来のスイッチング
レギレータにおける発振回路とＰＷＭ回路との回路構成
図、第５図は、上記従来のＰＷＭ回路の微分抵抗の両端
電圧、Ｃ−ＭＯＳ−ＩＣの出力電圧、および上記ＰＷＭ
回路からの出力を受けろ主スイッチング素子のケート−
ソース間電圧のそれぞれの変化の状態を示す波形図であ
る。 図において、Ｘ・・・発振回路、Ｙ・・・Ｐ　ＷＭ回路
、Ｒｏ・・・出力パルス幅絞り込み用抵抗、Ｃ１・・・
コンデンサ、Ｒ，・・・微分抵抗、ＩＣ３・・・Ｃ−Ｍ
ＯＳ−［（”、、（１・・・主スイッチング素子である
。 なお、各図中、同一符号は、同一または相当部分を示す
。

Claims (1)

【特許請求の範囲】
1. 直流電源からの直流を、パルストランスの一次側に接続
   した主スイッチング素子に供給し、この主スイッチング
   素子のオン、オフ動作により、前記パルストランスの二
   次側に交流を発生させ、この交流を整流して直流出力を
   得る変換手段と、前記主スイッチング素子の制御電極に
   は、発振回路およびＰＷＭ回路が接続され、前記変換手
   段による直流出力の電圧をサンプリングして、前記ＰＷ
   Ｍ回路に帰還し、前記主スイッチング素子のオン、オフ
   時間を制御し、前記直流出力を一定にするレギュレート
   手段とを有するスイッチングレギュレータにおいて、前
   記スイッチングレギュレータに接続される負荷が、極端
   な軽負荷、若しくは無負荷の場合に、前記ＰＷＭ回路か
   ら出力されるパルス幅を零近傍、若しくは零まで絞り込
   むために、前記発振回路の出力側と、前記ＰＷＭ回路の
   入力側との間に、出力パルス幅絞り込み用抵抗を接続し
   たことを特徴とするスイッチングレギュレータ。