JP2000278944A - スイッチング電源装置 - Google Patents

Abstract

(57)【要約】 【課題】 軽負荷の場合でも出力電圧に大きなリップル
を生じないようにする。 【解決手段】 負荷が軽くなって直流出力電圧が上昇す
ると、オン時間制限回路22によりトランジスタＱ１が強
制的にオフ状態となり、ＭＯＳ型ＦＥＴ１のオン時間に
制限が加わる。つまり、負荷が軽い程、ＭＯＳ型ＦＥＴ
１のオン時間は短くなり、負荷に送り出されるエネルギ
ーも小さくなる。よって、軽負荷時に無安定マルチバイ
ブレータ３の発振周波数が著しく低下することはなく、
出力電圧のリップルも大幅に改善できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、無安定マルチバイ
ブレータに接続した可変電流源の電流値を直流出力電圧
に応じて可変することで、スイッチング素子のオフ時間
を変化させて直流出力電圧の安定化を図るスイッチング
電源装置に関する。

【０００２】

【発明が解決しようとする課題】従来、無安定マルチバ
イブレータを有する発振回路を、例えばＤＣ−ＤＣコン
バータなどのスイッチング電源装置におけるスイッチン
グ素子の駆動回路として用いた場合は、発振周波数が固
定で、スイッチング素子のデューティー比（１周期に対
するオン時間の比）が固定されるため、ＤＣ−ＤＣコン
バータの出力電圧を負帰還により安定化させることが困
難であった。これに対して、無安定マルチバイブレータ
の動作電流を可変して、発振周波数を変化させる電流制
御型の可変発振回路を用い、ＤＣ−ＤＣコンバータの出
力電圧を負帰還により安定化させるものが、例えば図５
に示すように知られている。

【０００３】この図５において、101はフライバック型
のＤＣ−ＤＣコンバータのスイッチング素子を構成する
ＭＯＳ型ＦＥＴ，102はＭＯＳ型ＦＥＴ101のゲートにド
ライブ信号を供給する可変発振回路を備えた駆動回路で
ある。駆動回路102は、前記ドライブ信号のオン時間お
よびオフ時間を決定するための無安定マルチバイブレー
タ103と、無安定マルチバイブレータ103からの発振出力
をＭＯＳ型ＦＥＴ101がスイッチング動作するのに必要
なドライブ信号に変換するバッファ104とにより構成さ
れる。無安定マルチバイブレータ103は、交互にオン・
オフする一対のＮＰＮ型トランジスタＱ１，Ｑ２と、ト
ランジスタＱ１のコレクタに一端を接続し、他方のトラ
ンジスタＱ２のベースに他端を接続したコンデンサＣ１
と、トランジスタＱ２のコレクタに一端を接続し、トラ
ンジスタＱ１のベースに他端を接続したコンデンサＣ２
と、入力端子＋ＶＩラインとトランジスタＱ１のコレク
タ間に接続される抵抗Ｒ１と、入力端子＋ＶＩラインと
トランジスタＱ２のベース間に接続される抵抗Ｒ３と、
入力端子＋ＶＩラインとトランジスタＱ２のコレクタ間
に接続される抵抗Ｒ４とにより構成される。また、トラ
ンジスタＱ１，Ｑ２のエミッタはいずれも出力端子−Ｖ
Ｉと共に接地され、トランジスタＱ２のコレクタ電圧を
無安定マルチバイブレータ103の発振出力としている。
入力端子＋ＶＩラインとトランジスタＱ１のベース間に
は、ＤＣ−ＤＣコンバータの出力電圧に応じてその電流
値が可変する帰還回路としての可変電流源105が接続さ
れる。この可変電流源105は、トランジスタＱ１のベー
スにコレクタを接続したＰＮＰ型トランジスタＱ３と、
入力端子＋ＶＩのラインとトランジスタＱ３のエミッタ
間に接続した抵抗Ｒ２とにより構成される。

【０００４】前記ＭＯＳ型ＦＥＴ101はトランス111の一
次巻線111Ａと直列回路をなし、入力端子＋ＶＩ，−Ｖ
Ｉ間に接続される。そして、ＭＯＳ型ＦＥＴ101をスイ
ッチングすることにより、前記入力端子＋ＶＩ，−ＶＩ
間の直流入力電圧が、トランス111の一次巻線111Ａに断
続的に供給され、トランス111の二次巻線111Ｂに誘起さ
れた電圧が、ダイオードＤ１およびコンデンサＣ３によ
り整流平滑されることで、負荷（図示せず）を接続する
出力端子＋ＶＯ，−ＶＯに直流出力電圧が供給されるよ
うになっている。また112は、出力端子＋ＶＯ，−ＶＯ
間の直流出力電圧の安定化を図るために、直流出力電圧
の変動を検出して、その検出結果を前記可変電流源105
に供給する出力電圧検出回路である。

【０００５】そして、抵抗Ｒ１，可変電流源105，コン
デンサＣ１，Ｃ２の各値によって定められた繰返し周期
で、無安定マルチバイブレータ103のトランジスタＱ
１，Ｑ２を交互にオン・オフすることにより、トランジ
スタＱ２のコレクタ電圧がバッファ104を介してＭＯＳ
型ＦＥＴ101のゲートにドライブ信号として供給され
る。このとき、ＭＯＳ型ＦＥＴ101のオン時間は、抵抗
Ｒ２とコンデンサＣ２に依存して固定しているが、ＭＯ
Ｓ型ＦＥＴ101のオフ時間は、可変電流源105とコンデン
サＣ１に依存しているため、出力電圧の変動に伴って可
変電流源105の電流値が変化すると、このＭＯＳ型ＦＥ
Ｔ101のオフ時間ひいては発振周波数も変化する。これ
により、出力電圧が上昇したときには、可変電流源105
の電流値を減少させてＭＯＳ型ＦＥＴ101のオフ時間を
長くし、出力電圧が低下したときには、可変電流源105
の電流値を増加させてＭＯＳ型ＦＥＴ101のオフ時間を
短くすることで、出力電圧を負帰還により安定化させる
ことが可能になる。

【０００６】次に、図６の波形図を参照しつつ、図５に
示す回路の動作を説明する。なお、この図６において、
上段の実線Ｖb1はトランジスタＱ１のベース電圧，上段
の破線Ｖc1はトランジスタＱ１のコレクタ電圧であり、
下段の実線Ｖb2はトランジスタＱ２のベース電圧，下段
の破線Ｖc2はトランジスタＱ２のコレクタ電圧を示して
いる。

【０００７】図６に示すトランジスタＱ１，Ｑ２の各部
の波形からも理解できるように、無安定マルチバイブレ
ータ103は、トランジスタＱ１，Ｑ２が交互にオン，オ
フを繰り返すことで発振している。そして、トランジス
タＱ２のコレクタ電圧Ｖc2が発振出力としてバッファ10
4に入力され、このバッファ104からＭＯＳ型ＦＥＴ101
をスイッチング動作するためのドライブ信号が、ＭＯＳ
型ＦＥＴ101のゲートに供給される。また、出力端子＋
ＶＯ，−ＶＯ間の直流出力電圧は、出力電圧検出回路11
2により検出電圧としてトランジスタＱ３のコレクタ電
流ＩC3に帰還され、直流出力電圧の安定化を図ってい
る。ここで、図６の符号Ｂ１に示すトランジスタＱ１が
オフしているときのベース電圧Ｖb1の傾きは、次の数１
にて表わせる。

【０００８】

【数１】

【０００９】上記数１において、Ｃ２はコンデンサＣ２
の静電容量である。したがって、入力電圧をＶＩとした
ときに、トランジスタＱ１のベース電圧Ｖb1の最低電圧
が理想的に−（ＶＩ−Ｖｂ1）とすれば、トランジスタ
Ｑ１のオフ時間ひいてはＭＯＳ型ＦＥＴ１のオフ時間to
ffは、次の数２にて表わすことができ、このオフ時間to
ffはトランジスタＱ３のコレクタ電流ＩC3によって制御
される。

【００１０】

【数２】

【００１１】ここで、抵抗Ｒ3を流れる電流をＩr3とし
た場合に、入力電圧ＶＩが一定であれば、トランジスタ
Ｑ２のオフ期間におけるコンデンサＣ１の充電電流の平
均値Avg（Ｉr3）は一定となり、次の数３にて表わすこ
とができる。したがって、トランジスタＱ２は一定のオ
フ期間を形成することになり、ＭＯＳ型ＦＥＴ101のオ
ン時間は固定される。

【００１２】

【数３】

【００１３】したがって、トランジスタＱ２は一定のオ
フ期間を形成することになり、ＭＯＳ型ＦＥＴ101のオ
ン時間tonは、次の数４に示すように固定される。

【００１４】

【数４】

【００１５】ところで、上記回路構成では、ＭＯＳ型Ｆ
ＥＴ101のオン時間が固定されているため、出力端子＋
ＶＯ，−ＶＯ間の負荷がどんなに軽い状態でも、トラン
ス111には一定のエネルギーが蓄えられる。加えて、軽
負荷の場合には、無安定マルチバイブレータ３が出力電
圧を下げるために、ＭＯＳ型ＦＥＴ１のオフ時間を長く
するので、無安定マルチバイブレータ３は発振周波数が
大きく低下し、出力端子＋ＶＯ，−ＶＯ間に大きなリッ
プル電圧が生じる。

【００１６】そこで、本発明は上記問題点を解決して、
軽負荷の場合でも出力電圧に大きなリップルを生じない
スイッチング電源装置を提供することをその目的とす
る。

【００１７】

【課題を解決するための手段】本発明のスイッチング電
源装置は、前記目的を達成するために、スイッチング素
子をスイッチングすることより、所定の直流出力電圧を
負荷に供給するとともに、前記スイッチング素子にドラ
イブ信号を供給する駆動回路として、交互にオン・オフ
する一対のトランジスタと、前記一方のトランジスタの
ベースに接続した可変電流源とを有する無安定マルチバ
イブレータを備え、前記直流出力電圧に応じて可変電流
源の電流値を可変することで、前記スイッチング素子の
オフ時間を変化させて該直流出力電圧の安定化を図るス
イッチング電源装置において、前記直流出力電圧に応じ
た信号で、前記一方のトランジスタを強制的にオフさ
せ、前記スイッチング素子のオン時間に制限を加えるオ
ン時間制限回路を備えたものである。

【００１８】上記構成により、負荷が軽くなって直流出
力電圧が上昇すると、オン時間制限回路により無安定マ
ルチバイブレータを構成する一方のトランジスタが強制
的にオフ状態となり、スイッチング素子のオン時間に制
限が加えられる。このように、負荷が軽い程、スイッチ
ング素子のオン時間は短くなり、負荷に送り出されるエ
ネルギーも小さくなるので、軽負荷時に無安定マルチバ
イブレータの発振周波数が著しく低下することはなく、
出力電圧のリップルも大幅に改善できる。

【００１９】

【発明の実施形態】以下、添付図面に基づき、本発明に
おける発振回路の各実施例を説明する。図１〜図３は、
本発明の可変発振回路をフライバック型のスイッチング
電源装置に適用した第１実施例を示すものである。回路
構成を示す図１において、１はＤＣ−ＤＣコンバータの
スイッチング素子を構成するＭＯＳ型ＦＥＴ，２はＭＯ
Ｓ型ＦＥＴ１のゲートにドライブ信号を供給する可変発
振回路を備えた駆動回路である。駆動回路２は、前記ド
ライブ信号のオン時間およびオフ時間を決定するための
無安定マルチバイブレータ３と、無安定マルチバイブレ
ータ３からの発振出力をＭＯＳ型ＦＥＴ１がオン・オフ
動作するのに必要なドライブ信号に変換するバッファ４
とにより構成される。

【００２０】＋ＶＩ，−ＶＩは、直流入力電圧が印加さ
れる入力端子であって、この入力端子＋ＶＩ，−ＶＩ間
には、ＤＣ−ＤＣコンバータを構成するトランス５の一
次巻線５Ａと、前記ＭＯＳ型ＦＥＴ１と、トランス５の
一次巻線５Ａを流れる電流を監視する抵抗Ｒ10との直列
回路が接続される。そして、ＭＯＳ型ＦＥＴ１をスイッ
チングすることにより、前記入力端子＋ＶＩ，−ＶＩ間
の直流入力電圧が、トランス５の一次巻線５Ａに断続的
に供給されるようになっている。なお、マイナス側の入
力端子−ＶＩは接地されている。

【００２１】ダイオードＤ１およびコンデンサＣ３は、
トランス５の二次巻線５Ｂに誘起された電圧を整流平滑
するものである。具体的には、ＭＯＳ型ＦＥＴ１がオン
すると、ダイオードＤ１は非導通状態となって、トラン
ス５にエネルギーが蓄えられ、ＭＯＳ型ＦＥＴ１がオフ
すると、ダイオードＤ１は導通状態となって、それまで
トランス５に蓄えられていたエネルギーが、出力端子＋
ＶＯ，−ＶＯ間に接続した負荷（図示せず）に送り出さ
れる構成となっている。

【００２２】出力端子＋ＶＯ，−ＶＯ間に発生する直流
出力電圧の安定化を図るために、本実施例では出力電圧
検出回路11を含めた帰還ループが形成される。出力電圧
検出回路11は、出力端子＋ＶＯ，−ＶＯ間にフォトカプ
ラ12の発光素子たる発光ダイオード12Ａとシャントレギ
ュレータ13との直列回路を接続し、シャントレギュレー
タ13のリファレンスに直流出力電圧を抵抗Ｒ７，Ｒ８で
分圧して印加するように構成される。また、電圧検出信
号を出力するフォトカプラ12の受光素子たるフォトトラ
ンジスタ12Ｂは、直流入力電圧を分圧する抵抗Ｒ４，Ｒ
６の接続点にエミッタを接続し、プラス側の入力端子＋
ＶＩにコレクタを接続してなり、このフォトトランジス
タ12Ｂのエミッタが、無安定マルチバイブレータ３を構
成するＰＮＰ型トランジスタＱ３のベースに接続され
る。そして、出力端子＋ＶＯ，−ＶＯ間の直流出力電圧
は、抵抗Ｒ７，Ｒ８により分圧されてシャントレギュレ
ータ13のリファレンスに印加され、この印加された電圧
とシャントレギュレータ13の基準電圧Ref1との差異に応
じて、シャントレギュレータ13のカソードに流れ込む電
流値が変化し、発光ダイオード12Ａの発光量も変化す
る。無安定マルチバイブレータ３は、発光ダイオード12
Ａの発光量の変化に伴ない、フォトトランジスタ12Ｂに
流れ込む電流の変化を電圧検出信号として入力し、この
電圧検出信号に応じて発振周波数を変化させるように構
成している。

【００２３】無安定マルチバイブレータ３は、交互にオ
ン・オフする一対のＮＰＮ型トランジスタＱ１，Ｑ２を
備えているとともに、一方のトランジスタＱ１のコレク
タにシュミットトリガＢの入力端子を接続し、このシュ
ミットトリガＢの出力端子と他方のトランジスタＱ２の
ベース間にコンデンサＣ１が接続される。コンデンサＣ
１は、入力端子＋ＶＩのラインとトランジスタＱ２のベ
ース間に接続される抵抗Ｒ３とともに、トランジスタＱ
１のオフ時間すなわちトランジスタＱ２のオン時間を決
定する第１の時定数回路を構成する。また、トランジス
タＱ２のコレクタとトランジスタＱ１のベース間には、
別のコンデンサＣ２が接続される。このコンデンサＣ２
は、入力端子＋ＶＩのラインとトランジスタＱ１のベー
ス間に接続される可変電流源21とともに、トランジスタ
Ｑ１のオン時間すなわちトランジスタＱ２のオフ時間を
決定する第２の時定数回路を構成する。さらに、入力端
子＋ＶＩのラインとトランジスタＱ１のコレクタ間に抵
抗Ｒ１を接続するとともに、入力端子＋ＶＩのラインと
トランジスタＱ２のコレクタ間に抵抗Ｒ５を接続し、ト
ランジスタＱ２のコレクタ電圧を無安定マルチバイブレ
ータ３の発振出力としている。

【００２４】前記可変電流源21は、抵抗Ｒ４，Ｒ６の接
続点にベースを接続し、トランジスタＱ１のベースにコ
レクタを接続したＰＮＰ型トランジスタＱ３と、入力端
子＋ＶＩのラインとトランジスタＱ３のエミッタ間に接
続した抵抗Ｒ２とにより構成される。そして、フォトト
ランジスタ12Ｂに流れ込む電流に応じて、トランジスタ
Ｑ３のベース電位が変化し、トランジスタＱ３のエミッ
タ・コレクタ間を流れる可変電流源21の電流値が変化す
るようになっている。また、電圧レベル切換回路として
の前記シュミットトリガＢは、他端をトランジスタＱ２
のベースに接続したコンデンサＣ１の一端と、一方のト
ランジスタＱ１のコレクタ間に接続される。このシュミ
ットトリガＢは、入力端子に加わる電圧が一定のしきい
値以上になると、出力端子に接続したコンデンサＣ１の
一端の電圧が急激に立ち上がり、入力端子に加わる電圧
が一定のしきい値以下になると、コンデンサＣ１の一端
の電圧レベルが急激に立ち下がるもので、この電圧レベ
ルの立上がりのしきい値と立ち下がりのしきい値は若干
異なっている。そして、このシュミットトリガＢを挿入
したことによって、トランジスタＱ１のコレクタ電位が
緩やかに下降しても、トランジスタＱ１のコレクタ電位
があるしきい値にまで低下すると、コンデンサＣ１の一
端の電圧レベルがシュミットトリガＢの特性に依存して
急激に立ち下がるようになっている。なお、こうした立
ち下がり特性を有するものであれば、本実施例のような
シュミットトリガＢに代わり別の電圧レベル切換回路を
設けてもよい。但し、単一のシュミットトリガ素子Ｂを
用いれば、回路構成を簡素化できるという利点がある。

【００２５】22は、ＭＯＳ型ＦＥＴ１ひいては出力端子
＋ＶＯ，−ＶＯに接続する負荷（図示せず）に流れる電
流に比例した信号で、交互にオン・オフを繰り返すトラ
ンジスタＱ１，Ｑ２の一方（本実施例ではトランジスタ
Ｑ１）を強制的にオフさせ、ＭＯＳ型ＦＥＴ１のオン時
間に制限を加えるオン時間制限回路である。このオン時
間制限回路22は、前記電流検知器たる抵抗Ｒ10の他に、
トランジスタＱ４と抵抗９とにより構成され、ＭＯＳ型
ＦＥＴ１と抵抗Ｒ10の接続点をトランジスタＱ１のエミ
ッタに接続し、トランジスタＱ１とトランジスタＱ４の
ベースどうしを接続し、このトランジスタＱ４のエミッ
タと接地ライン間に抵抗Ｒ９を接続するとともに、トラ
ンジスタＱ４のコレクタを前記可変電流源21を構成する
トランジスタＱ３のコレクタに接続して、トランジスタ
Ｑ４のベース・エミッタ間を短絡している。

【００２６】次に、図２および図３の波形図を参照しな
がら、上記構成についてその作用を説明する。なお、図
２は無安定マルチバイブレータ３の各部の電圧波形を示
すものであり、上段の実線Ｖb1はトランジスタＱ１のベ
ース電圧，上段の破線Ｖc1はトランジスタＱ１のコレク
タ電圧，中段の実線Ｖb2はトランジスタＱ２のベース電
圧，中段の破線Ｖc2はトランジスタＱ２のコレクタ電
圧，下段の実線Ｖe1はトランジスタＱ１のエミッタ電
圧，下段の破線Ｖe4はトランジスタＱ４のエミッタ電圧
である。また、図３は、図２の下段に示すトランジスタ
Ｑ１のエミッタ電圧Ｖe1とトランジスタＱ４のエミッタ
電圧Ｖe4の波形図の要部を拡大したものである。

【００２７】無安定マルチバイブレータ３は、トランジ
スタＱ１，Ｑ２が交互にオン・オフを繰り返し、発振状
態となっている。そして、トランジスタＱ２のコレクタ
電圧Ｖc2が発振出力としてバッファ４に入力され、この
バッファ４からＭＯＳ型ＦＥＴ１をスイッチング動作す
るためのドライブ信号が、ＭＯＳ型ＦＥＴ１のゲートに
供給される。ここで、トランジスタＱ１のオン時間は、
トランジスタＱ２のオフ時間により決定され、トランジ
スタＱ１のオフ時間は、トランジスタＱ２のオン時間に
より決定される。可変電流源21とコンデンサＣ２は、ト
ランジスタＱ１のオフ時間およびトランジスタＱ２のオ
ン時間を決定するものであり、可変電流源21を構成する
トランジスタＱ３のコレクタ電流ＩC3（図１参照）が変
化すると、トランジスタＱ１がオフしているときのベー
ス電圧Ｖb1の傾き（図２に示すトランジスタＱ１のベー
ス電圧Ｖb1の傾斜部分B1）が変化する。これに対して、
トランジスタＱ１のオン時間およびトランジスタＱ２の
オフ時間は、抵抗Ｒ３とコンデンサＣ１とにより固定さ
れている。

【００２８】出力端子＋ＶＯ，−ＶＯ間の出力電圧を抵
抗Ｒ７，Ｒ８により分圧した電圧が、シャントレギュレ
ータ13の基準電圧Ref1を越えると、双方の電圧の差異に
応じた電流がフォトカプラ12のフォトトランジスタ12Ｂ
に流れ込む。これにより、フォトカプラ12のフォトトラ
ンジスタ12Ｂは、トランジスタＱ３のベース電圧を上昇
させ、トランジスタＱ３のコレクタ電流ＩC3を減少させ
る。可変電流源21を構成するトランジスタＱ３のコレク
タ電流ＩC3が減少すると、前記トランジスタＱ１のベー
ス電圧Ｖb1の傾斜部分B1が緩やかな傾きに変化し、トラ
ンジスタＱ１のオフ時間、すなわちトランジスタＱ２の
オン時間ひいてはＭＯＳ型ＦＥＴ１のオフ時間が増加し
て、出力端子＋ＶＯ，−ＶＯ間の出力電圧が低下する。
また逆に、出力端子＋ＶＯ，−ＶＯ間の出力電圧の低下
に伴い、フォトカプラ12のフォトトランジスタ12Ｂに流
れ込む電流が減少すると、トランジスタＱ３のベース電
圧は下降し、トランジスタＱ３のコレクタ電流ＩC3は増
加する。これにより、トランジスタＱ１のベース電圧Ｖ
b1の傾斜部分B1が急な傾きに変化し、トランジスタＱ１
のオフ時間、すなわちトランジスタＱ２のオン時間ひい
てはＭＯＳ型ＦＥＴ１のオフ時間が減少して、出力端子
＋ＶＯ，−ＶＯ間の出力電圧が上昇する。こうして、可
変電流源21の電流値を可変して、トランジスタＱ１のオ
フ時間を変化させることで、同時にＭＯＳ型ＦＥＴ１の
ドライブ信号の周期ひいてはデューティー比が制御され
（ＰＦＭ：パルス周波数変調）、出力端子＋ＶＯ，−Ｖ
Ｏ間の出力電圧が規定値に安定化する。

【００２９】なお、出力端子＋ＶＯ，−ＶＯ間の出力電
圧が低下して、フォトカプラ12のフォトトランジスタ12
Ｂに電流が流れ込まなくなり、このフォトトランジスタ
12Ｂが開放状態になると、トランジスタＱ３のベース電
位は、入力端子＋ＶＩ，−ＶＩ間の直流入力電圧を抵抗
Ｒ４，Ｒ６で分圧した電圧でほぼ固定される。したがっ
て、抵抗Ｒ４，Ｒ６を付加するだけで、トランジスタＱ
３のコレクタ電流ＩC3の最大値は制限され、トランジス
タＱ１のベース電圧Ｖb1の傾斜部分B1は、それ以上急な
傾きに変化しなくなる。こうして、ＭＯＳ型ＦＥＴ１の
最小オフ時間が必要以上に短かくなり過ぎる不具合を簡
単に防止できる。

【００３０】上記一連の動作中において、抵抗Ｒ10はＭ
ＯＳ型ＦＥＴ１を流れるトランス５の一次電流を電圧信
号に変換し、トランジスタＱ１のエミッタに入力してい
る。この場合のトランジスタＱ１のエミッタ電圧Ｖe1は
図２に示すように、ＭＯＳ型ＦＥＴ１のオン期間中は、
トランス１の一次電流に比例して時間と共に増加する一
方、ＭＯＳ型ＦＥＴ１のオフ期間中は、トランス１の一
次電流が遮断されるためゼロとなる。そして、例えば軽
負荷時などにおいて、出力端子＋ＶＯ，−ＶＯ間の出力
電圧が高い場合には、前述のようにトランジスタＱ３の
コレクタ電流ＩC3は減少し、トランジスタＱ１，Ｑ４の
ベース電圧も比較的低い状態にある。したがって、ＭＯ
Ｓ型ＦＥＴ１に少しでも電流が流れると、抵抗Ｒ10間に
発生する電圧によりトランジスタＱ１はすぐにオフし、
同時にトランジスタＱ２はオンして、ＭＯＳ型ＦＥＴ１
のドライブ信号のオン（導通期間）は終了する。このト
ランジスタＱ１がオフになる規定値は、図３に示すよう
に、理想的にはトランジスタＱ４のエミッタ電圧Ｖe4よ
りも、トランジスタＱ１のエミッタ電圧Ｖe1が上回るよ
うな、ＭＯＳ型ＦＥＴ１を流れる電流値となる。また、
トランジスタＱ４のエミッタ電圧Ｖe4（パルス電圧）
は、トランジスタＱ３のコレクタ電流ＩC3と抵抗Ｒ９の
抵抗値とを掛け合わせたＩC3×Ｒ９で決定されるので、
軽負荷時には低く、負荷の重い状態では高くなる。

【００３１】こうして、オン時間制限回路22は、ＭＯＳ
型ＦＥＴ１を流れる電流に依存して、出力端子＋ＶＯ，
−ＶＯ間の出力電圧が高い軽負荷時ほど、ＭＯＳ型ＦＥ
Ｔ１のドライブ信号のオン時間を短く制限する。これに
より、ＭＯＳ型ＦＥＴ１のドライブ信号のオン時間を固
定した従来のＰＦＭ制御に比べて、軽負荷時における周
波数の低下や、出力電圧のリップル増大は著しく改善さ
れる。また、ＭＯＳ型ＦＥＴ１のドライブ信号の１パル
ス毎に、トランジスタＱ３のコレクタ電流ＩC3の最大値
を制限できるので、本実施例におけるオン時間制限回路
22を組み込んだ無安定マルチバイブレータ３を、パルス
バイパルス（パルス毎）の電流制限機能として用いるこ
とも可能になる。

【００３２】なお、図１には示していないが、オン時間
制限回路22を構成する抵抗Ｒ９に、例えばコンデンサな
どの容量性素子を並列に接続してもよい。こうすると、
トランジスタＱ１のエミッタ電圧Ｖe1に対するスレショ
ルド（しきい値）電圧となるトランジスタＱ４のエミッ
タ電圧Ｖe4は、容量性素子により積分され、軽負荷時に
は負荷の重い状態に比べて、より小さな電圧値になる。
したがって、上記オン時間制限回路22による軽負荷時の
オン時間制限効果が、一層顕著なものとなる。また、図
１の回路では、トランジスタＱ１のエミッタ電圧Ｖe1が
上昇すると、トランジスタＱ１ひいてはトランジスタＱ
４のベース電流が減少するので、トランジスタＱ４のエ
ミッタ電圧Ｖe4（パルス電圧）は図３に示すようにフラ
ットではなく、時間が経つに連れて電圧値が上昇する右
肩上がりとなる。こうした現象も、抵抗Ｒ９に容量性素
子を接続すれば改善されるので、オン時間制限回路22の
動作が一層安定する効果が得られる。

【００３３】次に、無安定マルチバイブレータ３の発振
が停止した状態から、可変電流源21の電流値すなわちト
ランジスタＱ３のコレクタ電流ＩC3を緩やかに増加させ
た場合を考える。コンデンサＣ２は、極めて小さいトラ
ンジスタＱ３のコレクタ電流ＩC3により充電され、トラ
ンジスタＱ１のベース電圧Ｖb1がこのトランジスタＱ１
のベース・エミッタ間の順方向電圧となった瞬間に、ト
ランジスタＱ１はオン状態となって、コレクタ電圧Ｖc1
が低下を開始する。このときのトランジスタＱ１のコレ
クタ電圧Ｖc1は、次の数５の近似式にて概ね表わせる。

【００３４】

【数５】

【００３５】但し、上記数５において、Ｖccは入力端子
＋ＶＩ，−ＶＩ間の直流入力電圧，β1はトランジスタ
Ｑ１の電流増幅率，ＩC3はトランジスタＱ３のコレクタ
電流，Ｒ１は抵抗Ｒ１の抵抗値である。したがって、可
変電流源21の電流値ＩC3が緩やかに変化した場合には、
トランジスタＱ１のコレクタ電圧Ｖc1も緩やかに低下す
る。しかし、トランジスタＱ１のコレクタ電圧Ｖc1がど
のような電圧傾斜であるのかに拘らず、このトランジス
タＱ１のコレクタ電圧Ｖc1があるしきい値にまで低下す
ると、シュミットトリガＢの出力は急速に変化する。こ
のため、トランジスタＱ２のベース電圧Ｖb2は、コンデ
ンサＣ１が抵抗Ｒ３により充電される前に負電圧とな
り、トランジスタＱ１のコレクタ電圧Ｖc1がシュミット
トリガＢのしきい値より下がるのとほぼ同時に、トラン
ジスタＱ２はオフ状態となる。こうなると、抵抗Ｒ５に
よってコンデンサＣ２は充電され、トランジスタＱ１の
ベース電圧Ｖb1が上昇するので、トランジスタＱ１は急
速なオン状態となり、以後、無安定マルチバイブレータ
３の発振が再開する。

【００３６】以上のように、本実施例では、スイッチン
グ素子であるＭＯＳ型ＦＥＴ１をスイッチングすること
より、所定の直流出力電圧を負荷に供給するとともに、
ＭＯＳ型ＦＥＴ１にドライブ信号を供給する駆動回路と
して、交互にオン・オフする一対のトランジスタＱ１，
Ｑ２と、一方のトランジスタＱ１のベースに接続した可
変電流源21とを有する無安定マルチバイブレータを備
え、前記直流出力電圧に応じて可変電流源21の電流値を
可変することで、ＭＯＳ型ＦＥＴ１のオフ時間を変化さ
せて直流出力電圧の安定化を図るスイッチング電源装置
において、直流出力電圧に応じた信号で、一方のトラン
ジスタＱ１を強制的にオフさせ、ＭＯＳ型ＦＥＴ１のオ
ン時間に制限を加えるオン時間制限回路22を備えてい
る。

【００３７】この場合、負荷が軽くなって直流出力電圧
が上昇すると、オン時間制限回路22により無安定マルチ
バイブレータ３を構成する一方のトランジスタＱ１が強
制的にオフ状態となり、ＭＯＳ型ＦＥＴ１のオン時間に
制限が加えられる。このように、負荷が軽い程、ＭＯＳ
型ＦＥＴ１のオン時間は短くなり、負荷に送り出される
エネルギーも小さくなるので、軽負荷時に無安定マルチ
バイブレータ３の発振周波数が著しく低下することはな
く、出力電圧のリップルも大幅に改善できる。

【００３８】また、本実施例のオン時間制限回路22は、
ＭＯＳ型ＦＥＴ１を流れる電流に応じて、一方のトラン
ジスタＱ１のエミッタ電圧Ｖe1を可変する電流検知器た
る抵抗Ｒ10と、直流出力電圧が上昇すると、可変電流源
21の電流値によって、トランジスタＱ１のベース電圧Ｖ
b1を低下させるトランジスタＱ４および抵抗Ｒ９とによ
り構成される。これにより、２個の抵抗Ｒ９，Ｒ10と、
１個のトランジスタＱ４を、既存のスイッチング電源装
置に付加するだけで、出力電圧のリップルを大幅に改善
することが可能になる。

【００３９】また、図１の回路構成において、抵抗Ｒ９
に容量性素子を並列接続すると、オン時間制限回路22に
よる軽負荷時のオン時間制限効果が、一層顕著なものと
なる。また、トランジスタＱ４のパルス状のエミッタ電
圧Ｖe4がフラットになるため、オン時間制限回路22の動
作が一層安定する。

【００４０】その他の実施例上の効果を列記すると、本
実施例では、交互にオン・オフする一対のトランジスタ
Ｑ１，Ｑ２と、一方のトランジスタＱ１のベースに接続
した可変電流源と、前記一方のトランジスタＱ１のコレ
クタに一端を接続し、他方のトランジスタＱ２のベース
に他端を接続したコンデンサＣ１とを有する無安定マル
チバイブレータ３を備え、可変電流源21の電流値を可変
することで、トランジスタＱ１がオフしているときのベ
ース電圧Ｖb1の傾きを変化させて、無安定マルチバイブ
レータ３の発振周波数を変化させる可変発振回路におい
て、一方のトランジスタＱ１のコレクタ電圧が一定のし
きい値に低下すると、コンデンサＣ１の一端の電圧レベ
ルを急激に立ち下げる電圧レベル切換回路としてのシュ
ミットトリガＢを設けている。

【００４１】こうすると、無安定マルチバイブレータ３
の発振が停止した状態から、可変電流源21の電流値であ
るトランジスタＱ３のコレクタ電流ＩC3を緩やかに増加
させた場合、トランジスタＱ１のコレクタ電圧Ｖc1は緩
やかに低下するが、このトランジスタＱ１のコレクタ電
圧Ｖc1があるしきい値にまで低下すると、シュミットト
リガＢによりコンデンサＣ１の一端の電圧は急速に変化
して、トランジスタＱ２のベース電圧Ｖb2は負電圧にな
る。これによりトランジスタＱ２はオフ状態になるとと
もに、対をなすトランジスタＱ１は急速なオン状態とな
り、以後、無安定マルチバイブレータ３の発振が再開す
る。したがって、発振停止の状態から可変電流源21の電
流値を緩やかに増加させた場合でも、確実に再発振が可
能になる。

【００４２】また、本実施例では特に、電圧レベル切換
回路が単一のシュミットトリガ素子Ｂで構成されること
から、無安定マルチバイブレータ３にシュミットトリガ
素子Ｂを付加するだけで確実な再発振が可能となり、回
路構成の複雑化を極力回避できる。

【００４３】また、本実施例では、無安定マルチバイブ
レータ３をＤＣ−ＤＣコンバータなどのスイッチング電
源装置を構成するスイッチング素子（ＭＯＳ型ＦＥＴ
１）の駆動回路２として組み込み、スイッチング電源装
置の出力電圧を安定化させるための帰還回路として、こ
の出力電圧の変動を検出して可変電流源21に検出結果を
出力する出力電圧検出回路11を設けているが、この場
合、無安定マルチバイブレータ３は、抵抗Ｒ１〜Ｒ３，
Ｒ５と、コンデンサＣ１，Ｃ２と、トランジスタＱ１，
Ｑ２だけで構成されることから、少ない部品で他励型の
スイッチング電源装置を実現できる。また、出力電圧検
出回路11の検出結果に応じて、可変電流源21の電流値を
可変させ、無安定マルチバイブレータ３の発振周波数ひ
いてはＭＯＳ型ＦＥＴ１のドライブ信号の周波数を変化
させることができるので、少ない部品で、負帰還により
安定した出力電圧を供給できるスイッチング電源装置を
提供できる。なお、スイッチング電源装置のスイッチン
グ素子としては、本実施例におけるＭＯＳ型ＦＥＴ１の
他に、ＮＰＮ型のトランジスタなどを利用できる。この
場合、バッファ４の出力端子にトランジスタのベースを
接続し、トランス５の一次巻線５Ａの非ドット側端子に
トランジスタのコレクタを接続し、抵抗Ｒ10の一端にト
ランジスタのエミッタを接続する。

【００４４】本実施例では、他方のトランジスタＱ２の
コレクタにバッファ４を経由してＭＯＳ型ＦＥＴ１のゲ
ートを接続し、ＭＯＳ型ＦＥＴ１のドライブ信号のオフ
時間を出力電圧の変動に応じて可変するように構成し、
トランジスタＱ２のコレクタに、固定抵抗Ｒ５と固定コ
ンデンサＣ２とによる時定数回路を接続している。こう
すると、ＭＯＳ型ＦＥＴ１のオフ時間は、出力の安定化
を図るために、出力電圧に応じて変動するが、ＭＯＳ型
ＦＥＴ１の最大オン時間は、オン時間制限回路22の有る
無しに拘らず、トランジスタＱ２のコレクタに接続した
時定数回路により固定された値に制限される。したがっ
て、ＭＯＳ型ＦＥＴ１の最小オン時間が必要以上に長く
なり過ぎる不具合を簡単に防止できる。

【００４５】また、本実施例では、可変電流源21を抵抗
Ｒ２とトランジスタＱ３との直列回路で構成し、トラン
ジスタＱ３のベースに出力電圧検出回路11の検出電圧を
印加するとともに、所定の動作電圧ライン（本実施例で
は入力端子＋ＶＩ，−ＶＩライン）間に、分圧用の抵抗
Ｒ４，Ｒ６を接続し、この抵抗Ｒ４，Ｒ６の接続点をト
ランジスタＱ３のベースに接続している。こうすると、
出力電圧に依存して出力電圧検出回路11の検出電圧がゼ
ロになっても、トランジスタＱ３のベース電圧は、抵抗
Ｒ４，Ｒ６の接続点の電位でほぼ固定されるので、トラ
ンジスタＱ３のコレクタ電流ＩC3の最大値が制限され
る。したがって、ＭＯＳ型ＦＥＴ１の最小オフ時間が制
限され、このＭＯＳ型ＦＥＴ１の最小オフ時間が必要以
上に短かくなり過ぎる不具合を簡単に防止できる。な
お、本実施例では、回路構成を簡単にするために、スイ
ッチング電源装置の入力電圧を利用して、無安定マルチ
バイブレータ３や分圧用の抵抗Ｒ４，Ｒ６に動作電圧を
供給しているが、入力電圧とは別の動作電圧を、これら
の無安定マルチバイブレータ３や抵抗Ｒ４，Ｒ６に供給
する構成としてもよい。

【００４６】図４は、本発明の第２実施例を示してお
り、前記第１実施例と同一部分には同一符号を付し、そ
の共通する箇所の詳細な説明は重複するため省略する。
ここでは、本発明の可変発振回路をフォワード型のＤＣ
−ＤＣコンバータに適用している。すなわち、トランス
５の二次巻線５Ａのドット側端子にダイオードＤ１のア
ノードを接続し、このダイオードＤ１のカソードと出力
端子＋ＶＯとの間にチョークコイルＬ１を挿入接続する
一方、出力端子−ＶＯに接続するトランス５の二次巻線
５Ａの非ドット側端子に転流ダイオードＤ２のアノード
を接続し、このダイオードＤ２のカソードを、ダイオー
ドＤ１とチョークコイルＬ１との接続点に接続し、さら
に、出力端子＋ＶＯ，−ＶＯ間に平滑用のコンデンサＣ
３を接続している。なお、その他の回路構成は、前記第
１実施例と全く同一である。

【００４７】本実施例においては、ＭＯＳ型ＦＥＴ１が
オンすると、ダイオードＤ１は導通する一方、ダイオー
ドＤ２は非導通となり、トランス５からのエネルギーが
チョークコイルＬ１を介して出力端子＋ＶＯ，−ＶＯ側
に送り出され、ＭＯＳ型ＦＥＴ１がオフすると、ダイオ
ードＤ１は非導通となる一方、ダイオードＤ２は導通状
態となり、ＭＯＳ型ＦＥＴ１のオン期間中に蓄えられて
いたチョークコイルＬ１のエネルギーが、ダイオードＤ
２を介して出力端子＋ＶＯ，−ＶＯ側に送り出される。
そして、この場合も第１実施例と同様の作用，効果を奏
することになる。なお、各実施例で示したタイプのスイ
ッチング電源装置のみならず、例えばセンタ・タップ方
式やハーフブリッジ方式，フルブリッジ方式などのあら
ゆるスイッチング電源装置に、本発明を適用することが
できる。また、スイッチング電源装置は、トランス５を
有しない非絶縁型のものでもよい。

【００４８】本発明は上記実施例に限定されるものでは
なく、本発明の要旨の範囲において種々の変形実施が可
能である。例えば、無安定マルチバイブレータ３を一体
化されたＩＣにより構成して、回路の簡略化を図るよう
にしてもよい。

【００４９】

【発明の効果】本発明のスイッチング電源装置は、スイ
ッチング素子をスイッチングすることより、所定の直流
出力電圧を負荷に供給するとともに、前記スイッチング
素子にドライブ信号を供給する駆動回路として、交互に
オン・オフする一対のトランジスタと、前記一方のトラ
ンジスタのベースに接続した可変電流源とを有する無安
定マルチバイブレータを備え、前記直流出力電圧に応じ
て可変電流源の電流値を可変することで、前記スイッチ
ング素子のオフ時間を変化させて該直流出力電圧の安定
化を図るスイッチング電源装置において、前記直流出力
電圧に応じた信号で、前記一方のトランジスタを強制的
にオフさせ、前記スイッチング素子のオン時間に制限を
加えるオン時間制限回路を備えたものであり、軽負荷の
場合でも出力電圧に大きなリップルを生じないスイッチ
ング電源装置を提供できる。

【図面の簡単な説明】

【図１】本発明の第１実施例を示すスイッチング電源装
置の回路図である。

【図２】同上無安定マルチバイブレータの各部の電圧波
形を示す波形図である。

【図３】同上トランジスタＱ１のエミッタ電圧とトラン
ジスタＱ４のエミッタ電圧を示す波形図である。

【図４】本発明の第１実施例を示すスイッチング電源装
置の回路図である。

【図５】従来例を示す要部の回路図である。

【図６】従来例における無安定マルチバイブレータの各
部の電圧波形を示す波形図である。

【符号の説明】

１ ＭＯＳ型ＦＥＴ（スイッチング素子） ３ 無安定マルチバイブレータ 21 可変電流源 22 電圧レベル切換回路 Ｃ１ コンデンサ Ｑ１ 一方のトランジスタ Ｑ２ トランジスタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 スイッチング素子をスイッチングするこ
   とより、所定の直流出力電圧を負荷に供給するととも
   に、前記スイッチング素子にドライブ信号を供給する駆
   動回路として、交互にオン・オフする一対のトランジス
   タと、前記一方のトランジスタのベースに接続した可変
   電流源とを有する無安定マルチバイブレータを備え、前
   記直流出力電圧に応じて可変電流源の電流値を可変する
   ことで、前記スイッチング素子のオフ時間を変化させて
   該直流出力電圧の安定化を図るスイッチング電源装置に
   おいて、前記直流出力電圧に応じた信号で、前記一方の
   トランジスタを強制的にオフさせ、前記スイッチング素
   子のオン時間に制限を加えるオン時間制限回路を備えた
   ことを特徴とするスイッチング電源装置。