JP2514581Y2 - Ｄｃ／ｄｃコンバータの電子ダミー回路 - Google Patents
Ｄｃ／ｄｃコンバータの電子ダミー回路Info
- Publication number
- JP2514581Y2 JP2514581Y2 JP1990031137U JP3113790U JP2514581Y2 JP 2514581 Y2 JP2514581 Y2 JP 2514581Y2 JP 1990031137 U JP1990031137 U JP 1990031137U JP 3113790 U JP3113790 U JP 3113790U JP 2514581 Y2 JP2514581 Y2 JP 2514581Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- current
- converter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、DC/DCコンバータに関し、特にダミーの出
力電流を流すための電子ダミー回路に関するものであ
る。
力電流を流すための電子ダミー回路に関するものであ
る。
従来のDC/DCコンバータの回路図を第４図に示す。こ
のDC/DCコンバータは、直流入力電圧VINをスイッチング
トランジスタ３により矩形波の高周波電圧に変換し、ト
ランス１で変圧した後、ダイオード5,6、チョークコイ
ル７、ならびにコンバータ８により構成された整流・平
滑回路で整流・平滑して直流出力電圧VOを出力端子30,3
1から出力している。出力電圧VOは出力電圧検出回路21
により検出され、絶縁用のフォトカプラ22を介してPWM
制御回路４に帰還される。制御回路４はこの電圧をもと
にトランジスタ３を動作させるパルス波形のデューティ
比を変化させ、出力電圧VOが所定の値となるように制御
する。ここで、トランス１の一次巻線101の巻数をN1、
二次巻線102の巻数をN2、デューティ比をＤとすると、
出力電圧VOは（１）式により表される。
のDC/DCコンバータは、直流入力電圧VINをスイッチング
トランジスタ３により矩形波の高周波電圧に変換し、ト
ランス１で変圧した後、ダイオード5,6、チョークコイ
ル７、ならびにコンバータ８により構成された整流・平
滑回路で整流・平滑して直流出力電圧VOを出力端子30,3
1から出力している。出力電圧VOは出力電圧検出回路21
により検出され、絶縁用のフォトカプラ22を介してPWM
制御回路４に帰還される。制御回路４はこの電圧をもと
にトランジスタ３を動作させるパルス波形のデューティ
比を変化させ、出力電圧VOが所定の値となるように制御
する。ここで、トランス１の一次巻線101の巻数をN1、
二次巻線102の巻数をN2、デューティ比をＤとすると、
出力電圧VOは（１）式により表される。
VO＝VIN・Ｄ・（N2／N1） （１） ところでこの式に基づいて出力電圧VOが出力されるの
は、チョークコイル７を流れる電流が連続モードとなっ
ているときで、出力電流IOが（２）式で表されるIO,MIN
以下となると制御は不安定となる。
は、チョークコイル７を流れる電流が連続モードとなっ
ているときで、出力電流IOが（２）式で表されるIO,MIN
以下となると制御は不安定となる。
IO,MIN＝VO・TOFF/2L （２） なお、TOFF：スイッチングトランジスタ３のオフ時間 L :チョークコイル７のインダクタンス したがって軽負荷のときでもDC/DCコンバータの動作を
安定にするためには、IO,MIN以上の出力電流が常に流れ
るようにする必要がある。しかし、例えば出力端子30,3
1間に単純に抵抗を接続し、電流を流すようにすると、
必要のないときにも抵抗に電流が流れるので、DC/DCコ
ンバータの効率が低下する。そこで従来は電子ダミー回
路を設けて必要なときのみ出力電流が流れるようにして
いる。
安定にするためには、IO,MIN以上の出力電流が常に流れ
るようにする必要がある。しかし、例えば出力端子30,3
1間に単純に抵抗を接続し、電流を流すようにすると、
必要のないときにも抵抗に電流が流れるので、DC/DCコ
ンバータの効率が低下する。そこで従来は電子ダミー回
路を設けて必要なときのみ出力電流が流れるようにして
いる。
この電子ダミー回路は、第４図に示すように、出力電
流検出用の抵抗26と、オペアンプ25と、基準電圧源13
と、トランジスタ20と、抵抗17〜19,27〜29により構成
されている。そして出力電流の検出結果である抵抗26の
両端の電圧は、基準電圧源13（Vref2）と抵抗27,29によ
り設定されたバイアス電圧と加算され、誤差増幅器であ
るオペアンプ25によって抵抗28を介して与えられるグラ
ンドレベルと比較される。ここで、オペアンプ25の２つ
の入力端子間の電圧が等しくなるのは抵抗26を流れる出
力電流が（３）式により表される値のときである。
流検出用の抵抗26と、オペアンプ25と、基準電圧源13
と、トランジスタ20と、抵抗17〜19,27〜29により構成
されている。そして出力電流の検出結果である抵抗26の
両端の電圧は、基準電圧源13（Vref2）と抵抗27,29によ
り設定されたバイアス電圧と加算され、誤差増幅器であ
るオペアンプ25によって抵抗28を介して与えられるグラ
ンドレベルと比較される。ここで、オペアンプ25の２つ
の入力端子間の電圧が等しくなるのは抵抗26を流れる出
力電流が（３）式により表される値のときである。
IOD＝（R27・Vref2）／（R26・R29） （３） そしてこのIODはIO,MINより大きくなるように基準電圧
源13の値および抵抗26,27,29の値を設定しておく。その
状態で、出力電流がIOD以下となるとオペアンプ25の否
反転入力の電圧は反転入力の電圧より高くなり、オペア
ンプ25の出力電圧はプラスとなる。その結果、トランジ
スタ20はオンし、適切に抵抗値を設定した抵抗18を通じ
てIO,MIN以上の電流が流れる。すなわち出力電流が、I
OD（＞IO,MIN）より小さくなると、トランジスタ20がオ
ンして抵抗18を通じて必要な出力電流が流れることにな
る。
源13の値および抵抗26,27,29の値を設定しておく。その
状態で、出力電流がIOD以下となるとオペアンプ25の否
反転入力の電圧は反転入力の電圧より高くなり、オペア
ンプ25の出力電圧はプラスとなる。その結果、トランジ
スタ20はオンし、適切に抵抗値を設定した抵抗18を通じ
てIO,MIN以上の電流が流れる。すなわち出力電流が、I
OD（＞IO,MIN）より小さくなると、トランジスタ20がオ
ンして抵抗18を通じて必要な出力電流が流れることにな
る。
このような従来のDC/DCコンバータの電子ダミー回路
は、トランス１の二次側に設けられて出力電流の検出を
行うので、誤差増幅器25を駆動するために、トランスの
二次巻線104、ダイオード23、ならびにコンデンサ24か
らなる補助電源を設ける必要がある。また、一般に二次
側は低圧で、大きい出力電流が流れるため、出力電流検
出用の抵抗26で損失が大きいという問題がある。
は、トランス１の二次側に設けられて出力電流の検出を
行うので、誤差増幅器25を駆動するために、トランスの
二次巻線104、ダイオード23、ならびにコンデンサ24か
らなる補助電源を設ける必要がある。また、一般に二次
側は低圧で、大きい出力電流が流れるため、出力電流検
出用の抵抗26で損失が大きいという問題がある。
本考案の目的は、このような問題を解決し、補助電源
が不要で、しかも出力電流検出用の抵抗を出力回路に挿
入する必要のないDC/DCコンバータの電子ダミー回路を
提供することにある。
が不要で、しかも出力電流検出用の抵抗を出力回路に挿
入する必要のないDC/DCコンバータの電子ダミー回路を
提供することにある。
本考案は、一次巻線と二次巻線とを備えたトランス
と、直流入力電圧をスイッチングして前記一次巻線に印
加する第１のスイッチング素子と、前記二次巻線の両端
の電圧を整流し、平滑して出力端子に出力する整流・平
滑回路とを備えたDC/DCコンバータに組み込まれる電子
ダミー回路において、 前記トランスの一次側において前記第１のスイッチン
グ素子を流れる矩形波電流を検出し、検出した矩形波電
流の波形を表す電圧を出力する電流波形検出回路と、 所定の電圧幅でヒステリシスを有し、前記電流波形検
出回路の出力電圧を基準電圧源の電圧と比較して波形整
形するコンパレータと、 このコンパレータの出力によりトリガーされる単安定
マルチバイブレータと、 この単安定マルチバイブレータの出力によりオン／オ
フ制御される発光ダイオードと、 発光ダイオードとフォトカプラを構成するフォトダイ
オードと、 所定の抵抗を通じて前記出力端子間に接続され、前記
フォトダイオートの出力によりオン／オフする第２のス
イッチング素子とを備えたことを特徴とする。
と、直流入力電圧をスイッチングして前記一次巻線に印
加する第１のスイッチング素子と、前記二次巻線の両端
の電圧を整流し、平滑して出力端子に出力する整流・平
滑回路とを備えたDC/DCコンバータに組み込まれる電子
ダミー回路において、 前記トランスの一次側において前記第１のスイッチン
グ素子を流れる矩形波電流を検出し、検出した矩形波電
流の波形を表す電圧を出力する電流波形検出回路と、 所定の電圧幅でヒステリシスを有し、前記電流波形検
出回路の出力電圧を基準電圧源の電圧と比較して波形整
形するコンパレータと、 このコンパレータの出力によりトリガーされる単安定
マルチバイブレータと、 この単安定マルチバイブレータの出力によりオン／オ
フ制御される発光ダイオードと、 発光ダイオードとフォトカプラを構成するフォトダイ
オードと、 所定の抵抗を通じて前記出力端子間に接続され、前記
フォトダイオートの出力によりオン／オフする第２のス
イッチング素子とを備えたことを特徴とする。
次に、本考案の実施例について図面を参照して説明す
る。
る。
第１図は本考案による電子ダミー回路を備えたDC/DC
コンバータの一実施例を示す回路図である。トランス１
の一次側はスイッチングトランジスタ（MOSFET）３、抵
抗またはカレントトランスで構成された電流波形検出回
路９、コンデンサ２、ならびに入力端子33,34により構
成されている。そして、一次巻線101の一端は入力端子3
3に接続され、他端はトランジスタ３のドレインに接続
されている。トランジスタ３のソースは電流波形検出回
路９を通じてグランドに接続されている。コンデンサ２
は入力端子33,34間に接続されている。
コンバータの一実施例を示す回路図である。トランス１
の一次側はスイッチングトランジスタ（MOSFET）３、抵
抗またはカレントトランスで構成された電流波形検出回
路９、コンデンサ２、ならびに入力端子33,34により構
成されている。そして、一次巻線101の一端は入力端子3
3に接続され、他端はトランジスタ３のドレインに接続
されている。トランジスタ３のソースは電流波形検出回
路９を通じてグランドに接続されている。コンデンサ２
は入力端子33,34間に接続されている。
トランス１の二次巻線102側はダイオード5,6、チョー
クコイル７、フォトカプラのフォトトランジスタ35、ト
ランジスタ20、抵抗17〜19、コンデンサ８、ならびに出
力端子30,31により構成されている。そして、二次巻線1
02の一端はダイオード５のアノードに、他端はダイオー
ド６のアノードにそれぞれ接続されている。ダイオード
5,6のカソードは共に接続され、チョークコイル７の一
端に接続され、チョークコイル７の他端は出力端子30に
接続されている。フォトトランジスタ35のコレクタは抵
抗17を通じて端子30に、エミッタは抵抗19を通じて端子
31にそれぞれ接続されている。トランジスタ20のベース
はフォトトランジスタ35のエミッタに接続され、コレク
タは抵抗18を通じて端子30に、エミッタは端子31にそれ
ぞれ接続されている。
クコイル７、フォトカプラのフォトトランジスタ35、ト
ランジスタ20、抵抗17〜19、コンデンサ８、ならびに出
力端子30,31により構成されている。そして、二次巻線1
02の一端はダイオード５のアノードに、他端はダイオー
ド６のアノードにそれぞれ接続されている。ダイオード
5,6のカソードは共に接続され、チョークコイル７の一
端に接続され、チョークコイル７の他端は出力端子30に
接続されている。フォトトランジスタ35のコレクタは抵
抗17を通じて端子30に、エミッタは抵抗19を通じて端子
31にそれぞれ接続されている。トランジスタ20のベース
はフォトトランジスタ35のエミッタに接続され、コレク
タは抵抗18を通じて端子30に、エミッタは端子31にそれ
ぞれ接続されている。
トランジスタ３のスイッチングを制御する回路は、出
力電圧検出回路21、フォトカプラ22、ならびにPWM制御
回路４により構成されている。そして出力電圧検出回路
21の入力は端子30に、検出回路２の出力はフォトカプラ
22を通じてPWM制御回路４の入力に接続され、PWM制御回
路４の出力はトランジスタ３のゲートに接続されてい
る。トランス１の二次巻線103、ダイオード10、ならび
にコンデンサ11は制御回路４の電源を構成しており、巻
線103の一端はダイオード10のアノードに他端はグラン
ドに接続され、コンデンサ11はダイオード11のカソード
とグランドとの間に接続されている。そしてダイオード
10のカソードは制御回路４の電源端子に接続されてい
る。
力電圧検出回路21、フォトカプラ22、ならびにPWM制御
回路４により構成されている。そして出力電圧検出回路
21の入力は端子30に、検出回路２の出力はフォトカプラ
22を通じてPWM制御回路４の入力に接続され、PWM制御回
路４の出力はトランジスタ３のゲートに接続されてい
る。トランス１の二次巻線103、ダイオード10、ならび
にコンデンサ11は制御回路４の電源を構成しており、巻
線103の一端はダイオード10のアノードに他端はグラン
ドに接続され、コンデンサ11はダイオード11のカソード
とグランドとの間に接続されている。そしてダイオード
10のカソードは制御回路４の電源端子に接続されてい
る。
本考案の電子ダミー回路は、上述した電流波形検出回
路９、コンパレータ12、基準電圧源32、単安定マルチバ
イブレータ14、抵抗16、ならびにフォトカプラの発光ダ
イオード15、さらに上述したフォトカプラのフォトトラ
ンジスタ35、トランジスタ20、ならびに抵抗17〜19によ
り構成されている。そして検出回路９の出力はコンパレ
ータ12の否反転入力に、コンパレータ12の反転入力は電
圧源32のプラス極にそれぞれ接続され、電圧源32のマイ
ナス極はグランドに接続されている。コンパレータ12の
出力はマルチバイブレータ14の入力に接続され、マルチ
バイブレータ14の出力は抵抗16を通じて発光ダイオード
15のカソードに接続されている。発光ダイオード15のア
ノードは電源であるダイオード10のカソードに接続され
ている。なお抵抗18は、トランジスタ20がオンしたとき
上述したIO,MIN以上の電流が流れるような値に設定され
ている。また発光ダイオード15とフォトトランジスタ35
とはフォトカプラを構成している。
路９、コンパレータ12、基準電圧源32、単安定マルチバ
イブレータ14、抵抗16、ならびにフォトカプラの発光ダ
イオード15、さらに上述したフォトカプラのフォトトラ
ンジスタ35、トランジスタ20、ならびに抵抗17〜19によ
り構成されている。そして検出回路９の出力はコンパレ
ータ12の否反転入力に、コンパレータ12の反転入力は電
圧源32のプラス極にそれぞれ接続され、電圧源32のマイ
ナス極はグランドに接続されている。コンパレータ12の
出力はマルチバイブレータ14の入力に接続され、マルチ
バイブレータ14の出力は抵抗16を通じて発光ダイオード
15のカソードに接続されている。発光ダイオード15のア
ノードは電源であるダイオード10のカソードに接続され
ている。なお抵抗18は、トランジスタ20がオンしたとき
上述したIO,MIN以上の電流が流れるような値に設定され
ている。また発光ダイオード15とフォトトランジスタ35
とはフォトカプラを構成している。
次に動作を説明する。DC/DCコンバータの基本的な動
作はすでに説明したのでここでは省略し、電子ダミー回
路の動作を説明する。電流波形検出回路９はスイッチン
グトランジスタ３を流れる電流を検出し、第２図（ａ）
に示すような波形の電圧をコンパレータ12に出力する。
コンパレータ12はこの電圧を基準電源の電圧Vref1と比
較するが、第３図に示すような幅VTHのヒステリシスを
備えているので、検出回路９の出力電圧がVH+（＞
Vref1）を越えたとき出力はハイレベルとなり、逆に検
出回路９の出力電圧がVH-（Vref1）を下回ったときロー
レベルとなる。その結果、第２図（ａ）の入力端子に対
してコンパレータの出力は第２図（ｂ）のようになる。
すなわち、出力端子30、31を通じて負荷に流れる電流
（出力電流）が十分に大きいときは、検出回路９の出力
パルスの振幅は大きく、コンパレータ12はパルスを出力
するが、出力電流が所定のレベル以下となると、検出回
路９の出力パルスの振幅は小さくなり、コンパレータは
パルスを出力しなくなる。
作はすでに説明したのでここでは省略し、電子ダミー回
路の動作を説明する。電流波形検出回路９はスイッチン
グトランジスタ３を流れる電流を検出し、第２図（ａ）
に示すような波形の電圧をコンパレータ12に出力する。
コンパレータ12はこの電圧を基準電源の電圧Vref1と比
較するが、第３図に示すような幅VTHのヒステリシスを
備えているので、検出回路９の出力電圧がVH+（＞
Vref1）を越えたとき出力はハイレベルとなり、逆に検
出回路９の出力電圧がVH-（Vref1）を下回ったときロー
レベルとなる。その結果、第２図（ａ）の入力端子に対
してコンパレータの出力は第２図（ｂ）のようになる。
すなわち、出力端子30、31を通じて負荷に流れる電流
（出力電流）が十分に大きいときは、検出回路９の出力
パルスの振幅は大きく、コンパレータ12はパルスを出力
するが、出力電流が所定のレベル以下となると、検出回
路９の出力パルスの振幅は小さくなり、コンパレータは
パルスを出力しなくなる。
マルチバイブレータ14はコンパレータ12の出力電圧の
立ち下がりでトリガーされ、幅TDのハイレベルのパルス
を出力する。ただし、第２図（ｂ）のように連続してパ
ルスが入力された場合には、第２図（ｃ）に示すように
その期間は出力をハイレベルとし、入力パルスが途切れ
て時間TDが経過したとき出力をローレベルとする。マル
チバイブレータ14の出力がローレベルになると抵抗16を
通じて発光ダイオード15に電流が流れ、ダイオード15は
発光する。これにより第２図（ｄ）に示すようにフォト
トンジスタ35はオンし、その結果、トランジスタ20がオ
ンしてダミー抵抗18を通じてIO,MIN以上の出力電流が流
れる。すなわち、負荷が軽く、出力電流が所定のレベル
以下となると、上述したようにコンパレータ12はパルス
を出力しなくなり、そのためマルチバイブレータ14の出
力レベルはローレベルとなってトランジスタ20がオンす
る。そして必要な値の出力電流が抵抗18を通じて流れる
ので、DC/DCコンバータの制御は安定に保たれる。
立ち下がりでトリガーされ、幅TDのハイレベルのパルス
を出力する。ただし、第２図（ｂ）のように連続してパ
ルスが入力された場合には、第２図（ｃ）に示すように
その期間は出力をハイレベルとし、入力パルスが途切れ
て時間TDが経過したとき出力をローレベルとする。マル
チバイブレータ14の出力がローレベルになると抵抗16を
通じて発光ダイオード15に電流が流れ、ダイオード15は
発光する。これにより第２図（ｄ）に示すようにフォト
トンジスタ35はオンし、その結果、トランジスタ20がオ
ンしてダミー抵抗18を通じてIO,MIN以上の出力電流が流
れる。すなわち、負荷が軽く、出力電流が所定のレベル
以下となると、上述したようにコンパレータ12はパルス
を出力しなくなり、そのためマルチバイブレータ14の出
力レベルはローレベルとなってトランジスタ20がオンす
る。そして必要な値の出力電流が抵抗18を通じて流れる
ので、DC/DCコンバータの制御は安定に保たれる。
このように本考案のDC/DCコンバータの電子ダミー回
路では、トランスの一次側で間接的に出力電流を検出
し、そのレベルを判定する構成となっているので、専用
の補助電源を設ける必要がなく、しかも出力電流検出用
の抵抗を出力回路に挿入する必要がない。
路では、トランスの一次側で間接的に出力電流を検出
し、そのレベルを判定する構成となっているので、専用
の補助電源を設ける必要がなく、しかも出力電流検出用
の抵抗を出力回路に挿入する必要がない。
なお、コンパレータ12にヒステリシを持たせるのは、
抵抗18に流れる電流によりスイッチングトランジスタ３
を流れる電流が変化し、電子ダミー回路の動作が不安定
になることを防止するためである。
抵抗18に流れる電流によりスイッチングトランジスタ３
を流れる電流が変化し、電子ダミー回路の動作が不安定
になることを防止するためである。
以上説明したように本考案は、一次巻線と二次巻線と
を備えたトランスと、直流入力電圧をスイッチングして
一次巻線に印加する第１のスイッチ素子と、二次巻線の
両端の電圧を整流し、平滑して出力端子に出力する整流
・平滑回路とを備えたDC/DCコンバータに組み込まれる
電子ダミー回路において、第１のスイッチング素子を流
れる電流を検出し、検出した電流の波形を表す電圧を出
力する電流波形検出回路と、この検出回路の出力電圧を
所定の電圧と比較して波形整形するコンパレータと、こ
のコンパレータの出力によりトリガーされる単安定マル
チバイブレータと、所定の抵抗を通じて出力端子間に接
続され、単安定マルチバイブレータの出力によりオン／
オフする第２のスイッチング素子と備えている。
を備えたトランスと、直流入力電圧をスイッチングして
一次巻線に印加する第１のスイッチ素子と、二次巻線の
両端の電圧を整流し、平滑して出力端子に出力する整流
・平滑回路とを備えたDC/DCコンバータに組み込まれる
電子ダミー回路において、第１のスイッチング素子を流
れる電流を検出し、検出した電流の波形を表す電圧を出
力する電流波形検出回路と、この検出回路の出力電圧を
所定の電圧と比較して波形整形するコンパレータと、こ
のコンパレータの出力によりトリガーされる単安定マル
チバイブレータと、所定の抵抗を通じて出力端子間に接
続され、単安定マルチバイブレータの出力によりオン／
オフする第２のスイッチング素子と備えている。
したがって本考案のDC/DCコンバータの電子ダミー回
路では、トランスの一次側で間接的に出力電流を検出
し、そのレベルを判定する構成となっているので、専用
の補助電源を設ける必要がなく、しかも出力電流検出用
の抵抗を出力回路に挿入する必要がない。
路では、トランスの一次側で間接的に出力電流を検出
し、そのレベルを判定する構成となっているので、専用
の補助電源を設ける必要がなく、しかも出力電流検出用
の抵抗を出力回路に挿入する必要がない。
第１図は本考案によるDC/DCコンバータの電子ダミー回
路の一実施例を示す回路図、 第２図は第１図の電子ダミー回路の動作を説明するため
の波形図、 第３図は第１図の電子ダミー回路を構成するコンパレー
タの特性を示す特性図、 第４図は従来のDC/DCコンバータの電子ダミー回路の一
例を示す回路図である。 １……トランス 2,8,11……コンデンサ ３……スイッチングトランジスタ ４……PWM制御回路 5,6,10……ダイオード ７……チョークコイル ９……電流波形検出回路 12……コンパレータ 14……単安定マルチバイブレータ 15……発光ダイオード 16〜19……抵抗 20……トランジスタ 21……出力電圧検出回路 30,31……出力端子 33,34……入力端子 35……フォトトランジスタ 101……一次巻線 102,103……二次巻線
路の一実施例を示す回路図、 第２図は第１図の電子ダミー回路の動作を説明するため
の波形図、 第３図は第１図の電子ダミー回路を構成するコンパレー
タの特性を示す特性図、 第４図は従来のDC/DCコンバータの電子ダミー回路の一
例を示す回路図である。 １……トランス 2,8,11……コンデンサ ３……スイッチングトランジスタ ４……PWM制御回路 5,6,10……ダイオード ７……チョークコイル ９……電流波形検出回路 12……コンパレータ 14……単安定マルチバイブレータ 15……発光ダイオード 16〜19……抵抗 20……トランジスタ 21……出力電圧検出回路 30,31……出力端子 33,34……入力端子 35……フォトトランジスタ 101……一次巻線 102,103……二次巻線
Claims (1)
- 【請求項１】一次巻線と二次巻線とを備えたトランス
と、直流入力電圧をスイッチングして前記一次巻線に印
加する第１のスイッチング素子と、前記二次巻線の両端
の電圧を整流し、平滑して出力端子に出力する整流・平
滑回路とを備えたDC/DCコンバータに組み込まれる電子
ダミー回路において、 前記トランスの一次側において前記第１のスイッチング
素子を流れる矩形波電流を検出し、検出した矩形波電流
の波形を表す電圧を出力する電流波形検出回路と、 所定の電圧幅でヒステリシスを有し、前記電流波形検出
回路の出力電圧を基準電圧源の電圧と比較して波形整形
するコンパレータと、 このコンパレータの出力によりトリガーされる単安定マ
ルチバイブレータと、 この単安定マルチバイブレータの出力によりオン／オフ
制御される発光ダイオードと、 発光ダイオードとフォトガラスを構成するフォトダイオ
ードと、 所定の抵抗を通じて前記出力端子間に接続され、前記フ
ォトダイオードの出力によりオン／オフする第２のスイ
ッチング素子とを備えたことを特徴とするDC/DCコンバ
ータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990031137U JP2514581Y2 (ja) | 1990-03-28 | 1990-03-28 | Ｄｃ／ｄｃコンバータの電子ダミー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990031137U JP2514581Y2 (ja) | 1990-03-28 | 1990-03-28 | Ｄｃ／ｄｃコンバータの電子ダミー回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03124776U JPH03124776U (ja) | 1991-12-17 |
| JP2514581Y2 true JP2514581Y2 (ja) | 1996-10-23 |
Family
ID=31533872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990031137U Expired - Lifetime JP2514581Y2 (ja) | 1990-03-28 | 1990-03-28 | Ｄｃ／ｄｃコンバータの電子ダミー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2514581Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6383685A (ja) * | 1986-09-27 | 1988-04-14 | Oki Electric Ind Co Ltd | 音響測深機 |
-
1990
- 1990-03-28 JP JP1990031137U patent/JP2514581Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03124776U (ja) | 1991-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2514581Y2 (ja) | Ｄｃ／ｄｃコンバータの電子ダミー回路 | |
| JP3428008B2 (ja) | スイッチング電源装置の出力電圧検出回路 | |
| US6671190B2 (en) | DC/DC converter | |
| JPH0357708B2 (ja) | ||
| JP2580379Y2 (ja) | スイッチング安定化電源装置 | |
| JPS5840797Y2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPS6223273Y2 (ja) | ||
| JP2986980B2 (ja) | 多出力型スイッチング電源装置 | |
| JP2986979B2 (ja) | 多出力型スイッチング電源装置 | |
| JP2596744Y2 (ja) | 昇圧コンバータの電流検出回路 | |
| JP2894954B2 (ja) | 多出力電源装置 | |
| JP4350840B2 (ja) | リンギングチョークコンバータ | |
| JP2672333B2 (ja) | 定電流入力型ｄｃ／ｄｃコンバータ | |
| JP2577594Y2 (ja) | スイッチングレギュレ−タ | |
| JPH0635663Y2 (ja) | スイッチングレギュレータ | |
| JPH028552Y2 (ja) | ||
| JPH0241654A (ja) | リンギングチョークコンバータ電源装置 | |
| JP2000341945A (ja) | リンギングチョークコンバータ回路 | |
| JP2795232B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0635661Y2 (ja) | スイッチングレギュレータ | |
| JPH11341805A (ja) | 安定化電源回路 | |
| JP3029037B2 (ja) | コンバータの制御方法 | |
| JPH0619329Y2 (ja) | リンギングチョークコンバータ | |
| JPS6317276B2 (ja) | ||
| JPH062472Y2 (ja) | 磁気増幅器制御型スイツチング電源 |