JP2577594Y2 - スイッチングレギュレ−タ - Google Patents
スイッチングレギュレ−タInfo
- Publication number
- JP2577594Y2 JP2577594Y2 JP1991064268U JP6426891U JP2577594Y2 JP 2577594 Y2 JP2577594 Y2 JP 2577594Y2 JP 1991064268 U JP1991064268 U JP 1991064268U JP 6426891 U JP6426891 U JP 6426891U JP 2577594 Y2 JP2577594 Y2 JP 2577594Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- switching element
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、フライバック型即ちオ
ン・オフ型のスイッチングレギュレータに関する。
ン・オフ型のスイッチングレギュレータに関する。
【０００２】
【従来の技術】直流電源の一端と他端との間にトランス
の１次巻線とスイッチング素子との直列回路を接続し、
トランスの２次巻線に整流平滑回路を接続したスイッチ
ングレギュレータは広く使用されている。この種のスイ
ッチングレギュレータにおいては、出力電圧が一定にな
るように定電圧制御する。整流平滑回路から負荷に供給
する出力電流が所定値以上になることを制限するため
に、整流平滑回路の出力ラインに電流検出抵抗を接続
し、この電流検出抵抗の電圧が所定値に達した時にスイ
ッチング素子をオフ制御する回路を設けることがある。
の１次巻線とスイッチング素子との直列回路を接続し、
トランスの２次巻線に整流平滑回路を接続したスイッチ
ングレギュレータは広く使用されている。この種のスイ
ッチングレギュレータにおいては、出力電圧が一定にな
るように定電圧制御する。整流平滑回路から負荷に供給
する出力電流が所定値以上になることを制限するため
に、整流平滑回路の出力ラインに電流検出抵抗を接続
し、この電流検出抵抗の電圧が所定値に達した時にスイ
ッチング素子をオフ制御する回路を設けることがある。
【０００３】
【考案が解決しようとする課題】ところで、電流検出抵
抗を出力ラインに接続すると、必然的に電力損失が生
じ、効率が低下する。また、トランスの１次側と２次側
を電気的に絶縁することが必要な場合には、２次側の電
流検出信号をフォトカプラーを使用して１次側に伝送す
ることが必要になり、装置がコスト高になる。
抗を出力ラインに接続すると、必然的に電力損失が生
じ、効率が低下する。また、トランスの１次側と２次側
を電気的に絶縁することが必要な場合には、２次側の電
流検出信号をフォトカプラーを使用して１次側に伝送す
ることが必要になり、装置がコスト高になる。
【０００４】そこで、本考案の目的は、出力電流の変化
を電流検出抵抗を使用しないで検出することができるス
イッチングレギュレータを提供することにある。
を電流検出抵抗を使用しないで検出することができるス
イッチングレギュレータを提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の本考案のスイッチングレギュレータは、直流電源の一
端と他端との間に接続されたトランスの１次巻線とスイ
ッチング素子との直列回路と、前記トランスの２次巻線
と、前記スイッチング素子のオン期間にオフ状態にな
り、オフ期間にオン状態になる方向性を有している整流
ダイオードと前記整流ダイオードの出力を平滑するコン
デンサとを有する出力整流平滑回路と、負荷に供給する
ための前記出力整流平滑回路の出力電圧が一定になるよ
うに前記スイッチング素子を定電圧制御する定電圧制御
回路と、前記トランスに設けられた３次巻線又は前記１
次巻線に接続され且つ前記負荷に流れる電流の大きさの
変化に対応して生じる前記スイッチング素子のターンオ
フ時の前記３次巻線又は前記１次巻線の電圧に含まれる
スパイク電圧のレベル変化を示す電圧が得られるように
構成された制御用整流平滑回路と、前記制御用整流平滑
回路の出力電圧が前記負荷に流れる電流の過電流レベル
に対応する所定レベルに達した時に前記負荷に流れる電
流を遮断又は抑制するように前記スイッチング素子を制
御する過電流保護回路とを有する。
の本考案のスイッチングレギュレータは、直流電源の一
端と他端との間に接続されたトランスの１次巻線とスイ
ッチング素子との直列回路と、前記トランスの２次巻線
と、前記スイッチング素子のオン期間にオフ状態にな
り、オフ期間にオン状態になる方向性を有している整流
ダイオードと前記整流ダイオードの出力を平滑するコン
デンサとを有する出力整流平滑回路と、負荷に供給する
ための前記出力整流平滑回路の出力電圧が一定になるよ
うに前記スイッチング素子を定電圧制御する定電圧制御
回路と、前記トランスに設けられた３次巻線又は前記１
次巻線に接続され且つ前記負荷に流れる電流の大きさの
変化に対応して生じる前記スイッチング素子のターンオ
フ時の前記３次巻線又は前記１次巻線の電圧に含まれる
スパイク電圧のレベル変化を示す電圧が得られるように
構成された制御用整流平滑回路と、前記制御用整流平滑
回路の出力電圧が前記負荷に流れる電流の過電流レベル
に対応する所定レベルに達した時に前記負荷に流れる電
流を遮断又は抑制するように前記スイッチング素子を制
御する過電流保護回路とを有する。
【０００６】また、本考案のスイッチングレギュレータ
において、前記定電圧制御回路は、前記出力整流平滑回
路の出力端子間に接続された出力電圧検出回路と、基準
電圧源と、前記出力電圧検出回路から得られた出力電圧
検出値と前記基準電圧源から得られた基準電圧との差に
対応する誤差信号を形成する誤差信号形成手段と、三角
波電圧を発生する三角波発生器と、前記誤差信号形成手
段に接続された第１の入力端子と前記三角波発生器に接
続された第２の入力端子とを有し、前記誤差信号と前記
三角波電圧とを比較してパルス幅変調信号を形成して前
記スイッチング素子の制御端子に供給する電圧比較器と
から成り、前記過電流保護回路は、前記制御用整流平滑
回路の出力電圧が前記所定レベルに達した時にトリガ信
号を発生する回路と、前記トリガ信号に応答してセット
状態となり、リセット信号が供給されるまでセット状態
を保持し、前記セット状態の出力電圧を前記電圧比較器
の前記第１の入力端子に供給することによって前記比較
器からのパルス幅変調信号の発生を阻止するように構成
されたフリップフロップとから成る。
において、前記定電圧制御回路は、前記出力整流平滑回
路の出力端子間に接続された出力電圧検出回路と、基準
電圧源と、前記出力電圧検出回路から得られた出力電圧
検出値と前記基準電圧源から得られた基準電圧との差に
対応する誤差信号を形成する誤差信号形成手段と、三角
波電圧を発生する三角波発生器と、前記誤差信号形成手
段に接続された第１の入力端子と前記三角波発生器に接
続された第２の入力端子とを有し、前記誤差信号と前記
三角波電圧とを比較してパルス幅変調信号を形成して前
記スイッチング素子の制御端子に供給する電圧比較器と
から成り、前記過電流保護回路は、前記制御用整流平滑
回路の出力電圧が前記所定レベルに達した時にトリガ信
号を発生する回路と、前記トリガ信号に応答してセット
状態となり、リセット信号が供給されるまでセット状態
を保持し、前記セット状態の出力電圧を前記電圧比較器
の前記第１の入力端子に供給することによって前記比較
器からのパルス幅変調信号の発生を阻止するように構成
されたフリップフロップとから成る。
【０００７】
【作用】スイッチング素子のオン期間には整流ダイオー
ドがオフであるので、トランスのインダクタンスにエネ
ルギーが蓄積される。この蓄積エネルギーはスイッチン
グ素子オフ期間に放出される。スイッチング素子のオン
からオフへの転換時にトランスにスパイク電圧（サージ
電圧）が発生する。このスパイク電圧のピーク値は出力
電流の大きさにほぼ比例する。従って、制御用整流平滑
回路の出力電圧は、出力電流にほぼ比例して僅かに変化
する。出力電流の遮断または抑制は制御用整流平滑回路
の電圧に基づくスイッチング素子の制御によって達成さ
れる。
ドがオフであるので、トランスのインダクタンスにエネ
ルギーが蓄積される。この蓄積エネルギーはスイッチン
グ素子オフ期間に放出される。スイッチング素子のオン
からオフへの転換時にトランスにスパイク電圧（サージ
電圧）が発生する。このスパイク電圧のピーク値は出力
電流の大きさにほぼ比例する。従って、制御用整流平滑
回路の出力電圧は、出力電流にほぼ比例して僅かに変化
する。出力電流の遮断または抑制は制御用整流平滑回路
の電圧に基づくスイッチング素子の制御によって達成さ
れる。
【０００８】
【実施例】次に、図１〜図３を参照して本考案の実施例
に係わるフライバック型スイッチングレギュレータを説
明する。図１において直流電源１の一端と他端との間に
はトランス２の１次巻線３と変換用スイッチング素子と
してのトランジスタ４との直列回路が接続されている。
トランス２の２次巻線５には、ダイオード６とコンデン
サ７とから成る出力整流平滑回路８が接続されている。
この出力整流平滑回路８の出力端子９、１０間には負荷
１１が接続されている。
に係わるフライバック型スイッチングレギュレータを説
明する。図１において直流電源１の一端と他端との間に
はトランス２の１次巻線３と変換用スイッチング素子と
してのトランジスタ４との直列回路が接続されている。
トランス２の２次巻線５には、ダイオード６とコンデン
サ７とから成る出力整流平滑回路８が接続されている。
この出力整流平滑回路８の出力端子９、１０間には負荷
１１が接続されている。
【０００９】出力端子９、１０間の電圧Ｖ0 を一定にす
るための定電圧制御回路１２は、出力端子９、１０間に
接続された電圧検出用分圧抵抗１３、１４を有する。誤
差増幅器１５の一方の入力端子（正入力端子）は分圧抵
抗１３、１４の分圧点に接続され、他方の入力端子（負
入力端子）はツエナーダイオード等から成る基準電圧源
１６に接続され、出力端子には発光ダイオード１７が接
続されている。制御電源ライン１８とグランドとの間に
はホトトランジスタ１９と抵抗２０の直列回路が接続さ
れている。電圧比較器（コンパレータ）２１の一方の入
力端子（負入力端子）はホトトランジスタ２０と抵抗１
９との接続点に接続され、この他方の入力端子（正入力
端子）は三角波発生器２２に接続され、この出力端子は
トランジスタ４のベースに接続されている。
るための定電圧制御回路１２は、出力端子９、１０間に
接続された電圧検出用分圧抵抗１３、１４を有する。誤
差増幅器１５の一方の入力端子（正入力端子）は分圧抵
抗１３、１４の分圧点に接続され、他方の入力端子（負
入力端子）はツエナーダイオード等から成る基準電圧源
１６に接続され、出力端子には発光ダイオード１７が接
続されている。制御電源ライン１８とグランドとの間に
はホトトランジスタ１９と抵抗２０の直列回路が接続さ
れている。電圧比較器（コンパレータ）２１の一方の入
力端子（負入力端子）はホトトランジスタ２０と抵抗１
９との接続点に接続され、この他方の入力端子（正入力
端子）は三角波発生器２２に接続され、この出力端子は
トランジスタ４のベースに接続されている。
【００１０】負荷１１に流れる電流が一定値以上になっ
た時にトランジスタ４をオフ制御するための電流検出制
御回路として、トランス２に３次巻線２３が設けられて
おり、ここにダイオード２４と平滑用コンデンサ２５と
から成る制御用整流平滑回路２６が接続されている。ダ
イオード２４はトランジスタ４のオフ期間に３次巻線２
３に発生する電圧でオンになる方向性を有する。制御用
整流平滑回路２６の出力電圧Ｖｃは、図３に示すように
負荷電流１０に比例して変化する。従って、電圧Ｖｃに
よって負荷電流１０を判断することができる。負荷電流
１０に対応する検出電圧Ｖｃが所定値に達したか否かを
判断するためにコンデンサ２５に並列にツエナーダイオ
ード２７と抵抗２８の直列回路が接続されている。電流
検出用トランジスタ２９のベースはツエナーダイオード
２７と抵抗２８との接続点に接続され、このエミッタは
グランドに接続され、このコレクタはインバータ３０を
介してフリップフロップ３１のセット端子Ｓに接続され
ている。フリップフロップ３１の出力端子Ｑは電圧比較
器２１の負入力端子に接続されている。フリップフロッ
プ３１はリセット端子Ｒには復帰用リセット回路（図示
せず）が接続されている。従って、過電流保護回路は、
ツエナーダイオード２７と抵抗２８とトランジスタ２９
とインバータ３０とフリップフロップ３１とで構成され
ている。
た時にトランジスタ４をオフ制御するための電流検出制
御回路として、トランス２に３次巻線２３が設けられて
おり、ここにダイオード２４と平滑用コンデンサ２５と
から成る制御用整流平滑回路２６が接続されている。ダ
イオード２４はトランジスタ４のオフ期間に３次巻線２
３に発生する電圧でオンになる方向性を有する。制御用
整流平滑回路２６の出力電圧Ｖｃは、図３に示すように
負荷電流１０に比例して変化する。従って、電圧Ｖｃに
よって負荷電流１０を判断することができる。負荷電流
１０に対応する検出電圧Ｖｃが所定値に達したか否かを
判断するためにコンデンサ２５に並列にツエナーダイオ
ード２７と抵抗２８の直列回路が接続されている。電流
検出用トランジスタ２９のベースはツエナーダイオード
２７と抵抗２８との接続点に接続され、このエミッタは
グランドに接続され、このコレクタはインバータ３０を
介してフリップフロップ３１のセット端子Ｓに接続され
ている。フリップフロップ３１の出力端子Ｑは電圧比較
器２１の負入力端子に接続されている。フリップフロッ
プ３１はリセット端子Ｒには復帰用リセット回路（図示
せず）が接続されている。従って、過電流保護回路は、
ツエナーダイオード２７と抵抗２８とトランジスタ２９
とインバータ３０とフリップフロップ３１とで構成され
ている。
【００１１】制御用整流平滑回路２６の出力を定電圧制
御回路１２の電源として兼用するために、コンデンサ２
５の一端がダイオード３２を介して制御電源ライン１８
に接続されている。なお、制御電源ライン１８には、出
力電圧Ｖ0 が得られる迄の期間の電圧を供給するための
起動回路３３が接続されている。図示が省略されている
が、制御電源ライン１８には電圧比較器２１、三角波発
生器２２、フリップフロップ３１等の電源端子が接続さ
れている。
御回路１２の電源として兼用するために、コンデンサ２
５の一端がダイオード３２を介して制御電源ライン１８
に接続されている。なお、制御電源ライン１８には、出
力電圧Ｖ0 が得られる迄の期間の電圧を供給するための
起動回路３３が接続されている。図示が省略されている
が、制御電源ライン１８には電圧比較器２１、三角波発
生器２２、フリップフロップ３１等の電源端子が接続さ
れている。
【００１２】
【動作】正常動作時には、電圧比較器２１から発生する
ＰＷＭ信号によってトランジスタ４がオン・オフ制御さ
れる。トランジスタ４のオン期間にはインダクタンスを
有する１次巻線３を介してコレクタ電流が流れる。この
時、２次側のダイオード６は逆バイアスされてオフ状態
にある。トランジスタ４がオフに転換すると、ダイオー
ド６がオンになり、トランス２に蓄積されたエネルギー
がダイオード６を介してコンデンサ９及び負荷１１に放
出される。出力電圧は抵抗１３、１４の分圧回路で検出
され、これと基準電圧源１６の電圧との差に対応する出
力が誤差増幅器１５から得られる。発光ダイオード１７
は出力電圧の大小に対応した光を放射し、これに光結合
されたホトトランジスタ１９の抵抗値は出力電圧と逆比
例的に変化する。ホトトランジスタ１９と抵抗２０とで
分割された電圧は電圧比較器２１で三角波と比較され、
ＰＷＭ波がトランジスタ４に与えられる。
ＰＷＭ信号によってトランジスタ４がオン・オフ制御さ
れる。トランジスタ４のオン期間にはインダクタンスを
有する１次巻線３を介してコレクタ電流が流れる。この
時、２次側のダイオード６は逆バイアスされてオフ状態
にある。トランジスタ４がオフに転換すると、ダイオー
ド６がオンになり、トランス２に蓄積されたエネルギー
がダイオード６を介してコンデンサ９及び負荷１１に放
出される。出力電圧は抵抗１３、１４の分圧回路で検出
され、これと基準電圧源１６の電圧との差に対応する出
力が誤差増幅器１５から得られる。発光ダイオード１７
は出力電圧の大小に対応した光を放射し、これに光結合
されたホトトランジスタ１９の抵抗値は出力電圧と逆比
例的に変化する。ホトトランジスタ１９と抵抗２０とで
分割された電圧は電圧比較器２１で三角波と比較され、
ＰＷＭ波がトランジスタ４に与えられる。
【００１３】出力電圧Ｖ0 が基準値よりも高くなると、
ホトトランジスタ１９の抵抗値が小さくなり、電圧比較
器２１の負入力端子の電位が高くなるため、ＰＷＭ波の
パルス幅が短くなり、出力電圧が基準値に戻される。出
力電圧が基準値よりも低下した時には上記と逆の動作に
なる。
ホトトランジスタ１９の抵抗値が小さくなり、電圧比較
器２１の負入力端子の電位が高くなるため、ＰＷＭ波の
パルス幅が短くなり、出力電圧が基準値に戻される。出
力電圧が基準値よりも低下した時には上記と逆の動作に
なる。
【００１４】出力電圧はほぼ一定に制御されているの
で、２次側のダイオード６のオン期間には３次巻線２３
にほぼ一定の電圧が得られる。しかし、図２に示すよう
にトランジスタ４のターンオフ時にスパイク（サージ）
電圧Ｖs が発生する。このスパイク電圧Ｖs のピーク値
は図２で点線で示すように負荷電流Ｉ0 の大きさに対し
て比例的に変化する。従って、コンデンサ２５の電圧Ｖ
c は負荷電流Ｉ0 の増加に応じて図３に示すように増加
する。負荷電流Ｉ0 が所定過電流レベルＩ1 に達する
と、電圧Ｖc も所定電圧レベルＶ1 に達し、ツエナーダ
イオード２７及びトランジスタ２９がオン状態になる。
これにより、インバータ３０からトリガ信号が発生し、
フリップフロップ３１がセットされ、高レベル出力が電
圧比較器２１の負入力端子に印加される。フリップフロ
ップ３１の出力電圧は三角波発生器２２の三角波の振幅
よりも大きく設定されているので、電圧比較器２１から
ＰＷＭ波が発生しなくなり、トランジスタ４のオフ状態
が維持される。この結果、出力電圧Ｖ0 及び出力電流Ｉ
0 は低下する。負荷１１に対する電力供給を開始する時
には、フリップフロップ３１をリセットする。これによ
り、再び電圧比較器２１からＰＷＭパルスが発生する。
で、２次側のダイオード６のオン期間には３次巻線２３
にほぼ一定の電圧が得られる。しかし、図２に示すよう
にトランジスタ４のターンオフ時にスパイク（サージ）
電圧Ｖs が発生する。このスパイク電圧Ｖs のピーク値
は図２で点線で示すように負荷電流Ｉ0 の大きさに対し
て比例的に変化する。従って、コンデンサ２５の電圧Ｖ
c は負荷電流Ｉ0 の増加に応じて図３に示すように増加
する。負荷電流Ｉ0 が所定過電流レベルＩ1 に達する
と、電圧Ｖc も所定電圧レベルＶ1 に達し、ツエナーダ
イオード２７及びトランジスタ２９がオン状態になる。
これにより、インバータ３０からトリガ信号が発生し、
フリップフロップ３１がセットされ、高レベル出力が電
圧比較器２１の負入力端子に印加される。フリップフロ
ップ３１の出力電圧は三角波発生器２２の三角波の振幅
よりも大きく設定されているので、電圧比較器２１から
ＰＷＭ波が発生しなくなり、トランジスタ４のオフ状態
が維持される。この結果、出力電圧Ｖ0 及び出力電流Ｉ
0 は低下する。負荷１１に対する電力供給を開始する時
には、フリップフロップ３１をリセットする。これによ
り、再び電圧比較器２１からＰＷＭパルスが発生する。
【００１５】このスイッチングレギュレータは次の効果
を有する。 （１） ２次側に負荷電流検出抵抗を設けることなしに
負荷電流１０の値を知ることが出来る。従って、トラン
ス２の１次側と２次側とを電気的に絶縁する場合に、ホ
トカプラー等による電流検出信号伝送手段を設けること
が不要になり、低コスト化を図ることができる。 （２） 電流検出抵抗が不要になるので、電力損失が小
さくなる。 （３） 制御用整流平滑回路２６は電流検出と定電圧制
御回路１２の電源との両方に使用されているので、構成
の簡略化が図られている。（４） 過電流保護回路は、フリップフロップ３１の出
力で電圧比較器２１を制御してＰＷＭパルス（パルス幅
変調パルス）の発生を阻止する構成であるので、定電圧
制御回路１２の一部を兼用して過電流保護を容易且つ確
実に達成することができる。
を有する。 （１） ２次側に負荷電流検出抵抗を設けることなしに
負荷電流１０の値を知ることが出来る。従って、トラン
ス２の１次側と２次側とを電気的に絶縁する場合に、ホ
トカプラー等による電流検出信号伝送手段を設けること
が不要になり、低コスト化を図ることができる。 （２） 電流検出抵抗が不要になるので、電力損失が小
さくなる。 （３） 制御用整流平滑回路２６は電流検出と定電圧制
御回路１２の電源との両方に使用されているので、構成
の簡略化が図られている。（４） 過電流保護回路は、フリップフロップ３１の出
力で電圧比較器２１を制御してＰＷＭパルス（パルス幅
変調パルス）の発生を阻止する構成であるので、定電圧
制御回路１２の一部を兼用して過電流保護を容易且つ確
実に達成することができる。
【００１６】
【変形例】本考案は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 図４に示すように、図１の抵抗２８に対して並
列にコンデンサＣを接続した回路を構成し、負荷１１が
モータ等の場合において流れる起動（瞬時）電流に応答
してトランジスタ２９がオンになることを防ぐことがで
きる。 （２） 発光ダイオード１７を出力端子９と誤差増幅器
１５の出力端子との間に接続すること、ホトトランジス
タ１９と抵抗２０との位置を逆にすること等の変形が可
能である。 （３） １次巻線３に整流平滑回路２６を接続して負荷
電流を検出することができる。 （４） この実施例では、負荷電流Ｉ0 が一定値以上に
なった時にトランジスタ４をオフ制御し、これをフリッ
プフロップ３１で保持しているが、この代りに、トラン
ジスタ４のデューティ比を変えて負荷電流Ｉ0 を一定値
以下に制御するように構成することができる。この場合
には、制御用整流平滑回路２６の出力に応じて比較器２
１の入力レベルを変える。 （５） 図１のトランジスタ２９を誤差増幅器とし、ツ
ェナ−ダイオ−ド２７を抵抗とし、誤差増幅器の一方の
入力端子に抵抗２８の上端を接続し、他方の入力端子に
基準電圧源を接続してもよい。
く、例えば次の変形が可能なものである。 （１） 図４に示すように、図１の抵抗２８に対して並
列にコンデンサＣを接続した回路を構成し、負荷１１が
モータ等の場合において流れる起動（瞬時）電流に応答
してトランジスタ２９がオンになることを防ぐことがで
きる。 （２） 発光ダイオード１７を出力端子９と誤差増幅器
１５の出力端子との間に接続すること、ホトトランジス
タ１９と抵抗２０との位置を逆にすること等の変形が可
能である。 （３） １次巻線３に整流平滑回路２６を接続して負荷
電流を検出することができる。 （４） この実施例では、負荷電流Ｉ0 が一定値以上に
なった時にトランジスタ４をオフ制御し、これをフリッ
プフロップ３１で保持しているが、この代りに、トラン
ジスタ４のデューティ比を変えて負荷電流Ｉ0 を一定値
以下に制御するように構成することができる。この場合
には、制御用整流平滑回路２６の出力に応じて比較器２
１の入力レベルを変える。 （５） 図１のトランジスタ２９を誤差増幅器とし、ツ
ェナ−ダイオ−ド２７を抵抗とし、誤差増幅器の一方の
入力端子に抵抗２８の上端を接続し、他方の入力端子に
基準電圧源を接続してもよい。
【００１７】
【考案の効果】本考案によれば、スイッチング素子のタ
ーンオフ時に発生するスパイク電圧のピーク値が負荷電
流に対して比例的に変化することに着目し、３次巻線又
は１次巻線に接続された制御用整流平滑回路の出力電圧
に基づいて負荷電流の過電流状態を判断し、過電流状態
時には負荷電流を遮断又は抑制するので、定電圧制御回
路によって負荷に定電圧が供給されている状態において
過電流状態が発生しても、負荷電流を遮断又は抑制する
ことができる。これにより、本考案によれば、従来の電
流検出抵抗を使用した過電流保護に比べて電力損失を大
幅に低減することができる。また、本考案によれば、過
電流検出時に発生するトリガ信号によってセット状態と
なるフリップフロップの出力で電圧比較器の入力を制御
してパルス幅変調信号（ＰＷＭパルス）の送出を阻止す
るので、過電流保護を定電圧制御回路の一部を兼用して
容易に達成することができる。
ーンオフ時に発生するスパイク電圧のピーク値が負荷電
流に対して比例的に変化することに着目し、３次巻線又
は１次巻線に接続された制御用整流平滑回路の出力電圧
に基づいて負荷電流の過電流状態を判断し、過電流状態
時には負荷電流を遮断又は抑制するので、定電圧制御回
路によって負荷に定電圧が供給されている状態において
過電流状態が発生しても、負荷電流を遮断又は抑制する
ことができる。これにより、本考案によれば、従来の電
流検出抵抗を使用した過電流保護に比べて電力損失を大
幅に低減することができる。また、本考案によれば、過
電流検出時に発生するトリガ信号によってセット状態と
なるフリップフロップの出力で電圧比較器の入力を制御
してパルス幅変調信号（ＰＷＭパルス）の送出を阻止す
るので、過電流保護を定電圧制御回路の一部を兼用して
容易に達成することができる。
【図１】本考案の実施例に係わるスイッチングレギュレ
ータを示す回路図である。
ータを示す回路図である。
【図２】トランスの電圧を示す波形図である。
【図３】負荷電流と電流検出電圧との関係を示す図であ
る。
る。
【図４】変形例の電流検出回路を示す回路図である。
１ 直流電源 ２ トランス ３ １次巻線 ４ トランジスタ ５ ２次巻線 ８ 出力整流平滑回路 １２ 定電圧制御回路 ２３ ３次巻線 ２６ 制御用整流平滑回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−74154（ＪＰ，Ａ) 特開 昭63−268462（ＪＰ，Ａ) 特開 平２−114858（ＪＰ，Ａ) 特開 昭62−225165（ＪＰ，Ａ) 実開 昭63−55787（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H02M 3/00 - 3/44
Claims (1)
- 【請求項１】 直流電源の一端と他端との間に接続され
たトランスの１次巻線とスイッチング素子との直列回路
と、 前記トランスの２次巻線と、 前記スイッチング素子のオン期間にオフ状態になり、オ
フ期間にオン状態になる方向性を有している整流ダイオ
ードと前記整流ダイオードの出力を平滑するコンデンサ
とを有する出力整流平滑回路と、 負荷に供給するための前記出力整流平滑回路の出力電圧
が一定になるように前記スイッチング素子を定電圧制御
する定電圧制御回路とを備えたスイッチングレギュレー
タにおいて、 前記トランスに設けられた３次巻線又は前記１次巻線に
接続され且つ前記負荷に流れる電流の大きさの変化に対
応して生じる前記スイッチング素子のターンオフ時の前
記３次巻線又は前記１次巻線の電圧に含まれるスパイク
電圧のレベル変化を示す電圧が得られるように構成され
た制御用整流平滑回路と、 前記制御用整流平滑回路の出力電圧が前記負荷に流れる
電流の過電流レベルに対応する所定レベルに達した時に
前記負荷に流れる電流を遮断又は抑制するように前記ス
イッチング素子を制御する過電流保護回路とを有し、 前記定電圧制御回路は、 前記出力整流平滑回路の出力端子間に接続された出力電
圧検出回路と、 基準電圧源と、 前記出力電圧検出回路から得られた出力電圧検出値と前
記基準電圧源から得られた基準電圧との差に対応する誤
差信号を形成する誤差信号形成手段と、 三角波電圧を発生する三角波発生器と、 前記誤差信号形成手段に接続された第１の入力端子と前
記三角波発生器に接続された第２の入力端子とを有し、
前記誤差信号と前記三角波電圧とを比較してパルス幅変
調信号を形成して前記スイッチング素子の制御端子に供
給する電圧比較器とから成り、 前記過電流保護回路は、 前記制御用整流平滑回路の出力電圧が前記所定レベルに
達した時にトリガ信号を発生する回路と、 前記トリガ信号に応答してセット状態となり、リセット
信号が供給されるまでセット状態を保持し、前記セット
状態の出力電圧を前記電圧比較器の前記第１の入力端子
に供給することによって前記比較器からのパルス幅変調
信号の発生を阻止するように構成されたフリップフロッ
プとから成る ことを特徴とするスイッチングレギュレー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991064268U JP2577594Y2 (ja) | 1991-07-18 | 1991-07-18 | スイッチングレギュレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991064268U JP2577594Y2 (ja) | 1991-07-18 | 1991-07-18 | スイッチングレギュレ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0511793U JPH0511793U (ja) | 1993-02-12 |
| JP2577594Y2 true JP2577594Y2 (ja) | 1998-07-30 |
Family
ID=13253289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991064268U Expired - Fee Related JP2577594Y2 (ja) | 1991-07-18 | 1991-07-18 | スイッチングレギュレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2577594Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010056662A (ko) * | 1999-12-16 | 2001-07-04 | 박종섭 | 과부하 방지를 위한 전원 관리 시스템 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63268462A (ja) * | 1987-04-27 | 1988-11-07 | Hitachi Lighting Ltd | 過電圧保護回路 |
| JPH0274154A (ja) * | 1988-09-07 | 1990-03-14 | Fujitsu Aisotetsuku Kk | 過電圧保護回路 |
-
1991
- 1991-07-18 JP JP1991064268U patent/JP2577594Y2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010056662A (ko) * | 1999-12-16 | 2001-07-04 | 박종섭 | 과부하 방지를 위한 전원 관리 시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0511793U (ja) | 1993-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100285949B1 (ko) | 배터리 충전회로 | |
| US5602726A (en) | Uninterruptive switching regulator | |
| JPS6024664B2 (ja) | スイツチング形電源回路 | |
| JP2612831B2 (ja) | ブロツキング発振式スイツチング・レギユレータ | |
| JP2577594Y2 (ja) | スイッチングレギュレ−タ | |
| JP2004208379A (ja) | 多出力スイッチング電源装置 | |
| JP4403663B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP3267730B2 (ja) | 自動電圧切換式電源回路 | |
| JP3475415B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPS64917B2 (ja) | ||
| JPH0357708B2 (ja) | ||
| JP2672333B2 (ja) | 定電流入力型ｄｃ／ｄｃコンバータ | |
| JPS635434Y2 (ja) | ||
| JP3058304B2 (ja) | コンバータの過電流保護回路 | |
| JPH06284714A (ja) | 絶縁型ｄｃ−ｄｃコンバータ | |
| JP2514581Y2 (ja) | Ｄｃ／ｄｃコンバータの電子ダミー回路 | |
| JP3287039B2 (ja) | スイッチング電源装置 | |
| JP2795232B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2953690B2 (ja) | スイッチング電源装置 | |
| JPS648525B2 (ja) | ||
| JP2002320382A (ja) | スイッチング電源装置 | |
| JP2903939B2 (ja) | スイッチング電源装置 | |
| JPH0568189B2 (ja) | ||
| JP3543287B2 (ja) | 電源回路 | |
| JPH0537666Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |