JPS6223273Y2 - - Google Patents
Info
- Publication number
- JPS6223273Y2 JPS6223273Y2 JP18864981U JP18864981U JPS6223273Y2 JP S6223273 Y2 JPS6223273 Y2 JP S6223273Y2 JP 18864981 U JP18864981 U JP 18864981U JP 18864981 U JP18864981 U JP 18864981U JP S6223273 Y2 JPS6223273 Y2 JP S6223273Y2
- Authority
- JP
- Japan
- Prior art keywords
- photocoupler
- output voltage
- transistor
- base
- switching transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004804 winding Methods 0.000 claims description 25
- 238000009499 grossing Methods 0.000 claims description 8
- 239000000284 extract Substances 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 9
- 230000007423 decrease Effects 0.000 description 9
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】
本考案は、リンギングチヨークコンバータに係
り、特にリンギングチヨークコンバータの効率の
改善に関する。
り、特にリンギングチヨークコンバータの効率の
改善に関する。
第１図に従来のリンギングチヨークコンバータ
の一例を示す。この図において、トランスＴは一
次巻線n1、二次巻線n2、帰還巻線n3を有し、前記
一次巻線n1、スイツチングトランジスタQ1及び
抵抗器R1の直列回路が直流電源Ｅに接続されて
いる。前記帰還巻線n3の一端はスイツチングトラ
ンジスタQ1のエミツタに接続され、他端は整流
ダイオードD1及びコンデンサC1の並列回路と抵
抗器R2との直列接続とを介してトランジスタQ1
のベースに接続される。またトランジスタQ1の
ベースと直流電源Ｅの正側端との間に起動用の抵
抗器R3が設けられている。なお前記一次巻線n1
に並列にダイオードD2と抵抗器R4との直列回路
が接続され、さらに抵抗器R4に並列コンデンサ
C2が接続されている。前記スイツチングトラン
ジスタQ1のベース、エミツタ間にはトランジス
タQ2を有する分流回路１が設けられている。こ
の分流回路１はまたフオトカプラPCの受光素子
としてのフオトトランジスタPC1を有している。
そして、前記トランジスタQ2のベースには整流
ダイオードD3及びコンデンサC3で整流平滑した
電圧が抵抗器R5及びフオトトランジスタPC1を通
して加えられるようになつている。なお、トラン
ジスタQ2のベース、エミツタ間には抵抗器R6及
びコンデンサC4が並列に接続されている。
の一例を示す。この図において、トランスＴは一
次巻線n1、二次巻線n2、帰還巻線n3を有し、前記
一次巻線n1、スイツチングトランジスタQ1及び
抵抗器R1の直列回路が直流電源Ｅに接続されて
いる。前記帰還巻線n3の一端はスイツチングトラ
ンジスタQ1のエミツタに接続され、他端は整流
ダイオードD1及びコンデンサC1の並列回路と抵
抗器R2との直列接続とを介してトランジスタQ1
のベースに接続される。またトランジスタQ1の
ベースと直流電源Ｅの正側端との間に起動用の抵
抗器R3が設けられている。なお前記一次巻線n1
に並列にダイオードD2と抵抗器R4との直列回路
が接続され、さらに抵抗器R4に並列コンデンサ
C2が接続されている。前記スイツチングトラン
ジスタQ1のベース、エミツタ間にはトランジス
タQ2を有する分流回路１が設けられている。こ
の分流回路１はまたフオトカプラPCの受光素子
としてのフオトトランジスタPC1を有している。
そして、前記トランジスタQ2のベースには整流
ダイオードD3及びコンデンサC3で整流平滑した
電圧が抵抗器R5及びフオトトランジスタPC1を通
して加えられるようになつている。なお、トラン
ジスタQ2のベース、エミツタ間には抵抗器R6及
びコンデンサC4が並列に接続されている。
一方、前記トランスＴの二次巻線n2には整流ダ
イオードD4及び平滑コンデンサC5から成る整流
平滑回路２が設けられ、この整流平滑回路２より
導出された出力端子３Ａ，３Ｂ間に出力電圧E0
が出されるようになつている。このような二次側
出力回路には定電圧ダイオードZD、トランジス
タQ3，Q4及びフオトカプラPCの発光素子として
の発光ダイオードPC2を有する制御回路４が接続
される。この制御回路４は定電圧ダイオードZD
によつて定まる基準電圧に対し出力電圧E0が高
いかあるいは低いかを検出するためのものであ
り、出力電圧が基準電圧よりも上昇したとき発光
ダイオードPC2の発光量が増大するようになつて
いる。
イオードD4及び平滑コンデンサC5から成る整流
平滑回路２が設けられ、この整流平滑回路２より
導出された出力端子３Ａ，３Ｂ間に出力電圧E0
が出されるようになつている。このような二次側
出力回路には定電圧ダイオードZD、トランジス
タQ3，Q4及びフオトカプラPCの発光素子として
の発光ダイオードPC2を有する制御回路４が接続
される。この制御回路４は定電圧ダイオードZD
によつて定まる基準電圧に対し出力電圧E0が高
いかあるいは低いかを検出するためのものであ
り、出力電圧が基準電圧よりも上昇したとき発光
ダイオードPC2の発光量が増大するようになつて
いる。
以上の構成において、トランスＴの一次巻線n1
に流れる電流はスイツチングトランジスタQ1に
より断続され、この結果、二次巻線n2に交流電圧
が現れ、これが整流平滑回路にて整流平滑されて
出力端子３Ａ，３Ｂ間に出力電圧E0が得られ
る。そして、軽負荷時等において出力電圧E0が
基準電圧よりも高くなつたときは、制御回路４に
より発光ダイオードPC2が発光量が増加する方向
に駆動され、これによりフオトトランジスタPC1
の内部抵抗が低下し、トランジスタQ2のベース
電流が増加する。この結果、抵抗器R2を通して
帰還された電流のうちトランジスタQ2で分流さ
れる割合が増加し、これによりトランスＴに入る
電力は抑制され出力電圧E0は安定化される。
に流れる電流はスイツチングトランジスタQ1に
より断続され、この結果、二次巻線n2に交流電圧
が現れ、これが整流平滑回路にて整流平滑されて
出力端子３Ａ，３Ｂ間に出力電圧E0が得られ
る。そして、軽負荷時等において出力電圧E0が
基準電圧よりも高くなつたときは、制御回路４に
より発光ダイオードPC2が発光量が増加する方向
に駆動され、これによりフオトトランジスタPC1
の内部抵抗が低下し、トランジスタQ2のベース
電流が増加する。この結果、抵抗器R2を通して
帰還された電流のうちトランジスタQ2で分流さ
れる割合が増加し、これによりトランスＴに入る
電力は抑制され出力電圧E0は安定化される。
ところで、上記の如き従来の構成であると、負
荷の軽重に係りなくベース抵抗となる抵抗器R2
には常に一定の電流が流れるためスイツチングト
ランジスタQ1のベース回路の電力損失が大きく
なる。また、経年変化によりフオトカプラPCが
劣化し電流伝達率が減少した場合、分流回路１の
トランジスタQ2に充分なベース電流を流すこと
ができなくなり、出力電圧E0がはね上つてしま
い、フエイルセーフとはならず負荷側に危険をお
よぼす可能性がある。
荷の軽重に係りなくベース抵抗となる抵抗器R2
には常に一定の電流が流れるためスイツチングト
ランジスタQ1のベース回路の電力損失が大きく
なる。また、経年変化によりフオトカプラPCが
劣化し電流伝達率が減少した場合、分流回路１の
トランジスタQ2に充分なベース電流を流すこと
ができなくなり、出力電圧E0がはね上つてしま
い、フエイルセーフとはならず負荷側に危険をお
よぼす可能性がある。
本考案は、上記の点に鑑み、スイツチングトラ
ンジスタのベースに直列に挿入されるベース抵抗
を常に最適な値に制御することにより、スイツチ
ングトランジスタのベース回路の電力損失を低減
し、しかも一次側と二次側とを結合するためのフ
オトカプラが劣化した際のフエイルセーフ機能を
備えたリンギングチヨークコンバータを提供しよ
うとするものである。
ンジスタのベースに直列に挿入されるベース抵抗
を常に最適な値に制御することにより、スイツチ
ングトランジスタのベース回路の電力損失を低減
し、しかも一次側と二次側とを結合するためのフ
オトカプラが劣化した際のフエイルセーフ機能を
備えたリンギングチヨークコンバータを提供しよ
うとするものである。
以下、本考案に係るリンギングチヨークコンバ
ータの実施例を図面に従つて説明する。
ータの実施例を図面に従つて説明する。
第２図において、トランスＴの一次巻線n1とス
イツチングトランジスタQ1の直列回路は直流電
源Ｅに接続され、帰還巻線n3の一端はスイツチン
グトランジスタQ1のエミツタに接続され、他端
は整流ダイオードD5と、抵抗器R7、トランジス
タQ5及びフオトカプラPCのフオトトランジスタ
PC1を有する電流制限回路５とを介して前記スイ
ツチングトランジスタQ1のベースに接続され
る。この場合、トランジスタQ5とフオトトラン
ジスタPC1とはダーリントン接続されており、整
流ダイオードD5、抵抗器R7、トランジスタQ5か
ら成る第１の直列回路と、コンデンサC6と抵抗
器R8の第２の直列回路とで電流制限回路５は構
成されており、これらの両直列回路により帰還巻
線n3の一端とスイツチングトランジスタQ1のベ
ースとを接続している。さらに、帰還巻線n3には
ダイオードD6、コンデンサC7、抵抗器R9が接続
され、これらにより負電圧が作成され、この負電
圧は定電圧ダイオードD7を介してトランジスタ
Q1のベースに接続されている。トランジスタQ1
のベース、エミツタ間には保護用ダイオードD8
が接続される。
イツチングトランジスタQ1の直列回路は直流電
源Ｅに接続され、帰還巻線n3の一端はスイツチン
グトランジスタQ1のエミツタに接続され、他端
は整流ダイオードD5と、抵抗器R7、トランジス
タQ5及びフオトカプラPCのフオトトランジスタ
PC1を有する電流制限回路５とを介して前記スイ
ツチングトランジスタQ1のベースに接続され
る。この場合、トランジスタQ5とフオトトラン
ジスタPC1とはダーリントン接続されており、整
流ダイオードD5、抵抗器R7、トランジスタQ5か
ら成る第１の直列回路と、コンデンサC6と抵抗
器R8の第２の直列回路とで電流制限回路５は構
成されており、これらの両直列回路により帰還巻
線n3の一端とスイツチングトランジスタQ1のベ
ースとを接続している。さらに、帰還巻線n3には
ダイオードD6、コンデンサC7、抵抗器R9が接続
され、これらにより負電圧が作成され、この負電
圧は定電圧ダイオードD7を介してトランジスタ
Q1のベースに接続されている。トランジスタQ1
のベース、エミツタ間には保護用ダイオードD8
が接続される。
一方、トランスＴの二次巻線n2には整流ダイオ
ードD4及び平滑コンデンサC5から成る整流平滑
回路２が接続され、さらにその出力回路に出力端
子３Ａ，３Ｂ間に現れる出力電圧E0を検出する
ための制御回路４Ａが設けられる。この場合、フ
オトカプラPCの発光ダイオードPC2はトランジ
スタQ3のコレクタ側に設けられ、出力電圧E0が
定電圧ダイオードZDにより定まる基準電圧より
も高くなつたとき発光ダイオードPC2の発光量が
減少するようになつている。なお、第１図と同一
部分は同一符号で示してある。
ードD4及び平滑コンデンサC5から成る整流平滑
回路２が接続され、さらにその出力回路に出力端
子３Ａ，３Ｂ間に現れる出力電圧E0を検出する
ための制御回路４Ａが設けられる。この場合、フ
オトカプラPCの発光ダイオードPC2はトランジ
スタQ3のコレクタ側に設けられ、出力電圧E0が
定電圧ダイオードZDにより定まる基準電圧より
も高くなつたとき発光ダイオードPC2の発光量が
減少するようになつている。なお、第１図と同一
部分は同一符号で示してある。
上記構成において、スイツチングトランジスタ
Q1のベース抵抗は等価的に抵抗器R7とトランジ
スタQ5のコレクタ、エミツタ間抵抗で示される
ことになり、抵抗器R7の抵抗値は最大出力に対
応した値に設定される。今、仮りに出力端子３
Ａ，３Ｂ間に接続された負荷が軽くなると出力電
圧E0は上昇するが、制御回路４Ａで駆動される
フオトカプラPCの発光ダイオードPC2は発光量
が減少し、この結果フオトカプラPCのフオトト
ランジスタPC1の電流が少なくなり、これにより
トランジスタQ5のベース、エミツタ間抵抗は大
きくなり、スイツチングトランジスタQ1のベー
ス電流は減少する方向に制御される。この結果、
出力電圧の定電圧化が図られる。
Q1のベース抵抗は等価的に抵抗器R7とトランジ
スタQ5のコレクタ、エミツタ間抵抗で示される
ことになり、抵抗器R7の抵抗値は最大出力に対
応した値に設定される。今、仮りに出力端子３
Ａ，３Ｂ間に接続された負荷が軽くなると出力電
圧E0は上昇するが、制御回路４Ａで駆動される
フオトカプラPCの発光ダイオードPC2は発光量
が減少し、この結果フオトカプラPCのフオトト
ランジスタPC1の電流が少なくなり、これにより
トランジスタQ5のベース、エミツタ間抵抗は大
きくなり、スイツチングトランジスタQ1のベー
ス電流は減少する方向に制御される。この結果、
出力電圧の定電圧化が図られる。
上記実施例の構成によれば、スイツチングトラ
ンジスタQ1のベースにフオトカプラで制御され
るトランジスタQ5を直列に挿入し、常にトラン
ジスタQ1のベース電流を必要分だけ供給する構
成としたので、トランジスタQ1のベース回路の
電力損失を最小限にすることができる。この結
果、高効率化を図ることができる。また、フオト
カプラPCが劣化し電流伝達率が減少するとトラ
ンジスタQ5のベース電流は低下するが、このこ
とによつて出力電圧E0は低下するためフエイル
セーフであり、フオトカプラの劣化により負荷側
に危険を及ぼす恐れは全くなく安全性に優れてい
る。
ンジスタQ1のベースにフオトカプラで制御され
るトランジスタQ5を直列に挿入し、常にトラン
ジスタQ1のベース電流を必要分だけ供給する構
成としたので、トランジスタQ1のベース回路の
電力損失を最小限にすることができる。この結
果、高効率化を図ることができる。また、フオト
カプラPCが劣化し電流伝達率が減少するとトラ
ンジスタQ5のベース電流は低下するが、このこ
とによつて出力電圧E0は低下するためフエイル
セーフであり、フオトカプラの劣化により負荷側
に危険を及ぼす恐れは全くなく安全性に優れてい
る。
なお、スイツチングトランジスタQ1のベース
回路の電力が極く僅かであれば、フオトカプラの
フオトトランジスタを直接トランジスタQ5の代
りに使用してスイツチングトランジスタQ1のベ
ース電流を制御するようにすることも原理的には
可能である。また、制御回路４Ａの構成は適宜変
更を加えることができる。
回路の電力が極く僅かであれば、フオトカプラの
フオトトランジスタを直接トランジスタQ5の代
りに使用してスイツチングトランジスタQ1のベ
ース電流を制御するようにすることも原理的には
可能である。また、制御回路４Ａの構成は適宜変
更を加えることができる。
以上説明したように、本考案によれば、スイツ
チングトランジスタのベースに直列に挿入された
電流制限回路を、二次側の出力電圧を検出する制
御回路の検出出力でフオトカプラを介し制御する
構成としたので、スイツチングトランジスタのベ
ース電流を常に必要分だけ供給可能であり、ベー
ス回路の電力損失の少ない高効率のリンギングチ
ヨークコンバータを得ることができる。
チングトランジスタのベースに直列に挿入された
電流制限回路を、二次側の出力電圧を検出する制
御回路の検出出力でフオトカプラを介し制御する
構成としたので、スイツチングトランジスタのベ
ース電流を常に必要分だけ供給可能であり、ベー
ス回路の電力損失の少ない高効率のリンギングチ
ヨークコンバータを得ることができる。
第１図は従来のリンギングチヨークコンバータ
の一例を示す回路図、第２図は本考案に係るリン
ギングチヨークコンバータの実施例を示す回路図
である。 ２……整流平滑回路、４，４Ａ……制御回路、
５……電源制限回路、Ｔ……トランス、n1……一
次巻線、n2……二次巻線、n3……帰還巻線、Ｅ…
…直流電源、Q1乃至Q5……トランジスタ、D1乃
至D8……ダイオード、C1乃至C7……コンデン
サ、R1乃至R9……抵抗器、PC……フオトカプ
ラ、PC1……フオトトランジスタ、PC2……発光
ダイオード。
の一例を示す回路図、第２図は本考案に係るリン
ギングチヨークコンバータの実施例を示す回路図
である。 ２……整流平滑回路、４，４Ａ……制御回路、
５……電源制限回路、Ｔ……トランス、n1……一
次巻線、n2……二次巻線、n3……帰還巻線、Ｅ…
…直流電源、Q1乃至Q5……トランジスタ、D1乃
至D8……ダイオード、C1乃至C7……コンデン
サ、R1乃至R9……抵抗器、PC……フオトカプ
ラ、PC1……フオトトランジスタ、PC2……発光
ダイオード。
Claims (1)
- 一次巻線、二次巻線及び帰還巻線を有するトラ
ンスの前記一次巻線にスイツチングトランジスタ
を直列に接続して前記一次巻線の電流を断続し、
前記二次巻線側に設けられた整流平滑回路より出
力電圧を取出すリンギングチヨークコンバータに
おいて、前記帰還巻線が整流ダイオードと、これ
と直列なフオトカプラの受光素子又は該受光素子
及びトランジスタのダーリントン接続とにより構
成された電流制限回路を介して前記スイツチング
トランジスタのベースへ接続されており、また前
記二次巻線側には出力電圧を検出する制御回路が
設けられ、該制御回路で前記フオトカプラの発光
素子を駆動することにより、前記スイツチングト
ランジスタのベース電流を制御し、前記出力電圧
を安定化することを特徴とするリンギングチヨー
クコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18864981U JPS5895194U (ja) | 1981-12-19 | 1981-12-19 | リンギングチヨ−クコンバ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18864981U JPS5895194U (ja) | 1981-12-19 | 1981-12-19 | リンギングチヨ−クコンバ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5895194U JPS5895194U (ja) | 1983-06-28 |
| JPS6223273Y2 true JPS6223273Y2 (ja) | 1987-06-13 |
Family
ID=30102965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18864981U Granted JPS5895194U (ja) | 1981-12-19 | 1981-12-19 | リンギングチヨ−クコンバ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5895194U (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60255063A (ja) * | 1984-05-28 | 1985-12-16 | Oki Electric Ind Co Ltd | 自励振形スイツチングレギユレ−タ |
| JP6341034B2 (ja) * | 2014-09-24 | 2018-06-13 | 東芝ライテック株式会社 | 電源回路及び照明装置 |
-
1981
- 1981-12-19 JP JP18864981U patent/JPS5895194U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5895194U (ja) | 1983-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6047834B2 (ja) | スイツチングレギユレ−タ | |
| JPS6223273Y2 (ja) | ||
| JPH11206126A (ja) | 自励発振型スイッチング電源装置 | |
| JP2902051B2 (ja) | 低出力対応スイッチングレギュレータ | |
| JP2514581Y2 (ja) | Ｄｃ／ｄｃコンバータの電子ダミー回路 | |
| JPH1155946A (ja) | 過電流保護回路 | |
| JP3654543B2 (ja) | 電源回路 | |
| JPS6219107Y2 (ja) | ||
| JPS5840797Y2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JP2903939B2 (ja) | スイッチング電源装置 | |
| JPH0568189B2 (ja) | ||
| JPS61177163A (ja) | ソフト・スタ−ト方式 | |
| KR940005933Y1 (ko) | 인버터의 직류링크전압 제어회로 | |
| JPH06284710A (ja) | スイッチングレギュレータ制御回路 | |
| JP3005228B2 (ja) | 充電回路 | |
| JPH10257760A (ja) | スイッチング電源回路 | |
| JPH028552Y2 (ja) | ||
| JPH0713398Y2 (ja) | 電源保護回路 | |
| JPH06222845A (ja) | 突入電流抑制回路 | |
| JPS63117663A (ja) | 自励式コンバ−タ | |
| JP2536401Y2 (ja) | スイッチング電源装置 | |
| JPH0376110B2 (ja) | ||
| JPH073290U (ja) | スイッチング電源回路 | |
| JPS6317276B2 (ja) | ||
| JPH09308236A (ja) | スイッチング電源の過電流保護回路 |