JP3654543B2 - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP3654543B2 JP3654543B2 JP11425496A JP11425496A JP3654543B2 JP 3654543 B2 JP3654543 B2 JP 3654543B2 JP 11425496 A JP11425496 A JP 11425496A JP 11425496 A JP11425496 A JP 11425496A JP 3654543 B2 JP3654543 B2 JP 3654543B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- fet
- circuit
- switching element
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Rectifiers (AREA)
Description
【産業上の利用分野】
本発明は,フライホイール側或いは整流側にFETを用いた電源回路に関する。
【0002】
【従来の技術】
図4は従来の電源回路を説明するための図である。
【0003】
図4において,入力端子1,1’間に平滑用コンデンサ2を接続し,コンデンサ2に並列に,トランス3の1次巻線N1,主スイッチング素子4,電流検出回路,例えば電流検出用抵抗5からなる直列回路を接続する。トランス3の2次巻線N2間にFET6とダイオード7の直列回路を接続し,フライホイール側のFET6に並列にコンデンサ8とチョークコイル9の直列回路からなる平滑回路を接続する。
【0004】
ダイオード7の両端に抵抗10と抵抗11の直列回路を接続し,抵抗10と抵抗11の中点をFET6のゲートに接続する。コンデンサ8の両端から出力端子12,12’を介して直流電圧を出力する。2次側制御回路13は出力端子12,12’の電圧を検出し,比較増幅した信号をホトカプラ14に供給する。制御回路15は,ホトカプラ14の信号により主スイッチング素子4のオン,オフ比を制御すると共に,抵抗5の両端電圧を比較増幅回路16により比較増幅した信号によっても,主スイッチング素子4のオン,オフ比を制御する機能を有する。
【0005】
次に動作を説明する。
【0006】
先ず,制御回路15より主スイッチング素子4に駆動信号が印加されると,主スイッチング素子4がオンし,トランス3の1次巻線N1を介して電流が主スイッチング素子4に流れる。トランス3の2次巻線N2には,黒印側を正とする電圧が誘起し,コンデンサ8,チョークコイル9,ダイオード7を介して出力側に電流が供給される。
【0007】
次に,制御回路15の駆動信号が消失すると,主スイッチング素子4がオフする。主スイッチング素子4のオン期間にチョークコイル9に蓄積されたエネルギがFET6を介してコンデンサ8と出力に供給される。このとき,トランス3の2次巻線N2の黒印側を負とする電圧によりFET6のゲートに電流が供給されるので,FET6がオンし,FET6のソース・ドレイン間はFET6のボディダイオードの順方向電圧より低くなり,FET6に生じる損失を低減させることができる。
【0008】
【発明が解決しようとする課題】
しかし、このような従来の電源回路にあっては、FET6のゲートに流れる電流が出力電流に依存せず、一定の値であるため、出力電流の大きいときには、FET6のオンによる効率アップの効果があるが、出力電流が減少すると、FET6のゲート電流により発生する損失が、FET6のオンにより減少する損失以上になるので、低出力時の効率が悪いという問題がある。
【0009】
【発明の目的】
本発明は,このような従来の問題点に着目してなされたもので,小さな出力電流を検出した場合に,フライホイール側或いは整流側のFETのゲートに駆動信号が供給されないようにして,上記問題点を解決することを目的とする。
【0010】
【課題を解決するための手段】
請求項1に記載の発明は、1次巻線と2次巻線とを有するトランスと、該1次巻線に直列に接続された主スイッチング素子と、上記2次巻線のフライホイール側、あるいは整流側に接続されたFETと、上記主スイッチング素子を制御する制御回路と、上記主スイッチング素子を流れる電流、又は入力電流、あるいは出力電流に関連する電流を検出する電流検出回路と、この電流検出回路からの検出信号と基準値とを比較、増幅して、該検出信号が該基準値以下になるとき上記FETをオフにする比較増幅回路とからなる電源回路において、出力電流の減少に伴い、上記FETのゲート電流によって発生する損失が、該FETのオンにより減少する損失以上になるとき、そのFETをオフさせることを特徴とする電源回路を提供するものである。
【0012】
請求項2の発明は、請求項1において、上記比較増幅回路の出力信号をホトカプラによって伝達することを特徴とする電源回路を提供するものである。
【0013】
請求項3の発明は、請求項1または請求項2において、上記FETのゲートと該FETを駆動する電源との間に制御スイッチを備え、該制御スイッチは上記比較増幅回路の出力信号によってオン、オフされることを特徴とする電源回路を提供するものである。
【0014】
請求項4の発明は、請求項2または請求項3において、上記電流検出回路として変流器が用いられ、上記主スイッチング素子がオンのとき、上記変流器の出力巻線から上記ホトカプラの発光ダイオードに電流が供給されるように接続されていることを特徴とする電源回路を提供するものである。
【0015】
【発明の実施の形態】
図1及び図2は本発明の第1の実施の形態を説明するための図である。
【0016】
図1は,FET6のゲートと抵抗11間に制御スイッチ,例えばホトカプラ17の受光トランジスタを挿入し,ホトカプラ17の発光ダイオードに比較増幅回路16の信号を供給するようにしたものである。
【0017】
次に図2を用いて動作を説明する。
【0018】
先ず時刻t=t1で,駆動信号が制御回路15から主スイッチング素子4に供給されると,主スイッチング素子4はオンし,主スイッチング素子4には出力電流に比例した電流がトランス3の1次巻線N1を介して流れる。
【0019】
出力電流が規定値より大きいとき,電流検出用抵抗5の両端電圧が,基準電圧より高くなるので,比較増幅回路16はホトカプラ17の発光ダイオードに駆動信号を供給する。この状態で,時刻t=t2で主スイッチング素子4がオフすると,トランス3の2次巻線N2に誘起される電圧により,ホトカプラ17の受光トランジスタを介してFET6のゲートにエネルギが供給され,FET6がオンする。
【0020】
時刻t=t3以降,出力電流が減少し,FET6のゲート電流により発生する損失が,FET6のオンにより減少する損失以上になると,電流検出用抵抗5の両端電圧が比較増幅回路16の基準電圧より低くなり,比較増幅回路16からホトカプラ17の発光ダイオードへの駆動信号が消失する。このため,この状態では,主スイッチング素子4のオフ時にトランス3の2次巻線N2に誘起する電圧はFET6のゲートにエネルギを供給しない。
【0021】
このように,出力電流が規定値より大きいときには,FET6をオンして効率を向上させると共に,出力電流が減少して規定値より小さくなると,FET6のゲートに電流を供給しないようにして,ゲートの充電による損失が生じないようにする。
【0022】
図3は本発明の第2の実施の形態を説明するための図である。
【0023】
この実施の形態においては,電流検出回路として変流器18を用い,変流器18の2次巻線N2にダイオード19と抵抗20の直列回路を,抵抗21とホトカプラ17の発光ダイオードの直列回路を各々並列に接続して比較増幅回路16を構成している。
【0024】
主スイッチング素子4を流れる電流を変流器18で検出し,その得られた電流を抵抗20で電圧に変換している。出力電流が規定値より大きいとき,抵抗20の電圧はホトカプラ17の発光ダイオードの順方向電圧より高くなり,ホトカプラ17の発光ダイオードには抵抗21を介して電流が供給され,ホトカプラ17の受光トランジスタはオンする。
【0025】
この状態で,主スイッチング素子4がオフすると,ホトカプラ17の発光ダイオードには電流が流れないが,受光トランジスタはベースに電荷が蓄積されているので,その電荷によりオンが持続する。このため,トランス3の2次巻線N2から供給される電流は,ホトカプラ17の受光トランジスタ,抵抗11を介してFET6のゲートに流れ,FET6をオンさせる。出力電流が規定値より大きいときには,以上のように動作する。
【0026】
しかし,出力電流が減少して規定値より小さくなると,抵抗20の電圧はホトカプラ17の発光ダイオードの順方向電圧より低くなるので,ホトカプラ17の発光ダイオードには電流が流れず,ホトカプラ17の受光トランジスタはオフする。従って,FET6のゲートに電流が供給されなくなる。
【0027】
このように,出力電流が規定値より大きいときには,FET6をオンして効率を向上させると共に,出力電流が減少して規定値より小さくなると,FET6のゲートに電流を供給しないようにして,ゲートの充電による損失が生じないようにする。
【0028】
この実施の形態は,ホトカプラ17の受光トランジスタの蓄積効果を利用すると共に,基準として発光ダイオードの順方向電圧を利用した簡易形回路である。また,この実施の形態はフライホイール側のFET6のゲート回路をオフさせているが,整流側のFET22のゲート回路に適用してもよい。
【0029】
尚,トランス,主スイッチング素子,ダイオード等を含む電力変換部については,以上説明したこれらの実施例に限定されることなく,種々のものに適用することができる。
【0030】
【発明の効果】
本発明によれば、出力電流が小さいときに、フライホイール側あるいは整流側のFETに損失が生じないようにしたので、低出力時の効率を向上させることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態を説明するための図である。
【図2】本発明の第1の実施の形態を説明するための図である。
【図3】本発明の第2の実施の形態を説明するための図である。
【図4】従来例を説明するための図である。
【符号の説明】
1,1’…入力端子 2…平滑用コンデンサ
3…トランス 4…主スイッチング素子
5…抵抗 6…FET
7…ダイオード 8…コンデンサ
9…チョークコイル 10,11…抵抗
12,12’…出力端子 13…2次側制御端子
14…ホトカプラ 15…制御回路
16…比較増幅回路 17…ホトカプラ
18…変流器 19…ダイオード
20,21…抵抗 22…FET
Claims (4)
- 1次巻線と2次巻線とを有するトランスと、該1次巻線に直列に接続された主スイッチング素子と、上記2次巻線のフライホイール側、あるいは整流側に接続されたFETと、上記主スイッチング素子を制御する制御回路と、上記主スイッチング素子を流れる電流、又は入力電流、あるいは出力電流に関連する電流を検出する電流検出回路と、該電流検出回路からの検出信号と基準値とを比較、増幅して、該検出信号が該基準値以下になるときに上記FETをオフにする比較増幅回路とからなる電源回路において、
出力電流の減少に伴い、上記FETのゲート電流によって発生する損失が、該FETのオンにより減少する損失以上になるときに、該FETをオフさせることを特徴とする電源回路。 - 請求項1において、
上記比較増幅回路の出力信号をホトカプラによって伝達することを特徴とする電源回路。 - 請求項1または請求項2において、
上記FETのゲートと該FETを駆動する電源との間に制御スイッチを備え、該制御スイッチは上記比較増幅回路の出力信号によってオン、オフされることを特徴とする電源回路。 - 請求項2または請求項3において、
上記電流検出回路として変流器が用いられ、上記主スイッチング素子がオンのときに、上記変流器の出力巻線から上記ホトカプラの発光ダイオードに電流が供給されるように接続されていることを特徴とする電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11425496A JP3654543B2 (ja) | 1996-04-11 | 1996-04-11 | 電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11425496A JP3654543B2 (ja) | 1996-04-11 | 1996-04-11 | 電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09285117A JPH09285117A (ja) | 1997-10-31 |
JP3654543B2 true JP3654543B2 (ja) | 2005-06-02 |
Family
ID=14633183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11425496A Expired - Fee Related JP3654543B2 (ja) | 1996-04-11 | 1996-04-11 | 電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3654543B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001298955A (ja) * | 2000-04-17 | 2001-10-26 | Torai Eng:Kk | 同期整流回路及びこれを備えたインバータ |
-
1996
- 1996-04-11 JP JP11425496A patent/JP3654543B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09285117A (ja) | 1997-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8305776B2 (en) | Systems and methods for primary-side regulation in off-line switching-mode flyback power conversion system | |
KR20060044625A (ko) | 전압검출회로, 전원장치 및 반도체 장치 | |
US20120176818A1 (en) | Feedback of output voltage error via current sense winding | |
JP2885099B2 (ja) | 電源制御安定化回路 | |
JP3654543B2 (ja) | 電源回路 | |
EP0933866B1 (en) | Switching power supply device | |
JPH04368469A (ja) | スイッチング電源 | |
US6608769B2 (en) | Switched mode power supply with a device for limiting the output voltage | |
JP3543287B2 (ja) | 電源回路 | |
JP2004015993A (ja) | 無負荷時省電力電源装置 | |
JP4484006B2 (ja) | スイッチング電源装置 | |
JPH09182416A (ja) | カレントトランスを用いた同期整流回路 | |
JP4403663B2 (ja) | Dc/dcコンバータ | |
JPH0357708B2 (ja) | ||
JP2580379Y2 (ja) | スイッチング安定化電源装置 | |
JP3171068B2 (ja) | スイッチング電源 | |
JPH11341799A (ja) | 同期整流型dc−dcコンバータ | |
JP4214294B2 (ja) | Dc/dcコンバータ | |
JP2022122400A (ja) | スイッチング電源装置 | |
KR0152358B1 (ko) | 액티브 클램프 방식을 이용한 밧데리 초고속 충전기용 포워드 컨버터 | |
KR970077929A (ko) | 순방향 동기 정류기용 동기 및 구동 회로 | |
KR0137585Y1 (ko) | 전원공급장치 | |
JP2672333B2 (ja) | 定電流入力型dc/dcコンバータ | |
JPH028552Y2 (ja) | ||
JPH0545113Y2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030409 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050225 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |