JP2022122400A - スイッチング電源装置 - Google Patents

Abstract

【課題】従来よりもスイッチング損失が低減されたスイッチング電源装置を提供する。【解決手段】本発明に係るスイッチング電源装置１０は、一次巻線Ｔ１および二次巻線Ｔ２を有するトランスＴと、オン状態とされることにより一次巻線Ｔ１に励磁電流を通流させる第１スイッチング素子Ｑ１と、二次巻線Ｔ２の一端と出力部１２ｐとの間に設けられたチョークコイルＬとを備えている。チョークコイルＬは、直列接続された第１コイルＬ１および第２コイルＬ２からなる。第２コイルＬ２は、第１スイッチング素子Ｑ１がオン状態とされてから予め定められた時間が経過するまでの間は短絡状態とされ、その他のときは非短絡状態とされる。【選択図】図１

Description

本発明は、スイッチング電源装置に関し、特に、出力側にチョークコイルが設けられたスイッチング電源装置に関する。

従来、フォワードコンバータと呼ばれるスイッチング電源装置が知られている。図６に示すように、このタイプのスイッチング電源装置１００は、入力部１０１ｐ，１０１ｎに供給される直流電力を所望の直流電力に変換して出力部１０２ｐ，１０２ｎから出力するものであって、主に、一次巻線Ｔ_１および二次巻線Ｔ_２を有するトランスＴと、オン状態とされることにより一次巻線Ｔ_１に励磁電流を通流させるスイッチング素子Ｑと、二次巻線Ｔ_２の一端と出力部１０２ｐとの間に設けられたチョークコイルＬと、出力部１０２ｐ，１０２ｎの電圧を検出する出力電圧検出部１０５と、出力電圧検出部１０５による検出の結果に基づいてスイッチング素子Ｑを制御する制御部１０４とを備えている。

上記スイッチング電源装置１００は、例えば、特許文献１に記載されている。

特許第３２５８３６２号公報

各種電気機器のさらなる低消費電力化が求められているところ、上記スイッチング電源装置１００は、制御部１０４がスイッチング素子Ｑのゲート電圧を上昇させて該スイッチング素子Ｑをオン状態としたときに生じるスイッチング損失が比較的大きいという問題があった（図７の特に（Ｂ）参照）。なお、スイッチング損失の大きさは、ハッチング部分（三角形部分）の面積に比例している。

本発明は上記事情に鑑みてなされたものであって、従来よりもスイッチング損失が低減されたスイッチング電源装置を提供することを課題とする。

上記課題を解決するために、本発明に係るスイッチング電源装置は、一次巻線および二次巻線を有するトランスと、オン状態とされることにより一次巻線に励磁電流を通流させる第１スイッチング素子と、二次巻線の一端と出力部との間に設けられたチョークコイルとを備えたものであって、チョークコイルは、直列接続された第１コイルおよび第２コイルからなり、第２コイルは、第１スイッチング素子がオン状態とされてから予め定められた時間が経過するまでの間は短絡状態とされ、その他のときは非短絡状態とされる、との構成を有している。

この構成によれば、第１スイッチング素子がオン状態とされてから予め定められた時間が経過するまでの間はチョークコイルのインダクタンス値が減るので、第１スイッチング素子のドレイン電流がゼロから緩やかに立ち上がるようになり、スイッチング損失が低減される。また、この構成によれば、予め定められた時間が経過した後はチョークコイルのインダクタンス値が元に戻るので、ドレイン電流のピーク値が上昇してしまうことによる導通損失の増加を回避することができる。

上記スイッチング電源装置の具体的な構成としては、例えば、第２コイルに並列接続された第２スイッチング素子と、上記予め定められた時間を計測するタイマー部を含む、第２スイッチング素子のオン／オフ状態を切り替える二次側駆動部とを備えた構成が考えられる。

なお、スイッチング損失を十分に低減させるために、第２コイルのインダクタンス値は、第１コイルのインダクタンス値よりも大きいことが好ましい。

本発明によれば、従来よりもスイッチング損失が低減されたスイッチング電源装置を提供することができる。

本発明の実施例に係るスイッチング電源装置の回路図である。 本発明の実施例に係るスイッチング電源装置の詳細を示す回路図である。 本発明の実施例に係るスイッチング電源装置の動作波形図である。 チョークコイルのインダクタンス値とドレイン電流の関係を示す図である。 本発明の変形例に係るスイッチング電源装置の部分回路図である。 従来のスイッチング電源装置の回路図である。 従来のスイッチング電源装置の動作波形図である。

以下、添付図面を参照しながら、本発明に係るスイッチング電源装置の実施例について説明する。

図１に、本発明の実施例に係るスイッチング電源装置１０を示す。本実施例に係るスイッチング電源装置１０は、入力部１１ｐ，１１ｎに供給される直流電力を所望の直流電力に変換して出力部１２ｐ，１２ｎから出力するフォワードコンバータである。

スイッチング電源装置１０は、入力側（一次側）に、トランスＴを構成する一次巻線Ｔ_１と、一次巻線Ｔ_１に直列接続された第１スイッチング素子Ｑ_１と、第１スイッチング素子Ｑ_１を制御する制御部１４とを備えている。一次巻線Ｔ_１は、その一端（●側）が入力部１１ｐに接続されるとともに、他端が第１スイッチング素子Ｑ_１を介して別の入力部１１ｎに接続されている。制御部１４は、後述する出力電圧検出部１５によって検出された出力電圧が所望の電圧となるように第１スイッチング素子Ｑ_１のオン／オフ状態を制御する。第１スイッチング素子Ｑ_１がオン状態となると、一次巻線Ｔ_１に励磁電流が流れる。

この他、入力側（一次側）には、平滑コンデンサＣ_１およびリセット部１３も備えられている。リセット部１３は、トランスＴに蓄積されたエネルギーを放出させるためのものである。

また、スイッチング電源装置１０は、出力側（二次側）に、トランスＴを構成する二次巻線Ｔ_２と、２つのコイルＬ_１，Ｌ_２を直列接続してなるチョークコイルＬと、第２コイルＬ_２に並列接続された短絡回路（第２スイッチング素子Ｑ_２およびダイオードＤ_３を直列接続したもの）と、第２スイッチング素子Ｑ_２のオン／オフ状態を切り替える二次側駆動部２０と、出力部１０２ｐ，１０２ｎの電圧、すなわち、出力電圧を検出する出力電圧検出部１５とを備えている。二次側駆動部２０は、予め定められた時間ｔ_ｐを計測するタイマー部３０を有している。二次側駆動部２０は、制御部１４が出力する駆動信号（＝第１スイッチング素子Ｑ_１のゲート電圧）がＨｉｇｈレベルとなって第１スイッチング素子Ｑ_１がオン状態となると、時間ｔ_ｐが経過するまでの間、第２スイッチング素子Ｑ_２をオン状態として第２コイルＬ_２を短絡させる。第２コイルＬ_２の短絡は、駆動信号がＬｏｗレベルとなって第１スイッチング素子Ｑ_１がオフ状態となるか、時間ｔ_ｐが経過すると解除される。

この他、出力側（二次側）には、ダイオードＤ_１，Ｄ_２および平滑コンデンサＣ_２も備えられている。ダイオードＤ_１は整流ダイオードであり、ダイオードＤ_２はフライホイールダイオードである。

図２に、二次側駆動部２０の詳細な構成を示す。同図に示すように、二次側駆動部２０は、ダイオードＤ_６および抵抗Ｒ_１を直列接続したものと、ダイオードＤ_７および抵抗Ｒ_２を直列接続したものと、前述のタイマー部３０と、補助電源部４０と、駆動信号伝送部５０とを有している。

補助電源部４０は、トランスＴを構成する補助巻線Ｔ_３と、ダイオードＤ_４，Ｄ_５と、チョークコイルＬ_３と、平滑コンデンサＣ_３とを含んでいる。補助電源部４０は、出力部１２ｐの電圧を基準とした直流の補助電圧を生成するとともに、これを出力部４１ｐ，４１ｎを介して駆動信号伝送部５０に出力する。

駆動信号伝送部５０は、ゲートドライブカプラと呼ばれているもので、高速フォトカプラとゲートドライブ回路とを含んでいる。駆動信号伝送部５０は、制御部１４が出力した駆動信号に基づいて、出力ノードＮの電圧を出力部４１ｎの電圧（以下、Ｖ_４１ｎとする）と出力部４１ｐの電圧（以下、Ｖ_４１ｐとする）との間で変化させる。より詳しくは、駆動信号伝送部５０は、駆動信号がＬｏｗレベルからＨｉｇｈレベルに変化すると、出力ノードＮの電圧をＶ_４１ｎからＶ_４１ｐに変化させ、駆動信号がＨｉｇｈレベルからＬｏｗレベルに変化すると、出力ノードＮの電圧をＶ_４１ｐからＶ_４１ｎに変化させる。

タイマー部３０は、抵抗Ｒ_３と、コンデンサＣ_４と、ＮＰＮ型のトランジスタＱ_３とを含んでいる。トランジスタＱ_３は、コレクタが第２スイッチング素子Ｑ_２のゲートに接続されるとともに、エミッタが第２スイッチング素子Ｑ_２のソースに接続されている。抵抗Ｒ_３は、一端が出力ノードＮに接続されるとともに、他端がトランジスタＱ_３のベースに接続されている。また、コンデンサＣ_４は、トランジスタＱ_３のベース－エミッタ間に接続されている。

出力ノードＮの電圧がＶ_４１ｐになると、第２スイッチング素子Ｑ_２がオン状態となるとともに、抵抗Ｒ_３を介してコンデンサＣ_４が充電され始める。そして、予め定められた時間ｔ_ｐが経過すると、トランジスタＱ_３がオン状態となる。この結果、出力ノードＮの電圧がＶ_４１ｐなのかＶ_４１ｎなのかにかかわらず、第２スイッチング素子Ｑ_２はオフ状態となる。時間ｔ_ｐが経過する前に出力ノードＮの電圧がＶ_４１ｎになっても、第２スイッチング素子Ｑ_２はオフ状態となる。なお、時間ｔ_ｐは、抵抗Ｒ_３の抵抗値とコンデンサＣ_４のキャパシタンス値の積である時定数によって決まる。

図３に、本実施例に係るスイッチング電源装置１０の動作波形図を示す。これまで説明してきたように、時刻ｔ_１に第１スイッチング素子Ｑ_１のゲート電圧、すなわち駆動信号がＨｉｇｈレベルに変化して第１スイッチング素子Ｑ_１がオン状態となると、予め定められた時間ｔ_ｐに限って第２スイッチング素子Ｑ_２のゲート電圧が上昇して第２スイッチング素子Ｑ_２がオン状態となり、第２コイルＬ_２が短絡状態となる。第２コイルＬ_２が短絡状態となると、チョークコイルＬのインダクタンス値が減少し、図３（Ｂ）に示すように、第１スイッチング素子Ｑ_１のドレイン電流がゼロ近傍から緩やかに立ち上がるようになり、その結果、スイッチング損失が低減される。本発明によりスイッチング損失が低減されることは、図７（Ｂ）との比較から明らかである。

ここで、チョークコイルＬのインダクタンス値と第１スイッチング素子Ｑ_１のドレイン電流との間には、図４に示した関係がある。すなわち、チョークコイルＬのインダクタンス値が小さい場合は、ドレイン電流がゼロ近傍から緩やかに立ち上がるので、時刻ｔ_１近傍おけるスイッチング損失は少ない。その一方で、チョークコイルＬのインダクタンス値が小さい場合は、インダクタンス値が大きい場合に比べてドレイン電流が大きなピーク値をもつので、導通損失が大きい。このため、全期間においてチョークコイルＬのインダクタンス値を小さくするのではなく、本発明のように、予め定められた時間ｔ_ｐに限ってチョークコイルＬのインダクタンス値を小さくすることが好ましい。

また、第２コイルＬ_２のインダクタンス値が第１コイルＬ_１のインダクタンス値よりも小さいと、第２コイルＬ_２を短絡状態としてもチョークコイルＬのインダクタンス値がほとんど変化せず、所望のスイッチング損失低減効果が得られないことがある。このため、第２コイルＬ_２のインダクタンス値は、第１コイルＬ_１のインダクタンス値よりも大きいことが好ましい。

以上、本発明の実施例について説明してきたが、本発明の構成はこれに限定されるものではない。

例えば、本発明に係るスイッチング電源装置は、第１スイッチング素子Ｑ_１のゲート電圧波形を整形するために、制御部１４と第１スイッチング素子Ｑ_１との間に図５（Ａ）に示したような一次側駆動部（Ｄ_８，Ｄ_９，Ｒ_４，Ｒ_５）を備えていてもよい。この場合、一次側駆動部は、制御部１４が出力する駆動信号がＨｉｇｈレベルであるときにオン状態となるダイオードＤ_８で構成された経路の途中に遅延部１６が設けられていることが好ましい（図５（Ｂ）参照）。この構成によれば、駆動信号伝送部５０による遅延をキャンセルし、第２スイッチング素子Ｑ_２がオン状態となるタイミングを第１スイッチング素子Ｑ_１がオン状態となるタイミングに完全に一致させることができる。

また、二次側駆動部の回路構成は、図２に示したものに限定されない。本発明では、二次側駆動部を、第１スイッチング素子がオン状態とされてから予め定められた時間が経過するまでの間に限って第２コイルを短絡状態とする任意の回路で構成することができる。

また、本発明に係るスイッチング電源装置は、プッシュプルコンバータ、ハーフブリッジコンバータおよびフルブリッジコンバータ等の、出力側にチョークコイルが設けられた他のタイプの電源装置であってもよい。

１０ スイッチング電源装置
１１ｐ，１１ｎ 入力部
１２ｐ，１２ｎ 出力部
１３ リセット部
１４ 制御部
１５ 出力電圧検出部
１６ 遅延部
２０ 二次側駆動部
３０ タイマー部
４０ 補助電源部
５０ 駆動信号伝送部

Claims (3)

1. 一次巻線および二次巻線を有するトランスと、オン状態とされることにより前記一次巻線に励磁電流を通流させる第１スイッチング素子と、前記二次巻線の一端と出力部との間に設けられたチョークコイルとを備えたスイッチング電源装置であって、
   前記チョークコイルは、直列接続された第１コイルおよび第２コイルからなり、
   前記第２コイルは、前記第１スイッチング素子がオン状態とされてから予め定められた時間が経過するまでの間は短絡状態とされ、その他のときは非短絡状態とされる
   ことを特徴とするスイッチング電源装置。
2. 前記第２コイルに並列接続された第２スイッチング素子と、
   前記予め定められた時間を計測するタイマー部を含む、前記第２スイッチング素子のオン／オフ状態を切り替える二次側駆動部と、
   を備えたことを特徴とする請求項１に記載のスイッチング電源装置。
3. 前記第２コイルのインダクタンス値が前記第１コイルのインダクタンス値よりも大きい
   ことを特徴とする請求項１または２に記載のスイッチング電源装置。

Images