JP3994430B2 - 可変発振回路 - Google Patents

可変発振回路 Download PDF

Info

Publication number
JP3994430B2
JP3994430B2 JP08275399A JP8275399A JP3994430B2 JP 3994430 B2 JP3994430 B2 JP 3994430B2 JP 08275399 A JP08275399 A JP 08275399A JP 8275399 A JP8275399 A JP 8275399A JP 3994430 B2 JP3994430 B2 JP 3994430B2
Authority
JP
Japan
Prior art keywords
transistor
voltage
collector
circuit
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08275399A
Other languages
English (en)
Other versions
JP2000278096A (ja
Inventor
章 影山
Original Assignee
デンセイ・ラムダ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by デンセイ・ラムダ株式会社 filed Critical デンセイ・ラムダ株式会社
Priority to JP08275399A priority Critical patent/JP3994430B2/ja
Publication of JP2000278096A publication Critical patent/JP2000278096A/ja
Application granted granted Critical
Publication of JP3994430B2 publication Critical patent/JP3994430B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、無安定マルチバイブレータに接続した可変電流源の電流値を可変することで、発振周波数を変化させる電流制御型の可変発振回路に関する。
【0002】
【発明が解決しようとする課題】
従来、無安定マルチバイブレータを有する発振回路を、例えばDC−DCコンバータなどのスイッチング電源装置におけるスイッチング素子の駆動回路として用いた場合は、発振周波数が固定で、スイッチング素子のデューティー比(1周期に対するオン時間の比)が固定されるため、DC−DCコンバータの出力電圧を負帰還により安定化させることが困難であった。これに対して、無安定マルチバイブレータの動作電流を可変して、発振周波数を変化させる電流制御型の可変発振回路を用い、DC−DCコンバータの出力電圧を負帰還により安定化させるものが、例えば図5に示すように知られている。
【0003】
この図5において、101はDC−DCコンバータのスイッチング素子を構成するMOS型FET,102はMOS型FET101のゲートにドライブ信号を供給する可変発振回路を備えた駆動回路である。駆動回路102は、前記ドライブ信号のオン時間およびオフ時間を決定するための無安定マルチバイブレータ103と、無安定マルチバイブレータ103からの発振出力をMOS型FET101がスイッチング動作するのに必要なドライブ信号に変換するバッファ104とにより構成される。無安定マルチバイブレータ103は、交互にオン・オフする一対のNPN型トランジスタQ1,Q2と、トランジスタQ1のコレクタに一端を接続し、他方のトランジスタQ2のベースに他端を接続したコンデンサC1と、トランジスタQ2のコレクタに一端を接続し、トランジスタQ1のベースに他端を接続したコンデンサC2と、動作電圧ラインVccとトランジスタQ1のコレクタ間に接続される抵抗R1と、動作電圧ラインVccとトランジスタQ2のベース間に接続される抵抗R2と、動作電圧ラインVccとトランジスタQ2のコレクタ間に接続される抵抗R3とにより構成される。また、トランジスタQ1,Q2のエミッタはいずれも共通に接地され、トランジスタQ2のコレクタ電圧を無安定マルチバイブレータ103の発振出力としている。動作電圧ラインVccとトランジスタQ1のベース間には、DC−DCコンバータの出力電圧に応じてその電流値が可変する帰還回路としての可変電流源IVが接続される。
【0004】
そして、抵抗R2,可変電流源IV,コンデンサC1,C2の各値によって定められた繰返し周期で、無安定マルチバイブレータ103のトランジスタQ1,Q2を交互にオン・オフすることにより、トランジスタQ2のコレクタ電圧がバッファ104を介してMOS型FET101のゲートにドライブ信号として供給される。このとき、MOS型FET101のオン時間は、抵抗R2とコンデンサC2に依存して固定しているが、MOS型FET101のオフ時間は、可変電流源IVとコンデンサC1に依存しているため、出力電圧の変動に伴って可変電流源IVの電流値が変化すると、このMOS型FET101のオフ時間ひいては発振周波数も変化する。これにより、出力電圧が上昇したときには、可変電流源IVの電流値を減少させてMOS型FET101のオフ時間を長くし、出力電圧が低下したときには、可変電流源IVの電流値を増加させてMOS型FET101のオフ時間を短くすることで、出力電圧を負帰還により安定化させることが可能になる。
【0005】
ところで、上記回路構成では、極めて軽い負荷や無負荷状態が継続したときに、可変電流源IVの電流値がゼロとなり、一旦無安定マルチバイブレータ103の発振が停止すると、その後可変電流源IVの電流値を徐々に増加しても、無安定マルチバイブレータ103は再発振しない。これは、可変電流源IVの電流値の増加が緩やかな場合、トランジスタQ1のコレクタ電圧も緩やかに変化するため、トランジスタQ2をオフ状態とすることができないことによる。つまり、各トランジスタQ1,Q2に寄生容量の全く存在しない理想的条件では、トランジスタQ1のコレクタ電圧Vc1の電圧傾斜が、次の数1に示す条件を満たさなければ、再発振することができないという懸念を生じる。
【0006】
【数1】
Figure 0003994430
【0007】
但し、上記数1において、Ir2は抵抗R2を流れる電流,C1はコンデンサC1の静電容量である。
【0008】
そこで、本発明は上記問題点を解決して、発振停止の状態から可変電流源の電流値を緩やかに増加させた場合でも、確実に再発振が可能となる可変発振回路を提供することをその目的とする。
【0009】
【課題を解決するための手段】
本発明の可変発振回路は、前記目的を達成するために、交互にオン・オフする一対のトランジスタと、前記一方のトランジスタのベースに接続した可変電流源と、前記一方のトランジスタのコレクタに一端を接続し前記他方のトランジスタのベースに他端を接続したコンデンサとを有する無安定マルチバイブレータを備え、前記可変電流源の電流値を可変することで、前記無安定マルチバイブレータの発振周波数を変化させる可変発振回路において、前記一方のトランジスタのコレクタ電圧が一定のしきい値に低下すると、前記コンデンサの一端の電圧レベルを急激に立ち下げる電圧レベル切換回路を設けたものである。
【0010】
上記構成により、無安定マルチバイブレータの発振が停止した状態から、可変電流源の電流値を緩やかに増加させた場合、一方のトランジスタのコレクタ電圧は緩やかに低下するが、この一方のトランジスタのコレクタ電圧があるしきい値にまで低下すると、電圧レベル切換回路によりコンデンサの一端の電圧は急速に変化して、他方のトランジスタのベース電圧は負電圧になる。これにより他方のトランジスタはオフ状態になるとともに、対をなす一方のトランジスタは急速なオン状態となり、以後、無安定マルチバイブレータの発振が再開する。したがって、発振停止の状態から可変電流源の電流値を緩やかに増加させた場合でも、確実に再発振が可能になる。
【0011】
【発明の実施形態】
以下、添付図面に基づき、本発明における発振回路の各実施例を説明する。図1〜図3は、本発明の可変発振回路をフライバック型のスイッチング電源装置に適用した第1実施例を示すものである。回路構成を示す図1において、1はDC−DCコンバータのスイッチング素子を構成するMOS型FET,2はMOS型FET1のゲートにドライブ信号を供給する可変発振回路を備えた駆動回路である。駆動回路2は、前記ドライブ信号のオン時間およびオフ時間を決定するための無安定マルチバイブレータ3と、無安定マルチバイブレータ3からの発振出力をMOS型FET1がオン・オフ動作するのに必要なドライブ信号に変換するバッファ4とにより構成される。
【0012】
+VI,−VIは、直流入力電圧が印加される入力端子であって、この入力端子+VI,−VI間には、DC−DCコンバータを構成するトランス5の一次巻線5Aと、前記MOS型FET1と、トランス5の一次巻線5Aを流れる電流を監視する抵抗R10との直列回路が接続される。そして、MOS型FET1をスイッチングすることにより、前記入力端子+VI,−VI間の直流入力電圧が、トランス5の一次巻線5Aに断続的に供給されるようになっている。なお、マイナス側の入力端子−VIは接地されている。
【0013】
ダイオードD1およびコンデンサC3は、トランス5の二次巻線5Bに誘起された電圧を整流平滑するものである。具体的には、MOS型FET1がオンすると、ダイオードD1は非導通状態となって、トランス5にエネルギーが蓄えられ、MOS型FET1がオフすると、ダイオードD1は導通状態となって、それまでトランス5に蓄えられていたエネルギーが、出力端子+VO,−VO間に接続した負荷(図示せず)に送り出される構成となっている。
【0014】
出力端子+VO,−VO間に発生する直流出力電圧の安定化を図るために、本実施例では出力電圧検出回路11を含めた帰還ループが形成される。出力電圧検出回路11は、出力端子+VO,−VO間にフォトカプラ12の発光素子たる発光ダイオード12Aとシャントレギュレータ13との直列回路を接続し、シャントレギュレータ13のリファレンスに直流出力電圧を抵抗R7,R8で分圧して印加するように構成される。また、電圧検出信号を出力するフォトカプラ12の受光素子たるフォトトランジスタ12Bは、直流入力電圧を分圧する抵抗R4,R6の接続点にエミッタを接続し、プラス側の入力端子+VIにコレクタを接続してなり、このフォトトランジスタ12Bのエミッタが、無安定マルチバイブレータ3を構成するPNP型トランジスタQ3のベースに接続される。そして、出力端子+VO,−VO間の直流出力電圧は、抵抗R7,R8により分圧されてシャントレギュレータ13のリファレンスに印加され、この印加された電圧とシャントレギュレータ13の基準電圧Ref1との差異に応じて、シャントレギュレータ13のカソードに流れ込む電流値が変化し、発光ダイオード12Aの発光量も変化する。無安定マルチバイブレータ3は、発光ダイオード12Aの発光量の変化に伴ない、フォトトランジスタ12Bに流れ込む電流の変化を電圧検出信号として入力し、この電圧検出信号に応じて発振周波数を変化させるように構成している。
【0015】
無安定マルチバイブレータ3は、交互にオン・オフする一対のNPN型トランジスタQ1,Q2を備えているとともに、一方のトランジスタQ1のコレクタにシュミットトリガBの入力端子を接続し、このシュミットトリガBの出力端子と他方のトランジスタQ2のベース間にコンデンサC1が接続される。コンデンサC1は、入力端子+VIのラインとトランジスタQ2のベース間に接続される抵抗R3とともに、トランジスタQ1のオフ時間すなわちトランジスタQ2のオン時間を決定する第1の時定数回路を構成する。また、トランジスタQ2のコレクタとトランジスタQ1のベース間には、別のコンデンサC2が接続される。このコンデンサC2は、入力端子+VIのラインとトランジスタQ1のベース間に接続される可変電流源21とともに、トランジスタQ1のオン時間すなわちトランジスタQ2のオフ時間を決定する第2の時定数回路を構成する。さらに、入力端子+VIのラインとトランジスタQ1のコレクタ間に抵抗R1を接続するとともに、入力端子+VIのラインとトランジスタQ2のコレクタ間に抵抗R5を接続し、トランジスタQ2のコレクタ電圧を無安定マルチバイブレータ3の発振出力としている。
【0016】
前記可変電流源21は、抵抗R4,R6の接続点にベースを接続し、トランジスタQ1のベースにコレクタを接続したPNP型トランジスタQ3と、入力端子+VIのラインとトランジスタQ3のエミッタ間に接続した抵抗R2とにより構成される。そして、フォトトランジスタ12Bに流れ込む電流に応じて、トランジスタQ3のベース電位が変化し、トランジスタQ3のエミッタ・コレクタ間を流れる可変電流源21の電流値が変化するようになっている。また、電圧レベル切換回路としての前記シュミットトリガBは、他端をトランジスタQ2のベースに接続したコンデンサC1の一端と、一方のトランジスタQ1のコレクタ間に接続される。このシュミットトリガBは、入力端子に加わる電圧が一定のしきい値以上になると、出力端子に接続したコンデンサC1の一端の電圧が急激に立ち上がり、入力端子に加わる電圧が一定のしきい値以下になると、コンデンサC1の一端の電圧レベルが急激に立ち下がるもので、この電圧レベルの立上がりのしきい値と立ち下がりのしきい値は若干異なっている。そして、このシュミットトリガBを挿入したことによって、トランジスタQ1のコレクタ電位が緩やかに下降しても、トランジスタQ1のコレクタ電位があるしきい値にまで低下すると、コンデンサC1の一端の電圧レベルがシュミットトリガBの特性に依存して急激に立ち下がるようになっている。なお、こうした立ち下がり特性を有するものであれば、本実施例のようなシュミットトリガBに代わり別の電圧レベル切換回路を設けてもよい。但し、単一のシュミットトリガ素子Bを用いれば、回路構成を簡素化できるという利点がある。
【0017】
22は、MOS型FET1ひいては出力端子+VO,−VOに接続する負荷(図示せず)に流れる電流に比例した信号で、交互にオン・オフを繰り返すトランジスタQ1,Q2の一方(本実施例ではトランジスタQ1)を強制的にオフさせ、MOS型FET1のオン時間に制限を加えるオン時間制限回路である。このオン時間制限回路22は、前記電流検知器たる抵抗R10の他に、トランジスタQ4と抵抗9とにより構成され、MOS型FET1と抵抗R10の接続点をトランジスタQ1のエミッタに接続し、トランジスタQ1とトランジスタQ4のベースどうしを接続し、このトランジスタQ4のエミッタと接地ライン間に抵抗R9を接続するとともに、トランジスタQ4のコレクタを前記可変電流源21を構成するトランジスタQ3のコレクタに接続して、トランジスタQ4のベース・エミッタ間を短絡している。
【0018】
次に、図2および図3の波形図を参照しながら、上記構成についてその作用を説明する。なお、図2は無安定マルチバイブレータ3の各部の電圧波形を示すものであり、上段の実線Vb1はトランジスタQ1のベース電圧,上段の破線Vc1はトランジスタQ1のコレクタ電圧,中段の実線Vb2はトランジスタQ2のベース電圧,中段の破線Vc2はトランジスタQ2のコレクタ電圧,下段の実線Ve1はトランジスタQ1のエミッタ電圧,下段の破線Ve4はトランジスタQ4のエミッタ電圧である。また、図3は、図2の下段に示すトランジスタQ1のエミッタ電圧Ve1とトランジスタQ4のエミッタ電圧Ve4の波形図の要部を拡大したものである。
【0019】
無安定マルチバイブレータ3は、トランジスタQ1,Q2が交互にオン・オフを繰り返し、発振状態となっている。そして、トランジスタQ2のコレクタ電圧Vc2が発振出力としてバッファ4に入力され、このバッファ4からMOS型FET1をスイッチング動作するためのドライブ信号が、MOS型FET1のゲートに供給される。ここで、トランジスタQ1のオン時間は、トランジスタQ2のオフ時間により決定され、トランジスタQ1のオフ時間は、トランジスタQ2のオン時間により決定される。可変電流源21とコンデンサC2は、トランジスタQ1のオフ時間およびトランジスタQ2のオン時間を決定するものであり、可変電流源21を構成するトランジスタQ3のコレクタ電流IC3(図1参照)が変化すると、トランジスタQ1がオフしているときのベース電圧Vb1の傾き(図2に示すトランジスタQ1のベース電圧Vb1の傾斜部分B1)が変化する。これに対して、トランジスタQ1のオン時間およびトランジスタQ2のオフ時間は、抵抗R3とコンデンサC1とにより固定されている。
【0020】
出力端子+VO,−VO間の出力電圧を抵抗R7,R8により分圧した電圧が、シャントレギュレータ13の基準電圧Ref1を越えると、双方の電圧の差異に応じた電流がフォトカプラ12のフォトトランジスタ12Bに流れ込む。これにより、フォトカプラ12のフォトトランジスタ12Bは、トランジスタQ3のベース電圧を上昇させ、トランジスタQ3のコレクタ電流IC3を減少させる。可変電流源21を構成するトランジスタQ3のコレクタ電流IC3が減少すると、前記トランジスタQ1のコレクタ電圧Vb1の傾斜部分B1が緩やかな傾きに変化し、トランジスタQ1のオフ時間、すなわちトランジスタQ2のオン時間ひいてはMOS型FET1のオフ時間が増加して、出力端子+VO,−VO間の出力電圧が低下する。また逆に、出力端子+VO,−VO間の出力電圧の低下に伴い、フォトカプラ12のフォトトランジスタ12Bに流れ込む電流が減少すると、トランジスタQ3のベース電圧は下降し、トランジスタQ3のコレクタ電流IC3は増加する。これにより、トランジスタQ1のベース電圧Vb1の傾斜部分B1が急な傾きに変化し、トランジスタQ1のオフ時間、すなわちトランジスタQ2のオン時間ひいてはMOS型FET1のオフ時間が減少して、出力端子+VO,−VO間の出力電圧が上昇する。こうして、可変電流源21の電流値を可変して、トランジスタQ1のオフ時間を変化させることで、同時にMOS型FET1のドライブ信号の周期ひいてはデューティー比が制御され(PFM:パルス周波数変調)、出力端子+VO,−VO間の出力電圧が規定値に安定化する。
【0021】
なお、出力端子+VO,−VO間の出力電圧が低下して、フォトカプラ12のフォトトランジスタ12Bに電流が流れ込まなくなり、このフォトトランジスタ12Bが開放状態になると、トランジスタQ3のベース電位は、入力端子+VI,−VI間の直流入力電圧を抵抗R4,R6で分圧した電圧でほぼ固定される。したがって、抵抗R4,R6を付加するだけで、トランジスタQ3のコレクタ電流IC3の最大値は制限され、トランジスタQ1のベース電圧Vb1の傾斜部分B1は、それ以上急な傾きに変化しなくなる。こうして、MOS型FET1の最小オフ時間が必要以上に短かくなり過ぎる不具合を簡単に防止できる。
【0022】
上記一連の動作中において、抵抗R10はMOS型FET1を流れるトランス5の一次電流を電圧信号に変換し、トランジスタQ1のエミッタに入力している。この場合のトランジスタQ1のエミッタ電圧Ve1は図2に示すように、MOS型FET1のオン期間中は、トランス1の一次電流に比例して時間と共に増加する一方、MOS型FET1のオフ期間中は、トランス1の一次電流が遮断されるためゼロとなる。そして、例えば軽負荷時などにおいて、出力端子+VO,−VO間の出力電圧が高い場合には、前述のようにトランジスタQ3のコレクタ電流IC3は減少し、トランジスタQ1,Q4のベース電圧も比較的低い状態にある。したがって、MOS型FET1に少しでも電流が流れると、抵抗R10間に発生する電圧によりトランジスタQ1はすぐにオフし、同時にトランジスタQ2はオンして、MOS型FET1のドライブ信号のオン(導通期間)は終了する。このトランジスタQ1がオフになる規定値は、図3に示すように、理想的にはトランジスタQ4のエミッタ電圧Ve4よりも、トランジスタQ1のエミッタ電圧Ve1が上回るような、MOS型FET1を流れる電流値となる。また、トランジスタQ4のエミッタ電圧Ve4(パルス電圧)は、トランジスタQ3のコレクタ電流IC3と抵抗R9の抵抗値とを掛け合わせたIC3×R9で決定されるので、軽負荷時には低く、負荷の重い状態では高くなる。
【0023】
こうして、オン時間制限回路22は、MOS型FET1を流れる電流に依存して、出力端子+VO,−VO間の出力電圧が高い軽負荷時ほど、MOS型FET1のドライブ信号のオン時間を短く制限する。これにより、MOS型FET1のドライブ信号のオン時間を固定した従来のPFM制御に比べて、軽負荷時における周波数の低下や、出力電圧のリップル増大は著しく改善される。また、MOS型FET1のドライブ信号の1パルス毎に、トランジスタQ3のコレクタ電流IC3の最大値を制限できるので、本実施例におけるオン時間制限回路22を組み込んだ無安定マルチバイブレータ3を、パルスバイパルス(パルス毎)の電流制限機能として用いることも可能になる。
【0024】
なお、図1には示していないが、オン時間制限回路22を構成する抵抗R9に、例えばコンデンサなどの容量性素子を並列に接続してもよい。こうすると、トランジスタQ1のエミッタ電圧Ve1に対するスレショルド(しきい値)電圧となるトランジスタQ4のエミッタ電圧Ve4は、容量性素子により積分され、軽負荷時には負荷の重い状態に比べて、より小さな電圧値になる。したがって、上記オン時間制限回路22による軽負荷時のオン時間制限効果が、一層顕著なものとなる。また、図1の回路では、トランジスタQ1のエミッタ電圧Ve1が上昇すると、トランジスタQ1ひいてはトランジスタQ4のベース電流が減少するので、トランジスタQ4のエミッタ電圧Ve4(パルス電圧)は図3に示すようにフラットではなく、時間が経つに連れて電圧値が上昇する右肩上がりとなる。こうした現象も、抵抗R9に容量性素子を接続すれば改善されるので、オン時間制限回路22の動作が一層安定する効果が得られる。
【0025】
次に、無安定マルチバイブレータ3の発振が停止した状態から、可変電流源21の電流値すなわちトランジスタQ3のコレクタ電流IC3を緩やかに増加させた場合を考える。コンデンサC2は、極めて小さいトランジスタQ3のコレクタ電流IC3により充電され、トランジスタQ1のベース電圧Vb1がこのトランジスタQ1のベース・エミッタ間の順方向電圧となった瞬間に、トランジスタQ1はオン状態となって、コレクタ電圧Vc1が低下を開始する。このときのトランジスタQ1のコレクタ電圧Vc1は、次の数2の近似式にて概ね表わせる。
【0026】
【数2】
Figure 0003994430
【0027】
但し、上記数2において、Vccは入力端子+VI,−VI間の直流入力電圧,β1はトランジスタQ1の電流増幅率,IC3はトランジスタQ3のコレクタ電流,R1は抵抗R1の抵抗値である。したがって、可変電流源21の電流値IC3が緩やかに変化した場合には、トランジスタQ1のコレクタ電圧Vc1も緩やかに低下する。しかし、トランジスタQ1のコレクタ電圧Vc1がどのような電圧傾斜であるのかに拘らず、このトランジスタQ1のコレクタ電圧Vc1があるしきい値にまで低下すると、シュミットトリガBの出力は急速に変化する。このため、トランジスタQ2のベース電圧Vb2は、コンデンサC1が抵抗R3により充電される前に負電圧となり、トランジスタQ1のコレクタ電圧Vc1がシュミットトリガBのしきい値より下がるのとほぼ同時に、トランジスタQ2はオフ状態となる。こうなると、抵抗R5によってコンデンサC2は充電され、トランジスタQ1のベース電圧Vb1が上昇するので、トランジスタQ1は急速なオン状態となり、以後、無安定マルチバイブレータ3の発振が再開する。
【0028】
以上のように、本実施例では、交互にオン・オフする一対のトランジスタQ1,Q2と、一方のトランジスタQ1のベースに接続した可変電流源21と、一方のトランジスタQ1のコレクタに一端を接続し、他方のトランジスタQ2のベースに他端を接続したコンデンサC1とを有する無安定マルチバイブレータ3を備え、可変電流源21の電流値を可変することで、トランジスタQ1がオフしているときのベース電圧Vb1の傾きを変化させて、無安定マルチバイブレータ3の発振周波数を変化させる可変発振回路において、一方のトランジスタQ1のコレクタ電圧が一定のしきい値に低下すると、コンデンサC1の一端の電圧レベルを急激に立ち下げる電圧レベル切換回路としてのシュミットトリガBを設けている。
【0029】
こうすると、無安定マルチバイブレータ3の発振が停止した状態から、可変電流源21の電流値であるトランジスタQ3のコレクタ電流IC3を緩やかに増加させた場合、トランジスタQ1のコレクタ電圧Vc1は緩やかに低下するが、このトランジスタQ1のコレクタ電圧Vc1があるしきい値にまで低下すると、シュミットトリガBによりコンデンサC1の一端の電圧は急速に変化して、トランジスタQ2のベース電圧Vb2は負電圧になる。これによりトランジスタQ2はオフ状態になるとともに、対をなすトランジスタQ1は急速なオン状態となり、以後、無安定マルチバイブレータ3の発振が再開する。したがって、発振停止の状態から可変電流源21の電流値を緩やかに増加させた場合でも、確実に再発振が可能になる。
【0030】
また、本実施例では特に、電圧レベル切換回路が単一のシュミットトリガ素子Bで構成されることから、無安定マルチバイブレータ3にシュミットトリガ素子Bを付加するだけで確実な再発振が可能となり、回路構成の複雑化を極力回避できる。
【0031】
次に、本実施例における無安定マルチバイブレータ3を、DC−DCコンバータなどのスイッチング電源装置を構成するスイッチング素子(MOS型FET1)の駆動回路2として組み込み、スイッチング電源装置の出力電圧を安定化させるための帰還回路として、この出力電圧の変動を検出して可変電流源21に検出結果を出力する出力電圧検出回路11を設けた場合の効果を列記する。
【0032】
先ず、無安定マルチバイブレータ3は、抵抗R1〜R3,R5と、コンデンサC1,C2と、トランジスタQ1,Q2だけで構成されることから、少ない部品で他励型のスイッチング電源装置を実現できる。また、出力電圧検出回路11の検出結果に応じて、可変電流源21の電流値を可変させ、無安定マルチバイブレータ3の発振周波数ひいてはMOS型FET1のドライブ信号の周波数を変化させることができるので、少ない部品で、負帰還により安定した出力電圧を供給できるスイッチング電源装置を提供できる。なお、スイッチング電源装置のスイッチング素子としては、本実施例におけるMOS型FET1の他に、NPN型のトランジスタなどを利用できる。この場合、バッファ4の出力端子にトランジスタのベースを接続し、トランス5の一次巻線5Aの非ドット側端子にトランジスタのコレクタを接続し、抵抗R10の一端にトランジスタのエミッタを接続する。
【0033】
本実施例では、他方のトランジスタQ2のコレクタにバッファ4を経由してMOS型FET1のゲートを接続し、MOS型FET1のドライブ信号のオフ時間を出力電圧の変動に応じて可変するように構成し、トランジスタQ2のコレクタに、固定抵抗R5と固定コンデンサC2とによる時定数回路を接続している。こうすると、MOS型FET1のオフ時間は、出力の安定化を図るために、出力電圧に応じて変動するが、MOS型FET1の最大オン時間は、オン時間制限回路22の有る無しに拘らず、トランジスタQ2のコレクタに接続した時定数回路により固定された値に制限される。したがって、MOS型FET1の最小オン時間が必要以上に長くなり過ぎる不具合を簡単に防止できる。
【0034】
また、本実施例では、可変電流源21を抵抗R2とトランジスタQ3との直列回路で構成し、トランジスタQ3のベースに出力電圧検出回路11の検出電圧を印加するとともに、所定の動作電圧ライン(本実施例では入力端子+VI,−VIライン)間に、分圧用の抵抗R4,R6を接続し、この抵抗R4,R6の接続点をトランジスタQ3のベースに接続している。こうすると、出力電圧に依存して出力電圧検出回路11の検出電圧がゼロになっても、トランジスタQ3のベース電圧は、抵抗R4,R6の接続点の電位でほぼ固定されるので、トランジスタQ3のコレクタ電流IC3の最大値が制限される。したがって、MOS型FET1の最小オフ時間が制限され、このMOS型FET1の最小オフ時間が必要以上に短かくなり過ぎる不具合を簡単に防止できる。なお、本実施例では、回路構成を簡単にするために、スイッチング電源装置の入力電圧を利用して、無安定マルチバイブレータ3や分圧用の抵抗R4,R6に動作電圧を供給しているが、入力電圧とは別の動作電圧を、これらの無安定マルチバイブレータ3や抵抗R4,R6に供給する構成としてもよい。
【0035】
本実施例では、スイッチング素子であるMOS型FET1をスイッチングすることより、所定の直流出力電圧を負荷に供給するとともに、MOS型FET1にドライブ信号を供給する駆動回路として、交互にオン・オフする一対のトランジスタQ1,Q2と、一方のトランジスタQ1のベースに接続した可変電流源21とを有する無安定マルチバイブレータを備え、前記直流出力電圧に応じて可変電流源21の電流値を可変することで、MOS型FET1のオフ時間を変化させて直流出力電圧の安定化を図るスイッチング電源装置において、直流出力電圧に応じた信号で、一方のトランジスタQ1を強制的にオフさせ、MOS型FET1のオン時間に制限を加えるオン時間制限回路22を備えている。
【0036】
この場合、負荷が軽くなって直流出力電圧が上昇すると、オン時間制限回路22により無安定マルチバイブレータ3を構成する一方のトランジスタQ1が強制的にオフ状態となり、MOS型FET1のオン時間に制限が加えられる。このように、負荷が軽い程、MOS型FET1のオン時間は短くなり、負荷に送り出されるエネルギーも小さくなるので、軽負荷時に無安定マルチバイブレータ3の発振周波数が著しく低下することはなく、出力電圧のリップルも大幅に改善できる。
【0037】
また、本実施例のオン時間制限回路22は、MOS型FET1を流れる電流に応じて、一方のトランジスタQ1のエミッタ電圧Ve1を可変する電流検知器たる抵抗R10と、直流出力電圧が上昇すると、可変電流源21の電流値によって、トランジスタQ1のベース電圧Vb1を低下させるトランジスタQ4および抵抗R9とにより構成される。これにより、2個の抵抗R9,R10と、1個のトランジスタQ4を、既存のスイッチング電源装置に付加するだけで、出力電圧のリップルを大幅に改善することが可能になる。
【0038】
また、図1の回路構成において、抵抗R9に容量性素子を並列接続すると、オン時間制限回路22による軽負荷時のオン時間制限効果が、一層顕著なものとなる。また、トランジスタQ4のパルス状のエミッタ電圧Ve4がフラットになるため、オン時間制限回路22の動作が一層安定する。
【0039】
図4は、本発明の第2実施例を示しており、前記第1実施例と同一部分には同一符号を付し、その共通する箇所の詳細な説明は重複するため省略する。ここでは、本発明の可変発振回路をフォワード型のDC−DCコンバータに適用している。すなわち、トランス5の二次巻線5Aのドット側端子にダイオードD1のアノードを接続し、このダイオードD1のカソードと出力端子+VOとの間にチョークコイルL1を挿入接続する一方、出力端子−VOに接続するトランス5の二次巻線5Aの非ドット側端子に転流ダイオードD2のアノードを接続し、このダイオードD2のカソードを、ダイオードD1とチョークコイルL1との接続点に接続し、さらに、出力端子+VO,−VO間に平滑用のコンデンサC3を接続している。なお、その他の回路構成は、前記第1実施例と全く同一である。
【0040】
本実施例においては、MOS型FET1がオンすると、ダイオードD1は導通する一方、ダイオードD2は非導通となり、トランス5からのエネルギーがチョークコイルL1を介して出力端子+VO,−VO側に送り出され、MOS型FET1がオフすると、ダイオードD1は非導通となる一方、ダイオードD2は導通状態となり、MOS型FET1のオン期間中に蓄えられていたチョークコイルL1のエネルギーが、ダイオードD2を介して出力端子+VO,−VO側に送り出される。そして、この場合も第1実施例と同様の作用,効果を奏することになる。なお、各実施例で示したタイプのスイッチング電源装置のみならず、例えばセンタ・タップ方式やハーフブリッジ方式,フルブリッジ方式などのあらゆるスイッチング電源装置に、本発明を適用することができる。また、スイッチング電源装置は、トランス5を有しない非絶縁型のものでもよい。
【0041】
本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲において種々の変形実施が可能である。例えば、各実施例では、本発明の可変発振回路を各種スイッチング電源装置に組み込んだものを示したが、可変電流源によって発振周波数を可変する必要の有るあらゆる回路構成に本発明を適用できる。したがって、本発明の可変発振回路は、スイッチング電源装置の駆動回路に限定されない。また、実施例では、発振出力のオフ時間を可変する構成としたが、発振出力のオン時間を可変する構成でもよい。具体的には、各実施例における抵抗R2およびトランジスタQ3と抵抗R3とをつなぎ換え、シュミットトリガBをトランジスタQ2のコレクタとコンデンサC2の一端間に接続することで実現できる。さらに、無安定マルチバイブレータ3を一体化されたICにより構成して、回路の簡略化を図るようにしてもよい。
【0042】
【発明の効果】
本発明の可変発振回路は、交互にオン・オフする一対のトランジスタと、前記一方のトランジスタのベースに接続した可変電流源と、前記一方のトランジスタのコレクタに一端を接続し前記他方のトランジスタのベースに他端を接続したコンデンサとを有する無安定マルチバイブレータを備え、前記可変電流源の電流値を可変することで、前記無安定マルチバイブレータの発振周波数を変化させる可変発振回路において、前記一方のトランジスタのコレクタ電圧が一定のしきい値に低下すると、前記コンデンサの一端の電圧レベルを急激に立ち下げる電圧レベル切換回路を設けたものであり、発振停止の状態から可変電流源の電流値を緩やかに増加させた場合でも、確実に再発振が可能となる可変発振回路を提供できる。
【図面の簡単な説明】
【図1】本発明の第1実施例を示すスイッチング電源装置の回路図である。
【図2】同上無安定マルチバイブレータの各部の電圧波形を示す波形図である。
【図3】同上トランジスタQ1のエミッタ電圧とトランジスタQ4のエミッタ電圧を示す波形図である。
【図4】本発明の第1実施例を示すスイッチング電源装置の回路図である。
【図5】従来例を示す要部の回路図である。
【符号の説明】
3 無安定マルチバイブレータ
B シュミットトリガ(電圧レベル切換回路)
C1 コンデンサ
Q1 一方のトランジスタ
Q2 他方のトランジスタ

Claims (1)

  1. 交互にオン・オフする一対のトランジスタと、前記一方のトランジスタのベースに接続した可変電流源と、前記一方のトランジスタのコレクタに一端を接続し前記他方のトランジスタのベースに他端を接続したコンデンサとを有する無安定マルチバイブレータを備え、前記可変電流源の電流値を可変することで、前記無安定マルチバイブレータの発振周波数を変化させる可変発振回路において、前記一方のトランジスタのコレクタ電圧が一定のしきい値に低下すると、前記コンデンサの一端の電圧レベルを急激に立ち下げる電圧レベル切換回路を設けたことを特徴とする可変発振回路。
JP08275399A 1999-03-26 1999-03-26 可変発振回路 Expired - Fee Related JP3994430B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08275399A JP3994430B2 (ja) 1999-03-26 1999-03-26 可変発振回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08275399A JP3994430B2 (ja) 1999-03-26 1999-03-26 可変発振回路

Publications (2)

Publication Number Publication Date
JP2000278096A JP2000278096A (ja) 2000-10-06
JP3994430B2 true JP3994430B2 (ja) 2007-10-17

Family

ID=13783211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08275399A Expired - Fee Related JP3994430B2 (ja) 1999-03-26 1999-03-26 可変発振回路

Country Status (1)

Country Link
JP (1) JP3994430B2 (ja)

Also Published As

Publication number Publication date
JP2000278096A (ja) 2000-10-06

Similar Documents

Publication Publication Date Title
KR100503770B1 (ko) 스위칭 전원장치
US9621061B2 (en) Power supply apparatus and image forming apparatus
US6788556B2 (en) Switching power source device
US7158391B2 (en) Switching power supply unit
US5408402A (en) Clock-controlled frequency converter having current limitation
KR100971581B1 (ko) Dc-dc 컨버터
CN110401349B (zh) 电源控制用半导体装置和开关电源装置及其设计方法
EP1460753A2 (en) Constant voltage output control method and device for switching power supply circuit
JP4787350B2 (ja) 自励式スイッチング電源回路
KR20100023770A (ko) 적어도 하나의 반도체 광원을 동작시키기 위한 회로 어레인지먼트
JPH0357713B2 (ja)
EP1120893A2 (en) Switching power supply
JP3492882B2 (ja) スイッチング電源装置
US8582320B2 (en) Self-excited switching power supply circuit
US6016259A (en) Power supply circuit
US6909618B2 (en) Switching power supply
JP2005006477A (ja) 自励式スイッチング電源回路
JP3613731B2 (ja) 無負荷時省電力電源装置
JP3994430B2 (ja) 可変発振回路
KR20020070144A (ko) 스위칭 모드 파워 서플라이
JP3233035B2 (ja) Dc−dcコンバータ
JP2002374672A (ja) スイッチング電源装置
JP6810150B2 (ja) スイッチング電源装置および半導体装置
JP2000032747A (ja) スイッチング電源装置
JP2776152B2 (ja) スイッチングレギュレ−タ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070722

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees