JPS6335171A - スイツチング電源回路の過電流保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、特に高周波領域で動作する場合のスイッチ
ング電源回路で問題となる過電流保護時の出力電圧垂下
特性を改善したスイッチング電源回路の過電流保護回路
に関する。

［従来の技術］ この種のスイッチング電源回路の過″ｉｒＬ流保護回路
の一例を第４図に示す。

図において、ＶＩＮは入力直流電源、Ｔ１は主トランス
ｉｃＪ＋は主トランスＴ１の一次側に接続された主スイ
ッチング素子であり、この回路例ではＭＯＳ　ＦＥＴを
使用している。Ｒ２は主スイッチング素子Ｑ＋に直列に
接続された過電流検出用抵抗、Ｒ，、Ｃ，は主スイッチ
ング素子Ｑ＋の導通時に流れる主スイツチ電流前縁のス
パイク電流の影響を除去するための積分回路、ｘ、ｙ、
ｚは主スイッチング素子Ｑ１の制御電極に直列に接続さ
れた発振回路、パルス幅変調回路（以下、ＰＷＭ回路と
略記する）および増幅回路、ＤＩ　　、Ｄ２は主トラン
スＴ１の二次側に接続された二次整流ダイオードおよび
フライホイールダイオード、Ｌｌは暦滑用インダクタ、
Ｃ２は平滑用コンデンサ、ＬＯは負荷である。

」二足のように構成のスイッチング電源回路の過電流保
護回路において、過電流検出用抵抗Ｒ？により、負荷Ｌ
Ｏに流れる過電流に相応してトランスＴＩの一次側に流
れる電流ｉＲ２を検出する場合、第５図（ａ）に示すよ
うに主スイッチ゛心流前縁にスパイク電流ｉｓが発生す
る。このスパイク電流ｉｓは、出力電流以外の成分を含
み、しかも入力電圧（ＶＩＮ）の影響を強く受ける等の
性質を持つため、正確な過電流検出ができないという問
題点がある。

そこで、従来では第４図に示すように抵抗Ｒ１およびコ
ンデンサＣ１で構成される積分回路を挿入し、上記のス
パイク電！ｉｔｉ　ｓを除去するようにしている。

し発明が解決しようとする問題点１ 従来のスイッチング電源回路の過電流保護回路は、上記
のように構成されているので、たとえば数１０　Ｋ　Ｈ
２程度の比較的低い周波数帯域の動作では、第５図（ｂ
）の鎖線Ｖｌで示すように、上記の積分回路の付加によ
り過電流検出の遅れに起因した出力電圧垂下特性の裾引
き現象は顕著に現われない。

しかしながら、スイッチング電源回路の小型化を目的と
して動作周波数を高周波化して行くと、過電流検出時間
の遅れが無視できなくなり、次のような問題点が生じる
。

■動作周波数を高くして行くと、出力電圧垂下特性が悪
化し、出力電圧垂下特性の裾引き現象が顕著になること
。

■過電流検出遅れ時間を短縮するために、前記の抵抗Ｒ
１，コンデンサＣＩで構成される積分回路の定数を小さ
くして行くと、垂下開始点（電流）の入力電圧（ＶＩＮ
）に対する依存性が顕著になり、安定した過電流保護特
性が得られないこと、上記■および■により、主トラン
スＴＩの一次側で過電流を検出するこの種のスイッチン
グ電源回路では、動作周波数を高周波化することが実質
的に制限されてしまうという問題点があった。

［発明の目的］ この発明は、上記のような問題点を解決するためになさ
れたもので、簡単な回路構成で、出力電圧垂下特性の裾
引き現象を大幅に小さくすることができるスイッチング
電源回路の過電流保護回路を提供することを目的とする
。

Ｌ問題点を解決するための手段１ この発明に係るスイッチング電源回路の過電流保護回路
は、過電流検出信号を、パルス幅変調回路にフィードバ
ックして主スイッチング素子の導通パルス幅を狭ばめる
と同時に、発振回路にもフィードバックして、その発振
回路の発振周波数を低下させ、主スイッチング素子のデ
ユーティ−サイクルを小さくなるようにしたものである
。

［作用］ この発明のスイッチング電源回路の過電流保護回路にお
いては、出力電流が規定値以上になり、これに比例して
過電流が増加し、過電流検出用抵抗の両端電圧が規定電
圧以上になった場合には、過電流検出信号を従来と同様
にＰＷＭ回路にフィードバックして主スイッチング素子
のオン期間を短縮すると同時に、前記の過電流検出信号
を発振回路にもフィードバックして動作周波数をも低下
させ、主トランスの一次側から二次側へのエネルギー供
給量を有効に制限し、出力電圧垂下特性の裾引き現象を
大幅に小さくするように作用する。

［実施例］ 以下、この発明の一実施例を図について説明する。

第１図は、この発明の一実施例を示すスイッチング電源
回路の過電流保護回路のブロック図であり、その詳細な
回路図を第２図に示す。

第２図において、ＶＩＮは入力直流電源、Ｔ１は主トラ
ンス、Ｑ＋は主スイッチング素子、Ｒ２は過電流検出用
抵抗、Ｘは発振回路であって、ＮＡＮロゲートを有する
論理回路Ｇｌ　　、Ｇ２と、抵抗Ｒ３およびコンデンサ
Ｃ４とから構成される装る、また、コンデンサＣ４と抵
抗Ｒ４は微分回路を形成している。

抵抗Ｒ１、コンデンサＣ１から成る積分回路は、主スイ
ツチ電流前縁のスパイク電流の影響を除去するだめの回
路である。

ＰＷＭ回路Ｙは、抵抗Ｒ７、Ｒ８およびスイッチング・
トランジスタＱ３から構成され、過電流検出信号を受け
て主スイッチング素子Ｑ＋のオンパルス幅を狭ばめるた
めの回路である。

Ｐは発振周波数制御回路であり、抵抗Ｒ５゜Ｒ６と、コ
ンデンサＣ３およびスイッチング素子Ｑ２とから成り、
過電流検出信号を受けて発信回路Ｘ中のコンデンサＣ４
の容量を等価的に増加させ発振周波数を低下させるため
の回路である。

主トランスＴＩの二次側に接続されたＤＩ　　。

Ｄ７　、Ｌｌ　　、Ｃ２は、それぞれ二次整流ダイオー
ド、フライホイールダイオード、平滑用インダクタおよ
び平滑用コンデンサであり、これらは従来と同様の構成
である。

そこで、まず従来から行われているスイッチング電源回
路の過電流保護の動作では、出力電流ＩＯが規定値を越
え、これに比例して主スイッチング素子Ｑ１、上記の例
ではＭＯＳ　ＦＥＴのソース電流、すなわちこのソース
′ｉｔ流にほぼ等しい過電流検出用抵抗Ｒ２に流れる電
流ｉＲ２が増加すると。

かかる過電流検出用抵抗Ｒ２の両端に発生する電圧降下
が規準電圧以上になった時点で、過電流検出信号を、Ｐ
ＷＭ回路Ｙにフィードバックし、主スイッチング素子Ｑ
１のオン期間を狭ばめて出力電流がそれ以上に増加する
ことを抑制するように作用する。

ところが、上記のような従来の過電流保護回路では、前
記のようにスイッチング電源回路の動作周波数を高周波
化して行くと、出力電流垂下特性の裾引き現象が顕著に
なるという前記のような問題点があるので、この発明で
は、上記のように構成し次のような作用を実現している
。

すなわち、出力電流ＩＯが規定値以上になり、これに比
例した電流ｉ＋ｕが増加して過電流検出用抵抗Ｒ２の両
端に発生する電圧降下ＶＲ２が規準電圧以」二になった
時に、過電流検出信号をＰＷＭ回路Ｙに、第１図のＡル
ープでフィードバックし、主スイッチング素子Ｑ＋のオ
ン期間を短縮すると同時に、かかる過電流検出信号を同
図のＢループで発振回路Ｘにも、発振周波数制御回路Ｐ
を介してフィードバックし、発振周波数をも低下させ、
１トランスＴＩの一次側から二次側へのエネルギー供給
量を有効に制限することにより、出力電圧重下特性の裾
引き現象を大幅に小さくするようにしたものである。

次に、第３図を参照して、さらにこの発明の動作ついて
説明する。

同図（ａ）は、出力電圧Ｉｏが規定以下の水準にあり、
これに比例した過電流検出用抵抗Ｒ２に流れる電流ｉＲ
２も規準値以下であって、過電流保護回路が作動しない
状態での電流ｉＲ２の波形図である。

同図（ｂ）は、従来の過電流保護回路と同様に過電流検
出信号を、ＰＷＭ回路のみにフィードバックした時の電
流ｉＲ２の動作波形を示す波形図である。この場合の電
流ｉＲ２の動作波形は、パルス幅のみが狭ばめられてお
り、動作周波数は過電流保護回路が作動する以前と同一
の周波数を維持している。

また、パルス幅は、検出回路中の積分回路による遅れ時
間およびその他の回路での遅れ時間とによって決定され
る値以下にはならない、このため、主スイッチング素子
Ｑ１のデユーティ−サイクルが一定値以下に下がらず、
出力電圧垂下特性の裾引き現象が顕著になってしまう。

同図（Ｃ）は、この発明による過電流保護回路、すなわ
ち過電流検出信号をＰＷＭ回路Ｙと、発振回路Ｘとに同
時にフィードバックした時の電流ｉｔｕの波形を示すも
のである。

同図で、電流ｉ　Ｒ２の最小パルス幅は、同図（ｂ）と
同様の値に制限される。しかしながら、その時、同時に
発振周波数制御回路Ｐにより発振周波数も低くなるため
、主スイッチング素子Ｑ＋のデユーティ−サイクルが小
さくなり、出力電圧垂下特性の裾引き現象を有効に抑制
することができることとなる。

同図（ｄ）に従来のものと、この発明の過電流保護回路
における出力電圧垂下特性を比較した波形図を示す。

図において、実線で示すｖ’ｈが従来の過電流保護回路
における出力電圧垂下特性曲線、破線で示すｖ’Ｉが、
この発明における出力電圧垂下特性曲線を表わしている
。

し発明の効果］ 以上のように、この発明によれば、過″１！流検出信号
を、パルス幅変調回路にフィードバックして主スイッチ
ング素子の導通パルス幅を狭ばめると同時に、発振回路
にもフィードバックして、その発振回路の発振周波数を
低下させ、主スイッチング素子のデユーティ−サイクル
を小さくするように構成したので、概路次のような効果
を奏する。

■過電流保護動作時、出力電圧垂下特性の裾引き現象が
大幅に小さくなるため、主トランス二次側のフライホイ
ールダイオード、および平滑用インダクタの容量を従来
の過電流保護回路によるそれらの容量に比較して小さく
することができる。

■過電流保護動作時の発熱量が少なくなるために、放熱
微力を決定するスイッチング電源回路自体を収納するケ
ースの容量を小さくできる。

【図面の簡単な説明】

第１図は、この発明のスイッチング電源回路の過電流保
護回路図、第２図は、その詳細を示す回路図、第３図（
ａ）ないしくｄ）は、この発明による過電流保護回路に
よる動作を順次水した波形図、第４図は、従来のスイッ
チング電源回路の過電流保護回路図、第５図（ａ）、（
ｂ）は、その動作を示す波形図である。 ＶＩＮ・・・入力直流電源、Ｔ１・・・主トランス、Ｑ
ｌ・・・主スイッチング素子、 Ｒ２・・・過電流検出用抵抗、Ｘ−・・発振回路、Ｙ・
・・ＰＷＭ回路、Ｚ・・・増幅回路、Ｐ・・・発振周波
数制御回路。

Claims (1)

【特許請求の範囲】
1. 直流電源からの直流を、主トランスの一次側に接続した
   主スイッチング素子のオン、オフ動作により、前記主ト
   ランスの二次側に交流を発生させ、この交流を整流して
   直流出力を得る変換手段を有し、前記主スイッチング素
   子の制御電極には、発振回路およびパルス幅変調回路が
   接続され、かつ前記主スイッチング素子に直列に接続さ
   れた過電流検出用抵抗の両端の電圧降下を検出して過電
   流検出信号を得るスイッチング電源回路において、前記
   過電流検出信号を、前記パルス幅変調回路にフィードバ
   ックして前記スイッチング素子の導通パルス幅を狭ばめ
   ると同時に、前記発振回路にもフィードバックして当該
   発振回路の発振周波数を低下させ、前記主スイッチング
   素子のデューティーサイクルを小さくしたことを特徴と
   するスイッチング電源回路の過電流保護回路。