JPH0576176A - 過負荷保護回路 - Google Patents

Abstract

(57)【要約】 【目的】過負荷時の出力電流を抑制し、各部品の定格を
小さくすることを目的とする。 【構成】スイッチング制御回路ＩＣの補助電源電圧Ｖcc
に応じてスイッチング周波数ＦSWを制御するトランジス
タＱ1 ，Ｑ2 を含む周波数制御回路を設け、定格負荷で
はＦSW＝一定のパルス幅変調を行い、過負荷時にはＦSW
を低下させる周波数制御によりトランスＴの２次側への
伝達電力を下げ、過負荷時の出力電流の増加を抑える構
成とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、直流電圧を入力しスイ
ッチングトランジスタにてスイッチング制御してコンバ
ータトランスの２次側に矩形波を発生させ、その２次側
出力を整流、平滑して所望の直流電源を得るＤＣ−ＤＣ
コンバータの過負荷保護回路に関する。

【０００２】

【従来の技術】従来、パーソナルコンピュータ等の電子
機器に用いられる電源装置として、直流電圧を入力し、
この入力された直流電圧をスイッチングトランジスタを
介在したコンバータトランスの１次側回路に印加して、
コンバータトランスの２次側に矩形波電圧を発生させ、
その矩形波電圧を整流、平滑して直流電源を得るフライ
バックコンバータが知られている。

【０００３】この種のフライバックコンバータにおい
て、一定のスイッチング周波数ＦSW＝５０ＫHZでパルス
幅制御を行った場合、例えば入力電圧Ｖi ＝１００ＶD
C，３７３ＶDCにおける、出力電流Ｉo −出力電圧Ｖo
特性は、図４に示す、ｏ−ｃ−ｃ，ｏ−ｄ−ｄのように
なる。ここで、ｃ−ｃ，ｄ−ｄ区間は、過負荷時のＶo
の低下領域である。一方、例えばＦSW＝２８ＫHZの場合
には、ｏ−ａ−ａ，ｏ−ｂ−ｂのようなＩo −Ｖo 特性
となり、ａ−ａ，ｂ−ｂのような過負荷範囲になる。

【０００４】このように、従来のフライバックコンバー
タでは、出力電力が０〜定格値の範囲ではＩo −Ｖo 特
性はｏ−ａ，ｏ−ｂ，ｏ−ｃ，ｏ−ｄのような、ほぼ一
定のＶo を呈する。この範囲はパルス幅制御によってＶ
o が一定値に保持される。ａ，ｂ，ｃ，ｄ点を越える負
荷をかけると、パルス幅は制限値まで達しているのでデ
ューティ比はそれほど大きくならず、出力電力が制限さ
れるため出力電圧が低下していく。この範囲では定出力
特性に近くなり、Ｉo −Ｖo 特性は双曲線に似る。Ｖi
＝１００ＶDC，３７３ＶDCのとき，ｃ−ｃ，ｄ−ｄの如
く、４〜６．８Ａ，５〜７．５Ａのように、過電流値が
定格電流３．７Ａよりも大幅に大きくなる。

【０００５】なお、図４において、Ｉo は出力電流、Ｖ
o は出力電圧である。ａ−ａはＦSW＝２８ＫHZ，Ｖi ＝
１００ＶDCの時の過負荷でのＩo −Ｖo 特性を示す。ｂ
−ｂはＦSW＝２８ＫHZ，Ｖi ＝３７３ＶDCの時の過負荷
でのＩo −Ｖo 特性を示す。ｃ−ｃはＦSW＝５１ＫHZ，
Ｖi ＝１００ＶDCの時の過負荷でのＩo −Ｖo 特性を示
す。ｄ−ｄはＦSW＝５０ＫHZ，Ｖi ＝３７３ＶDCの時の
過負荷でのＩo −Ｖo特性を示す。ｏ−ａ，ｏ−ｂ，ｏ
−ｃ，ｏ−ｄは定電圧制御領域（ＰＷＭ制御）でのＩo
−Ｖo 特性を、ｐは定格出力電流点を示す。

【０００６】

【発明が解決しようとする課題】上述した従来例によれ
ば、過負荷時のＩo の変化が大きすぎる。このため、過
負荷時を考慮すると部品の定格が大きくなる。また、２
つの入力電圧Ｖi 、例えば１００Ｖと３７３ＶでＩo の
変化が大きすぎる。１００Ｖのとき定格負荷を供給する
と、３７３Ｖでは過負荷電流が大きくなりすぎるといっ
た問題があった。

【０００７】この発明は、上記事情に鑑みてなされたも
のであり、過負荷時の出力電流を抑制し、各部品の定格
を小さくすることにより、小形化ならびに低価格化され
た電源装置の過負荷保護回路を提供することを目的とす
る。

【０００８】

【課題を解決するための手段】本発明の過負荷保護回路
は、入力された直流電圧をスイッチングトランジスタに
よりスイッチング制御しコンバータトランスの１次側に
印加してコンバータトランスの２次側より得た矩形波出
力を整流、平滑化し直流電源を得るＤＣ−ＤＣコンバー
タにおいて、直流電源の出力電圧レベルに応じて上記ス
イッチングトランジスタのオン幅を制御して出力電圧を
安定化するスイッチング制御回路と、このスイッチング
制御回路に供給される補助電源電圧に応じてスイッチン
グ周波数を少なくとも２つの値により切り替える周波数
切り替え回路とを具備し、定格負荷以下の場合、第１の
スイッチング周波数にて周波数変調を行い、過負荷時に
は第２のスイッチング周波数（但し、第１のスイッチン
グ周波数＞第２のスイッチング周波数）にて周波数変調
を行うことを特徴とする。

【０００９】

【作用】上記の構成において、過負荷時にスイッチング
周波数ＦSWを低い値に切り替えることによって２次側へ
の伝達電力を下げる。この結果として過負荷時のＩo の
増加を抑えることが実現できる。このために、出力電圧
安定化用のスイッチング制御回路（安定化制御回路）の
端子電圧（補助電源電圧）Ｖccに応じてスイッチング周
波数を切り替える周波数切り替え回路を備え、定格負荷
以下ではスイッチング周波数＝一定のパルス幅変調を行
い、過負荷時にはスイッチング周波数を低下させる周波
数制御を行うことを特徴とする。このことにより、部品
の小形化、低価格化がはかれ、ひいては電源装置の小形
化、低価格化にも貢献する。

【００１０】

【実施例】図１は本発明の一実施例を示すフライバック
コンバータの回路図である。同図１には、スイッチング
トランジスタＱP （トランスＴの１次巻線）を流れる電
流ｉ1 の波形が併せて示されている。

【００１１】図１において、符号Ｖi は入力電圧であ
り、電力源となる直流電源である。符号Ｔはトランスで
あり、巻線ＮP ，ＮS ，ＮAを持つ。符号ＮP はトラン
スＴの１次巻線であり、その両端にスイッチング電圧が
印加される。符号ＮS はトランスＴの２次巻線であり、
トランジスタＱP がオフしている間にエネルギーをトラ
ンスＴから取り出す。符号ＮA はトランスＴの補助巻線
であり、出力電圧に比例した電圧（＝Ｖo ・ＮA ／ＮS
）を発生する。

【００１２】符号ＱP はスイッチングトランジスタ（ス
イッチ素子）であり、ＯＮ（オン）／ＯＦＦ（オフ）す
ることによりトランスＴの１次巻線ＮPに交流を印加す
る。トランジスタＱP にはパワ−トランジスタが用いら
れる。

【００１３】符号Ｒ4 はスイッチング回路に介在された
電流検出用抵抗であり、スイッチングトランジスタＱP
（トランスＴの１次巻線）を流れる電流ｉ1 を検出す
る。Ｄ1 はトランスＴの２次巻線ＮS に介在された、順
方向電圧降下がＶF のダイオードであり、トランスＴの
２次巻線ＮS に生じた電圧を整流する。ＲはトランスＴ
の２次側回路の等価抵抗を示す。ＣF は平滑用コンデン
サを示す。Ｖo は出力電圧を示す。Ｒ51，Ｒ52は抵抗で
あり、Ｖo を抵抗分割して３端子プログラマブル・シャ
ントレギュレータＣＲ1 にフィードバック信号として印
加する。ＣＲ1 はプログラマブル・シャントレギュレー
タである。Ｒ53はフィードバック抵抗である。Ｒ54はプ
ログラマブル・シャントレギュレータＣＲ1 を流れる電
流を制限する抵抗である。

【００１４】ＰＣはホトダイオードとホトトランジスタ
で構成されるホトカプラであり、ホトダイオードはＲ54
とＣＲ1 のカソード間に接続する。またホトカプラＰＣ
のホトトランジスタは、端子ｂ，ｄをスイッチング制御
回路ＩＣのフィードバック端子（図示せず）に接続す
る。

【００１５】ＩＣはスイッチングトランジスタＱP のオ
ン幅を制御するためのスイッチング制御回路（安定化制
御回路）であり、例えばＵＣ３８３がよく知られてい
る。このＩＣにおけるＶccはＩＣの補助電源用端子を示
す。Ｖref はＩＣの基準電圧源、ＲT ／ＣT はＩＣの三
角波発振器の端子を示す。ＧはＩＣのグランド端子、Ｃ
Ｓ（Current Sense ）はＩＣの電流検出端子、ＯＵＴは
ＩＣの制御用出力端子を示す。

【００１６】Ｒg は抵抗であり，コンデンサＣとともに
三角波発振器を構成する。Ｒa ，Ｒb ，Ｒd ，Ｒf は抵
抗、Ｑ1 ，Ｑ2 はトランジスタである。これらトランジ
スタＱ1 ，Ｑ2 及び抵抗Ｒa ，Ｒb ，Ｒd ，Ｒf は、Ｖ
ccレベルに応じて動作する増幅器を構成する。

【００１７】ＲSTは抵抗であり、起動時にＩＣの補助電
源電圧ＶCCを確保するためのエネルギ蓄積用コンデンサ
Ｃs を充電し、ＩＣの電源電流を供給する。Ｒ6 、Ｒ10
4 は抵抗であり、Ｒ4 に生じた電圧を分圧してＩＣのＣ
Ｓ端子に供給する。

【００１８】トランスの１次巻線電流（トランジスタＱ
P を流れる電流）ｉ1 の波形において、ＴONはトランジ
スタＱP のオン期間で、Ｔはスイッチング周期である。
ＩP1はＩＣのＣＳ端子の電圧がＶTHに達した時のｉ1 の
値である。ＶTHはこの電圧に達すると、ＩＣ内でパワト
ランジスタＱP のドライブ信号をターンオフするスレッ
ショルド電圧である。ＴD はＶTHに対するＩＣ内の遅れ
時間であり、ＶTHに達したあと、実際にドライブ信号が
低レベル（“ＬＯＷ”レベル）になるまでの時間であ
る。従って、ＴONは、ＴD 時間経過後の値となる。ＩP
はＴON時のｉ1 のピーク値を示す。ＬP はトランスＴの
ＮP 巻線のインダクタンス、ＲONはトランジスタＱP の
ＯＮ時の内部抵抗を示す。

【００１９】抵抗Ｒa 、Ｒb 、Ｒd は次のようにして決
める。即ち、ＶccがＶcc1 より高いとき、Ｑ１がオン状
態、従って、Ｑ２がオン状態にあって、抵抗Ｒf が抵抗
Ｒg に並列に接続される。このときのＩＣの発振周波数
ＦSWは後述する図２に示すＦSW1 である。ＶccがＶcc1
よりも低くなると、Ｑ１，Ｑ２がオフ状態になる。この
場合、抵抗Ｒf は、抵抗Ｒg から電気的に切り離され、
Ｒg だけがＩＣの発振周波数を決める。このときの周波
数が図２に示すＦSW2 である。このように、抵抗Ｒa 、
Ｒb 、Ｒd はトランジスタＱ１，Ｑ２と共同してスイッ
チング回路を構成し、スイッチ回路と共同して周波数切
り替え回路を構成する。

【００２０】図２及び図３は本発明実施例の動作を説明
するために引用した図であり、図２は補助電源電圧Ｖcc
とスイッチング周波数ＦSWの関係を示し、図３は周波数
変調制御とパルス幅制御を併用した場合の出力電流−出
力電圧特性を示す。

【００２１】図２において、符号Ｖccは補助電源電圧で
あり図４の制御ＩＣに供給される。符号ＦSWはスイッチ
ング周波数であり、ＩＣのドライブパルスの周期Ｔの逆
数に等しい。符号Ｖcc1 は電圧であり、スイッチング周
波数ＦSWが切り替わるときのＶccの値である。符号ＦSW
1、ＦSW2 は、スイッチング周波数であり、ＦSWが持つ
第１と第２の値である。

【００２２】図３において、ｅ−ｆ−ｇ−ｈ、ｊ−ｉ−
ｋは入力電圧Ｖi ＝１００ＶDCのときの、ｅ′−ｆ′−
ｇ′−ｈ′、ｊ′−ｉ′−ｋ′は入力電圧Ｖi ＝３７３
ＶDCのときのそれぞれの特性である。ｅ−ｆ−ｇ−ｈ、
ｅ−ｆ′−ｇ′−ｈ′は、ＦSW＝ＦSW1 のときの、ｊ−
ｉ−ｋ、ｊ′−ｉ′−ｋ′はＦSW＝ＦSW2 のときのそれ
ぞれの特性を示す。ｅ−ｆ−ｆ′はパルス幅制御のみに
よって出力電圧を１５Ｖに保っている区域（ＦSW1 ＝５
０ｋHZ）、ｆ−ｇ−ｈ、ｆ′−ｇ′−ｈ′は１次側供給
電力が一定の区域、同様にｋ−ｉ−ｊ、ｋ′−ｉ′−
ｊ′も供給電力一定の区域を示す。

【００２３】回路の損失を無視すると、Ｖo1は切り替え
点の出力電圧であり、トランスの結合率１００％とし
て、Ｖo1＝（ＮS ／ＮA ）・Ｖcc1 となる。ここで、Ｖ
cc1 は図２に示す切り替え時のＶccとなる。過負荷時
は、Ｉo が増加していくと、図３に示すｆ、ｇそしてｈ
に達し、Ｖcc＝Ｖcc1 になり、ここでＦSWがＦSW1 から
ＦSW2 に切り替わり、ｈからｉに出力特性が切り替わり
ｉからｊに向かう。ｊにてＩo を減らしていくとｊから
ｉそしてｋに達し、Ｖo ＝Ｖo1となり、ｋからｇに切り
替わる。

【００２４】以下、本発明実施例の動作について詳細に
説明する。図１において、起動時は、入力電圧（直流電
源）Ｖi から起動抵抗ＲSTを通してコンデンサＣs を充
電し、Ｃs の端子電圧である補助電源電圧Ｖccがスイッ
チング制御回路ＩＣを動作させるのに十分な電圧値（動
作スレッショルド値）まで上昇すると、同回路ＩＣが起
動し、同回路ＩＣの端子ＯＵＴからのドライブ信号によ
りスイッチングトランジスタＱP がスイッチングを始め
る。出力電圧が定格値まで上昇する間は、２次側のＣＲ
1 は電流を流さない。したがって、起動時はホトカプラ
ＰＣは不動作であり、回路ＩＣの制御はパルス幅最大と
なって，回路ＩＣの電流検出端子ＣＳによるピーク電流
制御となる。ピーク電流制御では、ＦSW＝５０ＫHZ（＝
一定）で定格出力までの電力が負荷へ送られる。出力電
圧が上昇してくると、トランスＴの補助巻線ＮA の電圧
が高くなり、ダイオードＤ2 を介して補助電源がＩＣ制
御ならびにドライブ用に供給される。

【００２５】起動が完了すると出力電圧Ｖo を一定に保
つべく，ＦSW＝一定でパルス幅制御（ＰＷＭ）が行われ
る。即ち，出力電圧Ｖo は，分圧器Ｒ５１，Ｒ５２によ
って分圧され、３端子プログラマブル・シャントレギュ
レータＣＲ1 の基準端子に入る。この点の電圧がＣＲ1
の内蔵の基準電圧（例えば２．５Ｖ）より上昇すると、
カソード電流が増加し、ホトカプラＰＣのダイオードに
電流が流れ、ホトカプラＰＣを介してスイッチング制御
回路ＩＣの図示しない端子にＰＷＭ制御信号として入力
され、オン幅ＴONを狭くする。逆に出力電圧がＶo が低
下すると、パルス幅ＴONが広くなる。

【００２６】以上は定常時の動作であるが、次に過負荷
時の動作を説明する。過負荷になると、パルス幅ＴONは
最大になる。さらに負荷電流が増加すると、もはやパル
ス幅（ＯＮパルス幅）ＴONは広がらない。ＩP は一定値
のままとなる。回路の損失を無視すると、トランスＴの
２次側出力電力は定電力特性になる。この状態で負荷電
流が増加するとＶo は低下していく。するとトランスＴ
の巻数比に応じて補助電源電圧Ｖccが低下していく。従
って、Ｖcc対ＦSWを図２のように設定しておくと出力電
流Ｉo の増加に伴ない、Ｖo は図３のｆ−ｇ−ｈ（ｆ′
−ｇ′−ｈ′）の特性曲線に沿って低下していく。

【００２７】ｈ点（ｈ′）に到達すると、Ｖo はＶo1と
なる。この点ではＶcc＝Ｖcc1 （＝ＮA ／ＮS ・Ｖo1）
になる。このＶcc１は、図２に示すように、ＶccがＶcc
1 よりも下がるとＦSWがＦSW１からより低いＦSW2 に切
り替わるＶccの点である。このため、出力電圧はｈ点
（ｈ′点）からｋ−ｉ−ｊ（ｋ′−ｉ′−ｊ′）の上の
ｉ点（ｉ′点）に切り替わる。このようにして同一の負
荷電流に対して出力電圧が小さくなる。即ち、過負荷時
には図３に示すように電力を絞ることができる。

【００２８】本発明の周波数切り替え回路を併用して出
力電力を低減する機能を持たせることにより、フライバ
ックコンバータの過電流値を従来例（図４）で示した場
合に比し、２Ａ程小さく抑えることができる。

【００２９】

【発明の効果】以上説明のように本発明によれば、過負
荷時の出力電流を抑制して、部品の小形化、低価格化が
実現でき、これに伴い電源装置を小形化、低価格化でき
る。

【図面の簡単な説明】

【図１】本発明の実施例を示す回路図。

【図２】同実施例における補助電源電圧Ｖccとスイッチ
ング周波数ＦSWの関係を示す図。

【図３】同実施例により周波数変調制御とパルス幅制御
を併用した場合の出力電流−出力電圧特性を示す図。

【図４】従来例における出力電流−出力電圧特性を示す
図。

【符号の説明】

Ｔ…トランス、ＱP …スイッチングトランジスタ、Ｒ4
…抵抗（電流検出回路）、ＩＣ…スイッチング制御回路
（スイッチング制御用ＩＣ）、Ｖcc…補助電源電圧、Ｑ
1 ，Ｑ2 …（周波数切り替え用の）トランジスタ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 入力された直流電圧をスイッチングトラ
   ンジスタによりスイッチング制御しコンバータトランス
   の１次側に印加してコンバータトランスの２次側より得
   た矩形波出力を整流、平滑化し直流電源を得るＤＣ−Ｄ
   Ｃコンバータにおいて、直流電源の出力電圧レベルに応
   じて上記スイッチングトランジスタのオン幅を制御して
   出力電圧を安定化するスイッチング制御回路と、このス
   イッチング制御回路に供給される補助電源電圧に応じて
   スイッチング周波数を少なくとも２つの値により切り替
   える周波数切り替え回路とを具備し、定格負荷以下の場
   合、第１のスイッチング周波数にて周波数変調を行い、
   過負荷時には第２のスイッチング周波数（但し、第１の
   スイッチング周波数＞第２のスイッチング周波数）にて
   周波数変調を行うことを特徴とする過負荷保護回路。