JPH0721108Y2 - マグアンプ方式の直流安定化電源 - Google Patents
マグアンプ方式の直流安定化電源Info
- Publication number
- JPH0721108Y2 JPH0721108Y2 JP1989075835U JP7583589U JPH0721108Y2 JP H0721108 Y2 JPH0721108 Y2 JP H0721108Y2 JP 1989075835 U JP1989075835 U JP 1989075835U JP 7583589 U JP7583589 U JP 7583589U JP H0721108 Y2 JPH0721108 Y2 JP H0721108Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- circuit
- switching element
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】 〈産業上の利用分野〉 本考案はマグアンプ方式の直流安定化電源に係り、特に
マグアンプをリセットするドライブ回路の改良に関す
る。
マグアンプをリセットするドライブ回路の改良に関す
る。
〈従来の技術〉 直流安定化電源において、多出力電源の場合に、主出力
回路の安定化はパルス幅制御方式で行ない、従出力回路
の安定化はマグアンプ（可飽和リアクトル）方式で行な
う手法が採用されることがある。第５図は従来装置の回
路図である。図において、トランスＴの一次巻線n1には
直流電圧源Vinが接続されており、スイッチング素子Ｑ
によってオンオフされている。すると二次巻線n2にスイ
ッチング信号が誘起されるので、ダイオードD1,D2で整
流し、チョークコイルL1で高周波数成分を除去してコン
デンサC1で平滑化して主出力電圧Vout1を得る。主出力
電圧を安定化するために、主出力電圧Vout1と所定の基
準電圧Vref1とを比較して誤差信号を出力する誤差アン
プと、この誤差アンプの出力する誤差信号を入力して誤
差が小さくなる方向にスイッチング素子Ｑに制御信号を
送るパルス幅制御回路PWMを備えている。
回路の安定化はパルス幅制御方式で行ない、従出力回路
の安定化はマグアンプ（可飽和リアクトル）方式で行な
う手法が採用されることがある。第５図は従来装置の回
路図である。図において、トランスＴの一次巻線n1には
直流電圧源Vinが接続されており、スイッチング素子Ｑ
によってオンオフされている。すると二次巻線n2にスイ
ッチング信号が誘起されるので、ダイオードD1,D2で整
流し、チョークコイルL1で高周波数成分を除去してコン
デンサC1で平滑化して主出力電圧Vout1を得る。主出力
電圧を安定化するために、主出力電圧Vout1と所定の基
準電圧Vref1とを比較して誤差信号を出力する誤差アン
プと、この誤差アンプの出力する誤差信号を入力して誤
差が小さくなる方向にスイッチング素子Ｑに制御信号を
送るパルス幅制御回路PWMを備えている。
また従出力回路は、二次巻線n3にスイッチング信号が誘
起されるので、ダイオードD3,D4で整流し、チョークコ
イルL2で高周波数成分を除去してコンデンサC2で平滑化
して従出力電圧Vout2を得る。可飽和リアクトルSRは二
次巻線n3とダイオードD3のアノード側に挿入されてお
り、制御入力としてダイオードD5のカソード側が接続さ
れている。従出力の安定化回路として、出力電圧検出回
路10と、この検出した従出力電圧Vout2と所定の基準電
圧Vref2とを比較する基準電圧比較部20と、この基準電
圧比較部20の信号を入力してダイオードD5を介して可飽
和リアクトルSRにリセット信号を送るリセットドライバ
回路30とを備えている。リセットドライバ回路30は基準
電圧比較部20からの信号を制御入力とするトランジスタ
Q2と、このトランジスタQ2のコレクタ信号を制御入力と
するトランジスタQ3とを有し、このトランジスタQ3のコ
レクタ端子はダイオードD5のアノード側と接続されてい
る。
起されるので、ダイオードD3,D4で整流し、チョークコ
イルL2で高周波数成分を除去してコンデンサC2で平滑化
して従出力電圧Vout2を得る。可飽和リアクトルSRは二
次巻線n3とダイオードD3のアノード側に挿入されてお
り、制御入力としてダイオードD5のカソード側が接続さ
れている。従出力の安定化回路として、出力電圧検出回
路10と、この検出した従出力電圧Vout2と所定の基準電
圧Vref2とを比較する基準電圧比較部20と、この基準電
圧比較部20の信号を入力してダイオードD5を介して可飽
和リアクトルSRにリセット信号を送るリセットドライバ
回路30とを備えている。リセットドライバ回路30は基準
電圧比較部20からの信号を制御入力とするトランジスタ
Q2と、このトランジスタQ2のコレクタ信号を制御入力と
するトランジスタQ3とを有し、このトランジスタQ3のコ
レクタ端子はダイオードD5のアノード側と接続されてい
る。
このように構成された装置の動作を次に説明する。主出
力電圧Iout1はパルス幅制御方式で安定化されている。
従出力電圧Iout2は、リセットドライバ回路30からリセ
ット電流Irを可飽和リアクトルSRに供給するマグアンプ
方式で安定化されている。
力電圧Iout1はパルス幅制御方式で安定化されている。
従出力電圧Iout2は、リセットドライバ回路30からリセ
ット電流Irを可飽和リアクトルSRに供給するマグアンプ
方式で安定化されている。
〈考案が解決しようとする課題〉 しかし従来装置では、以下の課題がある。
過負荷防止回路OVPを有している電源では、過負荷防
止回路の動作を確認するため外部電源を接続して検査す
る際に、リセット電流Irが過大に流れる。
止回路の動作を確認するため外部電源を接続して検査す
る際に、リセット電流Irが過大に流れる。
主出力側で出力が急変した場合、従出力電圧Iout2を
一定に保持しようとしてリセット電流Irが過大に流れ
る。
一定に保持しようとしてリセット電流Irが過大に流れ
る。
すると、リセット電流Irに起因して、トランジスタQ2,Q
3のベース・エミッタ間電圧VBEに逆電圧が印加され、特
にトランジスタの定格を超過するような値になると信頼
性の低下等の好ましくない事態を招来するという課題が
あった。
3のベース・エミッタ間電圧VBEに逆電圧が印加され、特
にトランジスタの定格を超過するような値になると信頼
性の低下等の好ましくない事態を招来するという課題が
あった。
本考案はこのような課題を解決したもので、リセット電
流Irを起因としてトランジスタのベース・エミッタ間電
圧VBEに過大な逆電圧の生じないマグアンプ方式の直流
安定化電源を提供することを目的とする。
流Irを起因としてトランジスタのベース・エミッタ間電
圧VBEに過大な逆電圧の生じないマグアンプ方式の直流
安定化電源を提供することを目的とする。
〈課題を解決するための手段〉 このような目的を達成する本考案は、トランスの二次巻
線（n3）に誘起されたスイッチング信号を整流平滑化し
て直流電圧（Vout2）を出力する回路と、この直流電圧
出力回路の前記二次巻線と前記整流回路との間に挿入さ
れた可飽和リアクトル（SR）と、この直流電圧出力回路
の出力電圧と所定の基準電圧（Vref2）とを比較して比
較信号を出力する基準電圧比較部（20）と、この基準電
圧比較部の比較信号を入力して前記可飽和リアクトルに
リセット電流（Ir）を送るリセットドライバ回路（30）
とを有するマグアンプ方式の直流安定化電源において、
次の構成としたものである。
線（n3）に誘起されたスイッチング信号を整流平滑化し
て直流電圧（Vout2）を出力する回路と、この直流電圧
出力回路の前記二次巻線と前記整流回路との間に挿入さ
れた可飽和リアクトル（SR）と、この直流電圧出力回路
の出力電圧と所定の基準電圧（Vref2）とを比較して比
較信号を出力する基準電圧比較部（20）と、この基準電
圧比較部の比較信号を入力して前記可飽和リアクトルに
リセット電流（Ir）を送るリセットドライバ回路（30）
とを有するマグアンプ方式の直流安定化電源において、
次の構成としたものである。
即ち、前記リセットドライバ回路は、制御端子に前記比
較信号に基づく制御信号を入力し、入力端子を前記直流
電圧出力回路の電圧側の端子と接続し、出力端子をダイ
オード（D5）を介して前記可飽和リアクトルに接続する
第３のスイッチング素子（Q3）と、当該第３のスイッチ
ング素子の入力端子側に接続された第１のリセット電流
制限抵抗（R11）と、一端が前記直流電圧出力回路の電
圧側の端子と接続され、他端が前記二次巻線のコモン側
に接続され、第１ないし第３の分圧抵抗（R13,R17,R1
4）が直列に接続されると共に、第１と第２の分圧抵抗
の共通接続点が第３のスイッチング素子の制御端子と接
続された分圧抵抗回路と、当該第２と第３の分圧抵抗の
間に入出力端子が挿入され、制御端子に前記基準電圧比
較部の比較信号を入力する第２のスイッチング素子（Q
2）と、当該第３のスイッチング素子の入力端子側と制
御端子側に接続されるダイオード（D13）とを有するこ
とを特徴としている。
較信号に基づく制御信号を入力し、入力端子を前記直流
電圧出力回路の電圧側の端子と接続し、出力端子をダイ
オード（D5）を介して前記可飽和リアクトルに接続する
第３のスイッチング素子（Q3）と、当該第３のスイッチ
ング素子の入力端子側に接続された第１のリセット電流
制限抵抗（R11）と、一端が前記直流電圧出力回路の電
圧側の端子と接続され、他端が前記二次巻線のコモン側
に接続され、第１ないし第３の分圧抵抗（R13,R17,R1
4）が直列に接続されると共に、第１と第２の分圧抵抗
の共通接続点が第３のスイッチング素子の制御端子と接
続された分圧抵抗回路と、当該第２と第３の分圧抵抗の
間に入出力端子が挿入され、制御端子に前記基準電圧比
較部の比較信号を入力する第２のスイッチング素子（Q
2）と、当該第３のスイッチング素子の入力端子側と制
御端子側に接続されるダイオード（D13）とを有するこ
とを特徴としている。
〈作用〉 本考案の各構成要素はつぎの作用をする。直流電圧出力
回路は従出力回路であって、可飽和リアクトルを用いた
マグアンプ方式で直流電圧安定化をしている。スイッチ
ング素子はトランジスタやFET等のソリッドステートの
素子であって、制御端子に入力された比較信号に基づく
制御信号により、リセット電流を入力端子から出力端子
を経て可飽和リアクトルに送っている。第１のリセット
電流制限抵抗、分圧抵抗回路、第２のスイッチング素子
並びにダイオードは、前述のスイッチング素子に逆バイ
アス電圧が発生するのを防止する機能を有するもので、
外部電源を直流電圧出力回路の出力端子に接続した場合
とか、このトランスの主出力回路の急変の場合などに発
生する逆電圧を、このスイッチング素子にとって支障が
ない程度に低減する。
回路は従出力回路であって、可飽和リアクトルを用いた
マグアンプ方式で直流電圧安定化をしている。スイッチ
ング素子はトランジスタやFET等のソリッドステートの
素子であって、制御端子に入力された比較信号に基づく
制御信号により、リセット電流を入力端子から出力端子
を経て可飽和リアクトルに送っている。第１のリセット
電流制限抵抗、分圧抵抗回路、第２のスイッチング素子
並びにダイオードは、前述のスイッチング素子に逆バイ
アス電圧が発生するのを防止する機能を有するもので、
外部電源を直流電圧出力回路の出力端子に接続した場合
とか、このトランスの主出力回路の急変の場合などに発
生する逆電圧を、このスイッチング素子にとって支障が
ない程度に低減する。
〈実施例〉 以下図面を用いて、本考案を説明する。
第１図は本考案の一実施例を示す回路図である。尚第１
図において、前記第５図と同一作用をするものには同一
符号をつけ説明を省略する。抵抗R11はリセット電流制
限抵抗であって、トランジスタQ3のエミッタ端子（入力
端子）と直流電圧出力回路の従出力電圧端子（Vout2）
との間に挿入されている。抵抗R16もリセット電流制限
抵抗であって、トランジスタQ3のコレクタ端子（出力端
子）とダイオードD5のアノード側との間に挿入されてい
る。分圧抵抗R13、R17及びR14は従出力電圧端子
（Vout2）とコモンとの間に装着されたもので、分圧抵
抗R13とR17との接続点はトランジスタQ3のベース端子
（制御端子）と接続され、分圧抵抗R17とR14との間には
トランジスタQ2のコレクタ・エミッタ端子（入出力端
子）が装着されている。抵抗R15はトランジスタQ2のベ
ース端子とコモンとの間に挿入されて、基準電圧比較部
20の出力する比較信号が流れる。
図において、前記第５図と同一作用をするものには同一
符号をつけ説明を省略する。抵抗R11はリセット電流制
限抵抗であって、トランジスタQ3のエミッタ端子（入力
端子）と直流電圧出力回路の従出力電圧端子（Vout2）
との間に挿入されている。抵抗R16もリセット電流制限
抵抗であって、トランジスタQ3のコレクタ端子（出力端
子）とダイオードD5のアノード側との間に挿入されてい
る。分圧抵抗R13、R17及びR14は従出力電圧端子
（Vout2）とコモンとの間に装着されたもので、分圧抵
抗R13とR17との接続点はトランジスタQ3のベース端子
（制御端子）と接続され、分圧抵抗R17とR14との間には
トランジスタQ2のコレクタ・エミッタ端子（入出力端
子）が装着されている。抵抗R15はトランジスタQ2のベ
ース端子とコモンとの間に挿入されて、基準電圧比較部
20の出力する比較信号が流れる。
ダイオードD13はトランジスタQ3のエミッタ端子にカソ
ード側が接続され、ベース端子にアノード側が接続され
たもので、ベース・エミッタ間電圧VBEに逆電圧が作用
したときはオンして過大な過電圧が発生するのを防止し
ている。
ード側が接続され、ベース端子にアノード側が接続され
たもので、ベース・エミッタ間電圧VBEに逆電圧が作用
したときはオンして過大な過電圧が発生するのを防止し
ている。
このように構成された装置の動作を次に説明する。第２
図は定常動作時の可飽和リアクトルの動作波形図で、実
線は入力信号、破線は出力信号を表している。過飽和リ
アクトルの入力パルスのエネルギは、パルス電圧Ｅとパ
ルス幅Ｔとを乗じた値ExTである。また、リセットドラ
イバ回路30より制御信号をうけて、過飽和リアクトルの
出力パルスのエネルギは、パルス電圧Ｅとパルス幅Ton
とを乗じた値ExTonと減少する。この結果、従出力電圧V
out2は安定化される。
図は定常動作時の可飽和リアクトルの動作波形図で、実
線は入力信号、破線は出力信号を表している。過飽和リ
アクトルの入力パルスのエネルギは、パルス電圧Ｅとパ
ルス幅Ｔとを乗じた値ExTである。また、リセットドラ
イバ回路30より制御信号をうけて、過飽和リアクトルの
出力パルスのエネルギは、パルス電圧Ｅとパルス幅Ton
とを乗じた値ExTonと減少する。この結果、従出力電圧V
out2は安定化される。
第３図は外部電源の接続などによって生ずる逆電圧発生
時の過飽和リアクトルのBH曲線説明図である。従出力電
圧Vout2が高くなると、出力安定化回路は従出力電圧V
out2を下げるために通過パルス幅を狭くする対策、即ち
リセット電流Irを増大させる。このとき、パルス幅Ton
がゼロになると、過飽和リアクトルはBH曲線の逆方向に
飽和して、次式で与えられる過大なリセット電流Irが流
れる。
時の過飽和リアクトルのBH曲線説明図である。従出力電
圧Vout2が高くなると、出力安定化回路は従出力電圧V
out2を下げるために通過パルス幅を狭くする対策、即ち
リセット電流Irを増大させる。このとき、パルス幅Ton
がゼロになると、過飽和リアクトルはBH曲線の逆方向に
飽和して、次式で与えられる過大なリセット電流Irが流
れる。
Ir∝（Vout2‐Vsr）／（R11＋R16） （１） ここで、VsrはダイオードD5のカソード側の電圧であ
る。トランジスタQ3のコレクタ電圧Vcはリセット電流制
限抵抗R11、R16の分圧比の電圧で定まる。リセット電流
制限抵抗R16の抵抗値がゼロの場合は、コレクタ電圧Vc
が負電圧となり、またトランジスタQ3のベース電圧、エ
ミッタ電圧も負になって、トランジスタのストレージ期
間にトランジスタQ3のベース・エミッタ間電圧VBEに逆
電圧が印加される。同時にトランジスタQ2のベース・エ
ミッタ間電圧VBEにも逆電圧が印加される事態となる。
そこで、リセット電流制限抵抗R11、R16の抵抗比を適宜
に定めると、トランジスタQ3のコレクタ電圧Vcが正であ
るようにでき、然してトランジスタQ3,Q2のベース・エ
ミッタ間電圧VBEに逆電圧が加わらないようにできる。
る。トランジスタQ3のコレクタ電圧Vcはリセット電流制
限抵抗R11、R16の分圧比の電圧で定まる。リセット電流
制限抵抗R16の抵抗値がゼロの場合は、コレクタ電圧Vc
が負電圧となり、またトランジスタQ3のベース電圧、エ
ミッタ電圧も負になって、トランジスタのストレージ期
間にトランジスタQ3のベース・エミッタ間電圧VBEに逆
電圧が印加される。同時にトランジスタQ2のベース・エ
ミッタ間電圧VBEにも逆電圧が印加される事態となる。
そこで、リセット電流制限抵抗R11、R16の抵抗比を適宜
に定めると、トランジスタQ3のコレクタ電圧Vcが正であ
るようにでき、然してトランジスタQ3,Q2のベース・エ
ミッタ間電圧VBEに逆電圧が加わらないようにできる。
また、リセット電流制限抵抗R11、R16の抵抗値の範囲を
コレクタ電圧Vcが正である範囲内に限定しない場合に
は、ダイオードD13が有効に作用してトランジスタQ3の
ベース・エミッタ間電圧VBEに過大な逆電圧が加わらな
いように防止する。
コレクタ電圧Vcが正である範囲内に限定しない場合に
は、ダイオードD13が有効に作用してトランジスタQ3の
ベース・エミッタ間電圧VBEに過大な逆電圧が加わらな
いように防止する。
第４図は本考案の他の実施例を示す回路図である。ここ
ではリセット電流制限抵抗R16が省略されている。図に
おいて、ダイオードD12はトランジスタQ2のエミッタ端
子にカソード側が接続され、ベース端子にアノード側が
接続されたもので、ベース・エミッタ間電圧VBEに逆電
圧が作用したときはオンして過大な過電圧が発生するの
を防止している。また抵抗R17に代えて、抵抗R12が設け
られており、一端が分圧抵抗R13とトランジスタQ2のコ
レクタ端子との間、他端がトランジスタQ3のベース端子
に接続されている。
ではリセット電流制限抵抗R16が省略されている。図に
おいて、ダイオードD12はトランジスタQ2のエミッタ端
子にカソード側が接続され、ベース端子にアノード側が
接続されたもので、ベース・エミッタ間電圧VBEに逆電
圧が作用したときはオンして過大な過電圧が発生するの
を防止している。また抵抗R17に代えて、抵抗R12が設け
られており、一端が分圧抵抗R13とトランジスタQ2のコ
レクタ端子との間、他端がトランジスタQ3のベース端子
に接続されている。
この様な構成によれば、ダイオードD13、D12によってト
ランジスタQ3,Q2のベース・エミッタ間電圧VBEに過大な
逆電圧が加わらないようにできる。
ランジスタQ3,Q2のベース・エミッタ間電圧VBEに過大な
逆電圧が加わらないようにできる。
〈考案の効果〉 以上説明したように、本考案によれば逆電圧制限手段に
よりリセットドライバ回路30のトランジスタに過大な逆
電圧が印加されるのを防止しているので、トランジスタ
の破損が防止されて信頼性が向上すると共に、逆電圧印
加時に各種の抵抗で生じる熱損失を低減することで部品
ストレスが少なくなる。
よりリセットドライバ回路30のトランジスタに過大な逆
電圧が印加されるのを防止しているので、トランジスタ
の破損が防止されて信頼性が向上すると共に、逆電圧印
加時に各種の抵抗で生じる熱損失を低減することで部品
ストレスが少なくなる。
第１図は本考案の一実施例を示す回路図、第２図は定常
動作時の可飽和リアクトルの動作波形図、第３図は外部
電源の接続などによって生ずる逆電圧発生時の過飽和リ
アクトルのBH曲線説明図、第４図は本考案の他の実施例
を示す回路図である。 第５図は従来装置の回路図である。 20……基準電圧比較部、30……リセットドライバ回路、
R11,R16……リセット電流制限抵抗、D12,D13……逆電圧
防止用ダイオード。
動作時の可飽和リアクトルの動作波形図、第３図は外部
電源の接続などによって生ずる逆電圧発生時の過飽和リ
アクトルのBH曲線説明図、第４図は本考案の他の実施例
を示す回路図である。 第５図は従来装置の回路図である。 20……基準電圧比較部、30……リセットドライバ回路、
R11,R16……リセット電流制限抵抗、D12,D13……逆電圧
防止用ダイオード。
Claims (2)
- 【請求項１】トランスの二次巻線（n3）に誘起されたス
イッチング信号を整流平滑化して直流電圧（Vout2）を
出力する回路と、 この直流電圧出力回路の前記二次巻線と前記整流回路と
の間に挿入された可飽和リアクトル（SR）と、 この直流電圧出力回路の出力電圧と所定の基準電圧（Vr
ef2）とを比較して比較信号を出力する基準電圧比較部
（20）と、 この基準電圧比較部の比較信号を入力して前記可飽和リ
アクトルにリセット電流（Ir）を送るリセットドライバ
回路（30）とを有するマグアンプ方式の直流安定化電源
において、 前記リセットドライバ回路は、 制御端子に前記比較信号に基づく制御信号を入力し、入
力端子を前記直流電圧出力回路の電圧側の端子と接続
し、出力端子をダイオード（D5）を介して前記可飽和リ
アクトルに接続する第３のスイッチング素子（Q3）と、 当該第３のスイッチング素子の入力端子側に接続された
第１のリセット電流制限抵抗（R11）と、 一端が前記直流電圧出力回路の電圧側の端子と接続さ
れ、他端が前記二次巻線のコモン側に接続され、第１な
いし第３の分圧抵抗（R13,R17,R14）が直列に接続され
ると共に、第１と第２の分圧抵抗の共通接続点が第３の
スイッチング素子の制御端子と接続された分圧抵抗回路
と、 当該第２と第３の分圧抵抗の間に入出力端子が挿入さ
れ、制御端子に前記基準電圧比較部の比較信号を入力す
る第２のスイッチング素子（Q2）と、 当該第３のスイッチング素子の入力端子側と制御端子側
に接続されるダイオード（D13）と、 を有することを特徴とするマグアンプ方式の直流安定化
電源。 - 【請求項２】トランスの二次巻線（n3）に誘起されたス
イッチング信号を整流平滑化して直流電圧（Vout2）を
出力する回路と、 この直流電圧出力回路の前記二次巻線と前記整流回路と
の間に挿入された可飽和リアクトル（SR）と、 この直流電圧出力回路の出力電圧と所定の基準電圧（Vr
ef2）とを比較して比較信号を出力する基準電圧比較部
（20）と、 この基準電圧比較部の比較信号を入力して前記可飽和リ
アクトルにリセット電流（Ir）を送るリセットドライバ
回路（30）とを有するマグアンプ方式の直流安定化電源
において、 前記リセットドライバ回路は、 制御端子に前記比較信号に基づく制御信号を入力し、入
力端子を前記直流電圧出力回路の電圧側の端子と接続
し、出力端子をダイオード（D5）を介して前記可飽和リ
アクトルに接続する第３のスイッチング素子（Q3）と、 当該第３のスイッチング素子の入力端子側に接続された
第１のリセット電流制限抵抗（R11）と、 一端が前記直流電圧出力回路の電圧側の端子と接続さ
れ、他端が前記二次巻線のコモン側に接続され、第１及
び第２の分圧抵抗（R13,R14）が直列に接続されると共
に、第１と第２の分圧抵抗の共通接続点が第４の抵抗
（R12）を介して第３のスイッチング素子の制御端子と
接続された分圧抵抗回路と、 当該第１と第２の分圧抵抗の間に入出力端子が挿入さ
れ、制御端子に前記基準電圧比較部の比較信号を入力す
る第２のスイッチング素子（Q2）と、 当該第３のスイッチング素子の入力端子側と制御端子側
に接続されるダイオード（D13）と、 を有することを特徴とするマグアンプ方式の直流安定化
電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989075835U JPH0721108Y2 (ja) | 1989-06-28 | 1989-06-28 | マグアンプ方式の直流安定化電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989075835U JPH0721108Y2 (ja) | 1989-06-28 | 1989-06-28 | マグアンプ方式の直流安定化電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0314984U JPH0314984U (ja) | 1991-02-14 |
| JPH0721108Y2 true JPH0721108Y2 (ja) | 1995-05-15 |
Family
ID=31616764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989075835U Expired - Lifetime JPH0721108Y2 (ja) | 1989-06-28 | 1989-06-28 | マグアンプ方式の直流安定化電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0721108Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7847664B2 (en) * | 2009-05-06 | 2010-12-07 | Verde Power Supply, Inc. | Electromagnetic apparatus using shared flux in a multi-load parallel magnetic circuit and method of operation |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61109459A (ja) * | 1984-10-30 | 1986-05-27 | Hitachi Metals Ltd | マグアンプ制御回路 |
| JPS61144793U (ja) * | 1985-02-26 | 1986-09-06 |
-
1989
- 1989-06-28 JP JP1989075835U patent/JPH0721108Y2/ja not_active Expired - Lifetime
Non-Patent Citations (2)
| Title |
|---|
| 「トランジスタ回路解析」ジョイスクラーク著熊谷、佐々木訳朝倉書店（昭３９−１−１５）Ｐ．３６１ |
| 「電力用トランジスタ」遠藤著日刊工業新聞社（昭４２−１０−２０）Ｐ．１１５ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0314984U (ja) | 1991-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008005567A (ja) | スイッチング電源装置 | |
| JPH02159975A (ja) | 自励発振型コンバータ | |
| US4263643A (en) | Switching regulator provided with error amplifier circuit having overcurrent protecting function | |
| JPH0721108Y2 (ja) | マグアンプ方式の直流安定化電源 | |
| JP2004208379A (ja) | 多出力スイッチング電源装置 | |
| JPH0851776A (ja) | 自励式フライバックコンバータ | |
| JPH07245942A (ja) | ランダムスイッチング電源 | |
| JPH09265328A (ja) | アクティブダミー回路 | |
| JPS6219104Y2 (ja) | ||
| JP3475415B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3006775B2 (ja) | スイッチング電源装置 | |
| JPH0811056Y2 (ja) | スイッチング電源の過負荷保護回路 | |
| JPH03253260A (ja) | 過電流垂下点制御方式 | |
| JPH05344712A (ja) | スイッチング電源の過負荷保護回路 | |
| JP3171068B2 (ja) | スイッチング電源 | |
| JP3391201B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3134913B2 (ja) | スイッチングデバイス | |
| JP2513741Y2 (ja) | スイッチング電源の過電流検出回路 | |
| JP2554158B2 (ja) | マグアンプ回路 | |
| JPS648525B2 (ja) | ||
| JPH0636650B2 (ja) | スイッチングレギュレ−タの過電圧保護回路 | |
| JP2723806B2 (ja) | スイッチング電源装置 | |
| JPH06169566A (ja) | スイッチング電源装置 | |
| JP2967558B2 (ja) | スイッチング電源装置 | |
| JP3129036B2 (ja) | スイッチング電源装置 |