JPS59144366A

JPS59144366A - スイツチングレギユレ−タ

Info

Publication number: JPS59144366A
Application number: JP1438283A
Authority: JP
Inventors: Shigeru Nakamura; 茂中村
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 1983-01-31
Filing date: 1983-01-31
Publication date: 1984-08-18
Also published as: JPH0132754B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】技術分野本発明は電圧制御範囲を広くすることが出来るスイッチ
ングレギュレータに関するものである。

従来技術第１図に示す従来のスイッチングレギュレータは、直流
電源（１）にスイッチングトランジスタ（２）を接続し
、このトランジスタ（２）の断続動作によって直流電圧
を断続して出力電圧を調整するように構成されている。

尚、平滑された所望レベルの直流を得るためにトランジ
スタ（２）に直列に出カドランス（３）が接続され、こ
の２次側にダイオード（４）とコンデンサ（５）とから
成る整流平滑回路（６）が設けられて＆する。

スイッチングトランジスタ（２）断続用の制御パルスを
供給するための回路は、大別して制御信号発生回路（７
）と、三角波電圧発生回路（８）と、電圧比較器（９）
と、駆動回路（１０）とかじ成る。制御信号発生回路（
７）は平滑回路（６）の出力段に得られる出力電圧と基
準電圧との差に対応した電圧を得るための誤差増幅器と
、この前段又は後段に設けられた出力電圧調整用可変抵
抗とを含む公知の回路であり、所望出力電圧に対応した
レベルの電圧を送出する回路である。制御信号は原理的
にはそのまま比較器（９）の一方の入力端子（ト）に入
力させても差支えないが、この例では第１及び第２の直
流電源ライン（１１）（１２間に接続された第１及び第
２の分圧用抵抗α３１（１４１と、一方の入力端子（ト
）と他方の直流電源ライン（Ｉ２１との間に接続された
制御トランジスタ（１ωとから成る制御電圧発生回路（
１６）に′よって所望レベルの直流制御電圧を得て、こ
れを比較器（９）に入力させている。三角波電圧発生回
路（８）は比較器（９）の他方の入力端子（→と第２の
直流電源ライン（１２１との間に接続されたコンデンサ
（Ｉ８）と、このコンデンサ（１８）に矩形波電圧を印
加する回路とから成る。矩形波電圧発生回路は一対の電
源ライン（１１）Ｃ１２）間に接続された基準電圧を得
るための一対の分圧抵抗α９　（２０）と４この一対の
分圧抵抗α９（２ｏの中点から得られる基準電圧が一方
の入力端子に入力される電圧比較器（２Ｉｌと、この比
較器ρυの出力端子と他方の入力端子との間に接続され
た抵抗＠と、出力端子と電源ライン（１１）との間に接
続された抵抗（２３）と、出力端子と一方の入力端子と
の間に接続された抵抗（２４１とがら成る。

尚コンデンサ０８）の一端は比較器（２１１の他方の入
力端子に接続され他端は電源ラインα２に接続されてい
る。また制御パルス形成用比較器（９）の出力端子と電
源ライン（１１１との間にプルアップ抵抗（１７１が接
続されている。

このように構成された回路に於いて制御信号発生回路（
７）から直流制御信号が発生すると、この制御信号のレ
ベルに対応した制御トランジスタ（１（ト）の導通状態
が得られ、トランジスタ（１５１のＶＣＥ即ち抵抗値は
制御信号に対応した値になる。そして、トランジスタα
（ト）は抵抗側に並列接続されているので、分圧点の電
位即ち比較器（９）の一方の入力端子に供給される第２
図（４）に示す直流制御電圧７人は制御トランジスタ（
１！５１の抵抗即ちＶＣＥに対応して変化する。

三角波発生回路（８）のコンデンサ０８）は比較器（２
１１の矩形波出力によって制御され、高レベル期間に充
電され、低レベル期間に放電する。そして、制御パルス
形成用の比較器（９）の他方の入力端子に第２図（支）
に示す三角波電圧ＶＣを供給する。制御パルス形成用比
較器（９）は第２図囚に示す直流制御電圧７人と三角波
電圧Ｖｃとの比較に基づいて第２図（Ｂ）に示す比較出
力ＶＯ即ち制御パルスを発生する。この制御パルスは駆
動回路（１０）を介してスイッチングトランジスタ（２
）のベースに印加されるので、トランジスタ（２）は第
２図（Ｂ）の制御パルスに応答して断続する。

制御信号のレベルの変化に対応して直流制御電圧７人が
第２図囚の実線から点線に変化すると、制御パルスの幅
も第２図（Ｂ）で実線から点線に変化し、この結果、直
流出力電圧も変化する。

ところで、スイッチングトランジスタ（２）を１００ｋ
Ｈｚ程度の高い繰返し周波数で断続する場合には、トラ
ンジスタ（２）の数μｓの蓄積時間を無視することが出
来なくなり、パルス幅を大幅に狭くすることが不可能で
あった。このため、制御範囲が必然的に狭くなった。蓄
積時間を減少させるために、第３図に示す如（スイッチ
ングトランジスタ（２）のベース回路に抵抗＋２５）　
（２６＋を接続する他に、ダイオード（昂＠を接続し、
更にコレクタに至るようにダイオード（２９）を接続し
、トランジスタ（２）を、不飽和動作させることがある
。しかし、ダイオード（２９〜（２９）が必要になるば
かりでなく、効率を向上させることが置敷になる。

発明の目的そこで、本発明の目的は制御範囲を容易に拡大すること
が出来るスイッチングレギュレータを提供することにあ
る。

発明の構成上記目的を達成するための本発明は、出力電圧を調整す
るために直流電圧を断続するスイッチング素子と、前記
出力電圧を制御するための直流制御信号を発生する制御
信号発生回路と、前記制御信号に応答して直流制御電圧
を発生する制御電圧発生回路と、制御パルスを形成する
ための三角波電圧を発生する三角波電圧発生回路と、一
方の入力端子に供給される前記直流制御電圧と他方の入
力端子に供給される前記三角波電圧とを比較して前記ス
イッチング素子を断続制御するだめの制御パルスを形成
する電圧比較器と、前記三角波電圧の発生周期が前記出
力電圧を低減させる時に長くなるように前記制御信号に
直接又は間接に応答して前記三角波電圧の発生周期を制
御する三角波電圧周期制御回路とを備えたスイッチング
レギュレータに係わるものである。

発明の効果上記本発明によれば、制御パルスの幅を狭くすると共に
、制御パルスの周期を犬にするので、スイッチングトラ
ンジスタの蓄積時間を見かけ上小さくしたと等価な効果
となり、制御範囲の拡大が可能になる。

実施例次に、第４図〜第７図を参照して本発明の実施例に係わ
るスイッチングレギュレータについて述べる。但し、第
４図〜第７図に於いて、第１図〜第３図と共通する部分
には同一の符号を付してその説明を省略する。この実施
例では第４図から明らかなように、制御トランジスタ（
１５１のコレクタと制御パルス形成用比較器（９）の一
方の入力端子（ホ）との間に第１のダイオード（３０）
が接続され、またコンデンサ０８）の一端と制御トラン
ジスタα均のコレクタとの間に第２のダイオードＧυと
抵抗３２１との直列回路から成る三角波電圧周期制御回
路＠が接続されている。

この第４図の回路で出力電圧を上げるために制御信号の
レベルが低い場合には、制御トランジスタαωの抵抗値
が大きくなり、制御電圧ｖＡのレベルが第５図囚に示す
如く高くなる。従って、制御電圧７人と三角波電圧Ｖｃ
との比較に基づく出入力■ｏのパルス幅も比較的大きく
なる。また抵抗（３１）、ダイオードＧ３’ｌ＋、制御
トランジスタα５）を通して流れる電流は無視すること
が出来る程小さい。従って、高い出力電圧を得るために
制御信号のレベルが低く、これに応答して制御電圧７人
のレベルが高い時には、周波数をほぼ一定に保ってパル
ス幅変調制御（ＰＷＭ制御）を行うことが出来る。

一方、出力電圧を下げるために制御信号のレベルが高く
なると、制御トランジスタ（１５１の抵抗値が小さくな
り、これに基づき第６図に示す如く制御電圧ＶＡのレベ
ルが低下する。また、第２のダイオード（３２１のオン
期間が長くなると共に、抵抗０１）とダイオード（３２
）と制御トランジスタ（１５）から成るコンデンサ充電
電流の７−イパス回路の抵抗が小さくなり、コンデンサ
０８）の充電速度が低下し、第６図囚に示す如くコンデ
ンサ電圧即ち三角波電圧■ｃが最大値になるまでの充電
時間が長くなり、結局三角波電圧Ｖｃの発生周期が長く
なる。このため、比較器（９）から得られる第６図（Ｂ
）の制御パルスの周期も長くなり、周波数制御された状
態でパルスか発生ずる。

この結果、デユティ比を大幅に小さくすることが可能に
なり、極めて小さい出力電圧を得ることか出来る。

上述から明らかなように、本実施例によれば、パルス幅
制御と周波数制御との両方を共通の制御信号に基づいて
行うので、制御範囲を各局に拡大することが出来る。

また、第６ｔｌＷＨ）３）の制御パルスの幅が小さくな
ると、周期が犬になるので、スイッチングトランジスタ
（λ）の蓄積時間が大きくても低い出力電圧を得ること
が出来る。このため、第７図に示すような飽和動作させ
る駆動回路でトランジスタ（２）を制御し、スイッチン
グトランジスタ（２）を飽和動作させても差支えない。

この結果、駆動回路の単純化、効率の効土が可能になる
。

二勿　　ブ＋ｇ　　　例１ｉｉｉ　　ｉ　８図に示す如く、出カドランスを使用
せずにスイッチングトランジスタ（２）の出力をリアク
トルＩノ、ダイオードＤ、コンデンサＣの平滑回路（６
ａ）で平滑するスイッチングレギュレータにも適用可能
である。

（ｂ）　　第４図では制御トランジスタα９をパルス幅
制御と周波数制御とで共用しているが、独立に周波数制
御専用の制御トランジスタをコンデンサ（８）に並列に
接続し、これを制御信号で制御することによってコンデ
ンサ帥の充電時間を制御してもよい。

（Ｃ）　　コンデンサα秒の放電時間を制御信号で制御
して周波数を変えるようにしてもよい。

（ｄ）　　実施例の制御信号発生回路（７）には誤差増
幅器が含まれ、閉ループ制御が行われているが、これを
開ループ制御とし、所望出力電圧を得るための任意の制
御信号を供給するようにしてもよい。

【図面の簡単な説明】

第１図は従来のスイッチングレギュレータを示す回路図
、第２図は第１図の回路の各部の状態を示す波形図、第
３図は第１図のスイッチングトランジスタの不飽和駆動
回路を示す回路図、第４図は本発明の実施例に係わるス
イッチングレギュレータを示す回路図、第５図は第４図
の回路のパルス幅制御の状態を示す各部の波形図、第６
図は第４図の回路の周波数制御の状態を示す各部の波形
図、第７図は第４図のスイッチングトランジスタの飽和
駆動回路を示す回路図、第８図は変形例のスイッチング
レギュレータを示す回路図である。＋１１・・・電源、（２）・・・スイッチングトランジ
スタ、（７）・・・制御信号発生回路、（８）・・・三
角波電圧発生回路、（９）・・・比較器、（１０）・・
・駆動回路、（１５）・・・制御トランジスタ、（１６
）・・・制御電圧発生回路、（１８）・・・コンデンサ
、ＧＯ）（３１）・・・ダイオード、（３２１・・・抵
抗、（３３）・・・三角波電圧周期制御回路。代理人　高野創成第１図 □−丁・第２図（Ａ）第４図６０□

Claims

【特許請求の範囲】

（１）　　出力電圧を調整するために直流電圧を断続す
るスイッチング素子と、前記出力電圧を制御するための直流制御信号を発生する
制御信号発生回路と、前記制御信号に応答し、て直流制御電圧を発生する制御
電圧発生回路と、制御パルスを形成するための三角波電圧を発生する三角
波電圧発生回路と、一方の入力端子に供給される前記直流制御電圧と他方の
入力端子に供給される前記三角波電圧とを比較して前記
スイッチング素子を断続制御するための制御パルスを形
成する電圧比較器と、前記三角波電圧の発生周期が前記
出力電圧を低減させる時に長くなるように前記制御信号
に直接又は間接に応答して前記三角波電圧の発生周期を
制御する三角波電圧周期制御回路と、を備えたスイッチングレギュレータ。
（２）前記三角波電圧発生回路は、充放電によって三角
波電圧を発生するコンデンサを含む回路であり、前記制御電圧発生回路は第１及び第２の直流電源ライン
間の直流電源電圧を分割して前記比較器の一方の入力端
子に供給するように接続された第１及び第２の抵抗と、
前記比較器の前記一方の入力端子と前記第２の直流電源
ラインとの間にダイオードを介して接続され且つ前記制
御信号に応答して抵抗値が変化するように形成された制
御トランジスタとから成る回路であり、前記三角波電圧周期制御回路は前記制御トランジスタを
介して前記コンデンサの充電電流の一部を分流させるよ
うに前記コンデンサの一端と前記制御トランジスタのコ
レクタとの間に接続された抵抗とダイオードとの直列回
路である特許請求の範囲第１項記載のスイッチングレギ
ュレータ。