JPS62138901A - 制御装置 - Google Patents
制御装置Info
- Publication number
- JPS62138901A JPS62138901A JP27982085A JP27982085A JPS62138901A JP S62138901 A JPS62138901 A JP S62138901A JP 27982085 A JP27982085 A JP 27982085A JP 27982085 A JP27982085 A JP 27982085A JP S62138901 A JPS62138901 A JP S62138901A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- latch circuit
- interruption
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Safety Devices In Control Systems (AREA)
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、一定の状態が連続する状態制御をマイクロコ
ンピュータ自身で行なっているマイクロコンピュータ応
用装置のような制御装置に関するものである。
ンピュータ自身で行なっているマイクロコンピュータ応
用装置のような制御装置に関するものである。
従来の技術を第2図を参照して説明する。上記マイクロ
コンピュータ応用装置内の状態制御を行なっているマイ
クロコンピュータの要部は、第2図のように、制御手段
としてのCPUIと、信号保持手段としてのラッチ回路
2と、図示しない制御対象が接続される出力ボート3よ
り構成されている。
コンピュータ応用装置内の状態制御を行なっているマイ
クロコンピュータの要部は、第2図のように、制御手段
としてのCPUIと、信号保持手段としてのラッチ回路
2と、図示しない制御対象が接続される出力ボート3よ
り構成されている。
このように構成された従来装置においては、例えばLE
D等の制御対象を点灯状態とするために、CPUIが状
態制御信号を出力すると、この信号はラッチ回路2によ
り保持されるので、CPUIは一度上記出力を行なうと
、その内容を変更する場合以外は同一ポートへの出力は
行わなくても良く、他の処理を実行することができる。
D等の制御対象を点灯状態とするために、CPUIが状
態制御信号を出力すると、この信号はラッチ回路2によ
り保持されるので、CPUIは一度上記出力を行なうと
、その内容を変更する場合以外は同一ポートへの出力は
行わなくても良く、他の処理を実行することができる。
すなわち、制御対象には、CPUIからの出力が無くな
ってもラッチ回路2で保持された信号が出力ボート3を
介して連続的に与えられ、一定の状態を保つことができ
る。
ってもラッチ回路2で保持された信号が出力ボート3を
介して連続的に与えられ、一定の状態を保つことができ
る。
しかしながら、上記従来装置にあっては、CPU1から
の状態制御信号を保持したラッチ回路2にノイズが入っ
た場合に一1保持された内容が変化して誤動作を起して
も、正規の状態に復帰することができないという問題点
を有していた。
の状態制御信号を保持したラッチ回路2にノイズが入っ
た場合に一1保持された内容が変化して誤動作を起して
も、正規の状態に復帰することができないという問題点
を有していた。
本発明は上記の問題点を解消するために成されたもので
、信号保持手段にノイズが入って誤動作が生じても、正
規の状態に復帰するように働く制御装置を得ることを目
的とする。
、信号保持手段にノイズが入って誤動作が生じても、正
規の状態に復帰するように働く制御装置を得ることを目
的とする。
本発明に係る制御装置は、制御手段から状態制御信号を
出力させる割込み信号を一定間隔で発生する割込み信号
発生手段を備えたものである。
出力させる割込み信号を一定間隔で発生する割込み信号
発生手段を備えたものである。
本発明においては、割込み信号発生手段の作用により、
制御手段から一定間隔で状態制御信号が出力されるので
、万一、信号保持手段にノイズが入って内容が変化して
も、速やかに正規の状態に復帰することができる。
制御手段から一定間隔で状態制御信号が出力されるので
、万一、信号保持手段にノイズが入って内容が変化して
も、速やかに正規の状態に復帰することができる。
以下、マイクロコンピュータ応用装置において、本発明
を適用してLEDを点灯させる実施例を第1図を参照し
て説明する。
を適用してLEDを点灯させる実施例を第1図を参照し
て説明する。
図中、1,2.3は前記従来例と同様なものであり、4
は制御対象としてのLED、5はプログラマブルタイマ
、6はプログラマブルインタラブトコントローラであり
、上記5.6により本願の割込み信号発生手段7が構成
されている。
は制御対象としてのLED、5はプログラマブルタイマ
、6はプログラマブルインタラブトコントローラであり
、上記5.6により本願の割込み信号発生手段7が構成
されている。
以上のように構成された本実施例においては、プログラ
マブルタイマ5とプログラマブルインタラブトコントロ
ーラ6により、一定間隔でCPU1に割込む処理を設定
し、この処理の中でcpulが出力した正規の状態制御
信号をラッチ回路2を介してLED点灯の出力ポート3
に出力する。
マブルタイマ5とプログラマブルインタラブトコントロ
ーラ6により、一定間隔でCPU1に割込む処理を設定
し、この処理の中でcpulが出力した正規の状態制御
信号をラッチ回路2を介してLED点灯の出力ポート3
に出力する。
この割込み処理は一定間隔で連続して行なわれるので、
ノイズ等によりラッチ回路2の保持内容が変化してボー
トの出力信号が変化しても、最大割込み周期分の遅れで
ラッチ回路2が正規の信号で凹換えられるのにともない
、ポートの出力が正規の信号に復帰する。
ノイズ等によりラッチ回路2の保持内容が変化してボー
トの出力信号が変化しても、最大割込み周期分の遅れで
ラッチ回路2が正規の信号で凹換えられるのにともない
、ポートの出力が正規の信号に復帰する。
つまり、LED4が点灯中にノイズ等により出力信号が
変化してLED4が消灯することがあっても、最大割込
み周期分の遅れで再びLED4が点灯することになり、
LED4の点灯を安定させることができる。
変化してLED4が消灯することがあっても、最大割込
み周期分の遅れで再びLED4が点灯することになり、
LED4の点灯を安定させることができる。
なお、上記実施例では、制御対象がLEDの場合につい
て説明したが、ブザーやリレーであってもよく、様々な
用途が考えられ、上記実施例と同様の効果を奏する。
て説明したが、ブザーやリレーであってもよく、様々な
用途が考えられ、上記実施例と同様の効果を奏する。
以上のように、この発明によれば、制御手段から状態制
御信号を出力させる割込み信号を一定間隔で発生する割
込み信号発生手段を備えたことにより、信号保持手段に
ノイズが入って誤動作が生じても、速やかに正規の状態
に復帰することができる制御装置が得られるという効果
がある。
御信号を出力させる割込み信号を一定間隔で発生する割
込み信号発生手段を備えたことにより、信号保持手段に
ノイズが入って誤動作が生じても、速やかに正規の状態
に復帰することができる制御装置が得られるという効果
がある。
第1図は本発明をマイクロコンピュータ応用装置に適用
した一実施例を示すブロック構成図、第2図は上記装置
の従来例を示すブロック構成図である。 1・・・CPU (制御手段)、2・・・ラッチ回路(
信号保持手段)、3・・・出力ポート、4・・・LED
(制御対象)、5・・・プログラマブルタイマ、6・
・・プログラマブルインタラブトコントローラ、7・・
・割込み信号発生手段。 なお、図中向−又は相当部分には同一符号を用いている
。
した一実施例を示すブロック構成図、第2図は上記装置
の従来例を示すブロック構成図である。 1・・・CPU (制御手段)、2・・・ラッチ回路(
信号保持手段)、3・・・出力ポート、4・・・LED
(制御対象)、5・・・プログラマブルタイマ、6・
・・プログラマブルインタラブトコントローラ、7・・
・割込み信号発生手段。 なお、図中向−又は相当部分には同一符号を用いている
。
Claims (2)
- (1)制御手段からの状態制御信号を制御対象との間に
備えられた信号保持手段により保持することにより該制
御対象を一定状態に制御するようにした制御装置におい
て、上記制御手段から上記状態制御信号を出力させる割
込み信号を一定間隔で発生する割込み信号発生手段を備
えたことを特徴とする制御装置。 - (2)制御手段及び信号保持手段は夫々CPUとラッチ
回路から成り、割込み信号発生手段はプログラマブルタ
イマを備えたプログラマブルインタラブトコントローラ
から成ることを特徴とする特許請求の範囲第1項記載の
制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27982085A JPS62138901A (ja) | 1985-12-12 | 1985-12-12 | 制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27982085A JPS62138901A (ja) | 1985-12-12 | 1985-12-12 | 制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62138901A true JPS62138901A (ja) | 1987-06-22 |
Family
ID=17616367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27982085A Pending JPS62138901A (ja) | 1985-12-12 | 1985-12-12 | 制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62138901A (ja) |
-
1985
- 1985-12-12 JP JP27982085A patent/JPS62138901A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0104858A3 (en) | Remote processor crash recovery | |
JPS62138901A (ja) | 制御装置 | |
JPS61223916A (ja) | 電源制御方式 | |
JPS63191245A (ja) | 暴走装置の復帰制御方式 | |
JPS5680702A (en) | Backup system of sequence controller | |
JPH0418044Y2 (ja) | ||
JPS622684Y2 (ja) | ||
JPS62137664A (ja) | 論理シミユレ−シヨンマシン | |
JPH0495141A (ja) | ウォッチドッグタイマによるマイコン監視方法 | |
JPS63316146A (ja) | マイクロコンピユ−タ | |
JPH02181839A (ja) | ウォッチドッグ監視回路 | |
JPH073016U (ja) | 中央処理装置のリセット回路 | |
JPH03268001A (ja) | 調節計 | |
JPS5616202A (en) | Programmable controller | |
JPH03266110A (ja) | コンピュータのリセット装置 | |
JPH04151706A (ja) | Cpuリセット回路 | |
JPS55146553A (en) | Controlling circuit of program of microcomputer | |
JPH038047A (ja) | マルチcpu監視方式 | |
JPH02122384A (ja) | マイクロ・コンピュータ | |
JPH04358203A (ja) | シーケンスコントローラ | |
JPS5659333A (en) | Peripheral equipment control system | |
JPH02118846A (ja) | フオールトトレラントシステムのcpuボード回路 | |
JPS6437649A (en) | Input/output control system | |
JPS62198940A (ja) | マイクロコンピユ−タ使用制御装置における異常検出方式 | |
JPS6244837A (ja) | プログラム制御装置 |