JPS62137628A - メモリダンプ方式 - Google Patents
メモリダンプ方式Info
- Publication number
- JPS62137628A JPS62137628A JP60278620A JP27862085A JPS62137628A JP S62137628 A JPS62137628 A JP S62137628A JP 60278620 A JP60278620 A JP 60278620A JP 27862085 A JP27862085 A JP 27862085A JP S62137628 A JPS62137628 A JP S62137628A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- dump
- program
- main
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はメモリダンプ方式に関し、特に情報処理装置の
主記憶装置における記憶内容を配下の一出力装置にダン
プするメモリダンプ方式に関する。
主記憶装置における記憶内容を配下の一出力装置にダン
プするメモリダンプ方式に関する。
従来技術
Ｍ’ｒ報処狸装侃にＪ３いては、障害の発生時等にその
主２ｆｆｉ装置の記憶内容を配下の出力装置にダンプす
ることが行われる。このとぎ、ダンプするためのダンプ
プログラムは予め当該主記憶装置の所定エリア内に格納
されており、ダンプ指令に応答してこの主記憶装置に格
納されているダンププログラムに従って情報処理装置が
ダンプ動作を実行するようになっている。
主２ｆｆｉ装置の記憶内容を配下の出力装置にダンプす
ることが行われる。このとぎ、ダンプするためのダンプ
プログラムは予め当該主記憶装置の所定エリア内に格納
されており、ダンプ指令に応答してこの主記憶装置に格
納されているダンププログラムに従って情報処理装置が
ダンプ動作を実行するようになっている。
かかる従来のダンプ方式では、主記憶装置の記憶内容を
配下の出、ｈ ”ＪＡ ＋！／にダンプするためのダン
ププログラムが、よ記憶装置の一部エリアを畠時専有し
ているために、他のプログラムを）８納Ｊろためのエリ
アがそれだけ少なくなるという欠点がある。また、実？
１障害時にはダンププログラム白身が破壊されてしまう
危険性があり、Ｊ：つでメ［リダンプが必要なときにメ
モリダンプの実行が不可能となるという欠点がある。
配下の出、ｈ ”ＪＡ ＋！／にダンプするためのダン
ププログラムが、よ記憶装置の一部エリアを畠時専有し
ているために、他のプログラムを）８納Ｊろためのエリ
アがそれだけ少なくなるという欠点がある。また、実？
１障害時にはダンププログラム白身が破壊されてしまう
危険性があり、Ｊ：つでメ［リダンプが必要なときにメ
モリダンプの実行が不可能となるという欠点がある。
発明の目的
本発明の目的は、上記憶装買のエリアをダンププログラ
ムが常時専イ１づることのないメモリダンプ方式を提供
づることである。
ムが常時専イ１づることのないメモリダンプ方式を提供
づることである。
本発明の他の目的は、システム障害時にもダンププログ
ラムが破壊されることなく必らずメモリダンプが実行可
能なメモリダンプ方式を提供することである。
ラムが破壊されることなく必らずメモリダンプが実行可
能なメモリダンプ方式を提供することである。
発明の構成
本発明によれば、情報処理装置の主記憶装置にありる配
憶内容を配下の出力装置にダンプするメモリダン１６式
であって、ダンプ処理のためのダンププログラムが予め
格納された記憶部を設けておき、メモリダンプ時にこの
記憶部に格納されているダンププログラムを前記主記憶
装置へ古込んで、情報処理装置によりこのダンププログ
ラムを実行処理づ−るようにしたことを特徴とするメモ
リダンプ方式が得られる。
憶内容を配下の出力装置にダンプするメモリダン１６式
であって、ダンプ処理のためのダンププログラムが予め
格納された記憶部を設けておき、メモリダンプ時にこの
記憶部に格納されているダンププログラムを前記主記憶
装置へ古込んで、情報処理装置によりこのダンププログ
ラムを実行処理づ−るようにしたことを特徴とするメモ
リダンプ方式が得られる。
実施例
以下、図面を用いて本発明の実施例について図面を参照
しつつ説明する。
しつつ説明する。
図は本発明の実施例のブロック図であり、監視ブロセッ
４５′１と情報処理装置２とは共通バス３に接続されて
いる。監視プロセッサ１は処理部１１と、記憶部１２ど
、更にはメモリダンブ処理を開始させるための指令スイ
ッチ１３とを打する。情報処理装置２は処理部２１と、
主記憶部２２と、ディスク制御部２３と、フレキシブル
ディスク２４とを右している。
４５′１と情報処理装置２とは共通バス３に接続されて
いる。監視プロセッサ１は処理部１１と、記憶部１２ど
、更にはメモリダンブ処理を開始させるための指令スイ
ッチ１３とを打する。情報処理装置２は処理部２１と、
主記憶部２２と、ディスク制御部２３と、フレキシブル
ディスク２４とを右している。
監視プロセッサ゛１の処理部１１は、情報処理装置２の
処理部２１の実行開始ヤ）実行停止、プログラムカウン
タの書込み、更には主記憶部２２及び記憶部１２の書込
み、読出しの各制御を行う機能を有する。記憶部１２に
は、主記憶部２２の記憶内容を、情報処理装置２の配下
にあるフルキシプルディスク２／Ｉヘメモリダンブする
ために必要なダンププログラムが予め格納されている。
処理部２１の実行開始ヤ）実行停止、プログラムカウン
タの書込み、更には主記憶部２２及び記憶部１２の書込
み、読出しの各制御を行う機能を有する。記憶部１２に
は、主記憶部２２の記憶内容を、情報処理装置２の配下
にあるフルキシプルディスク２／Ｉヘメモリダンブする
ために必要なダンププログラムが予め格納されている。
かかる構成において、情報処理装置２においてシステム
障害が発生したとすると、主記憶部２２の記憶内容をフ
ルキシプルディスク２４ヘメモリダンブする必要がある
。よって、監視プロセッサ１における指令スイッチ１３
がオンとされ、これに応答してメモリダンプ処理の実行
が開始されることになる。
障害が発生したとすると、主記憶部２２の記憶内容をフ
ルキシプルディスク２４ヘメモリダンブする必要がある
。よって、監視プロセッサ１における指令スイッチ１３
がオンとされ、これに応答してメモリダンプ処理の実行
が開始されることになる。
すなわら、監視プロセッサ１の処理部１１は情報処１！
ｌ！装置２の処理部２１の現在実行中の処理を停止させ
、記憶部１２に予め格納されているダンププログラムを
主記憶部２２の所定エリアへよ込む。そして、この書込
まれたダンププログラムを起動するアドレスを処理部２
１のプログラムカウンタへ書込ｉｔ、再び処理部２１の
実行を開始するのである。
ｌ！装置２の処理部２１の現在実行中の処理を停止させ
、記憶部１２に予め格納されているダンププログラムを
主記憶部２２の所定エリアへよ込む。そして、この書込
まれたダンププログラムを起動するアドレスを処理部２
１のプログラムカウンタへ書込ｉｔ、再び処理部２１の
実行を開始するのである。
こうすることにより、主記憶装置２２の記憶内容がフレ
キシブルディスク制御部２３を介してフレー１−シゾル
ディスク２／Ｉへすべてメモリダンプされることにむる
。
キシブルディスク制御部２３を介してフレー１−シゾル
ディスク２／Ｉへすべてメモリダンプされることにむる
。
発明の効果
叙上の如く、本発明にれば、メモリダンプをなすＩこめ
のダンププログラムを監ン３１ブロセッリ側のメモリに
予め格納しておくので、情報処理装置側の主記憶装首内
にはダンププログラムを予め格納しておく必要が％ ＜
、 Ｊ：つて主記憶部「１はそれだり合量が１１つ大
したことと等価となり、他のプロゲラ１１の格納が可能
と／、Ｔるという効果がある。また、システム障害時に
メモリダンプを実行するためのダンププログラムが破壊
されることがなくなり、メモリダンプの実行が必ず可能
どなるという効果もある。
のダンププログラムを監ン３１ブロセッリ側のメモリに
予め格納しておくので、情報処理装置側の主記憶装首内
にはダンププログラムを予め格納しておく必要が％ ＜
、 Ｊ：つて主記憶部「１はそれだり合量が１１つ大
したことと等価となり、他のプロゲラ１１の格納が可能
と／、Ｔるという効果がある。また、システム障害時に
メモリダンプを実行するためのダンププログラムが破壊
されることがなくなり、メモリダンプの実行が必ず可能
どなるという効果もある。
図は本発明の実施例のブロック図である。
主要部分の符号の説明
１・・・・・・監視プロセッサ
２・・・・・・情報処理装置
１２・・・・・・記憶部
２２・・・・・・主記憶部
Claims (1)
- 情報処理装置の主記憶装置における記憶内容を配下の出
力装置にダンプするメモリダンプ方式であって、ダンプ
処理のためのダンププログラムが予め格納された記憶部
を設けておき、メモリダンプ時にこの記憶部に格納され
ているダンププログラムを前記主記憶装置へ書込んで、
情報処理装置によりこのダンププログラムを実行処理す
るようにしたことを特徴とするメモリダンプ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60278620A JPS62137628A (ja) | 1985-12-11 | 1985-12-11 | メモリダンプ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60278620A JPS62137628A (ja) | 1985-12-11 | 1985-12-11 | メモリダンプ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62137628A true JPS62137628A (ja) | 1987-06-20 |
Family
ID=17599811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60278620A Pending JPS62137628A (ja) | 1985-12-11 | 1985-12-11 | メモリダンプ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62137628A (ja) |
-
1985
- 1985-12-11 JP JP60278620A patent/JPS62137628A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62137628A (ja) | メモリダンプ方式 | |
| JPS62137627A (ja) | メモリダンプ方式 | |
| JPS5913060B2 (ja) | 主記憶装置の記憶容量検出方式 | |
| JP2551075B2 (ja) | オーバレイ構造プログラム実行方式 | |
| JPH02150924A (ja) | メモリ装置 | |
| JPS5835648A (ja) | プログラム実行制御方式 | |
| JPS6048770B2 (ja) | 情報処理方式 | |
| JPS60243747A (ja) | システム・プログラム再立上げ方式 | |
| JPH0367349A (ja) | プログラムローディング方式 | |
| JPS6354642A (ja) | メモリ−制御回路 | |
| JPS59149509A (ja) | プログラマブルコントロ−ラ | |
| JPS63247847A (ja) | 入力デ−タ履歴の保存方式 | |
| JPS5822765B2 (ja) | 電子計算機システムにおけるプログラムロ−ド方式 | |
| JPH02186409A (ja) | ティーチデータバックアップ機能を有するロボット制御装置 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPH04102941A (ja) | マイクロプロセッサシステム | |
| JPS63117396A (ja) | 不揮発性半導体記憶装置 | |
| JPS63174151A (ja) | 情報処理装置 | |
| JPH0287227A (ja) | データ処理装置 | |
| JPH03255527A (ja) | ソフトウエアの更新方式 | |
| JPS63311446A (ja) | 論理装置の電源切断投入機能試験方式 | |
| JPH0844570A (ja) | プログラム実行システム及び方法 | |
| JPS6240551A (ja) | アドレス・ストツプ方式 | |
| JPS6053887B2 (ja) | 情報処理システム | |
| JPH0454548A (ja) | 計算機システムのメモリチエック方式 |