JPS62132373A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62132373A JPS62132373A JP60274224A JP27422485A JPS62132373A JP S62132373 A JPS62132373 A JP S62132373A JP 60274224 A JP60274224 A JP 60274224A JP 27422485 A JP27422485 A JP 27422485A JP S62132373 A JPS62132373 A JP S62132373A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor film
- metal film
- semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 27
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 20
- 239000001301 oxygen Substances 0.000 claims abstract description 19
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 19
- 238000004380 ashing Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 17
- 238000005530 etching Methods 0.000 abstract description 14
- 229910052804 chromium Inorganic materials 0.000 abstract description 2
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 87
- 239000007789 gas Substances 0.000 description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 8
- 238000001035 drying Methods 0.000 description 6
- 238000003491 array Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- WSFSSNUMVMOOMR-UHFFFAOYSA-N Formaldehyde Chemical compound O=C WSFSSNUMVMOOMR-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 125000005586 carbonic acid group Chemical group 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000004148 curcumin Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000855 fermentation Methods 0.000 description 1
- 230000004151 fermentation Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 235000011007 phosphoric acid Nutrition 0.000 description 1
- 238000006303 photolysis reaction Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
- H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
- H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Manufacturing & Machinery (AREA)
- Sustainable Energy (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ） 産業上の利用分野
本発明は支持基板表面に半導体膜を配置した半導体装置
の製造方法に関する。
の製造方法に関する。
（ロ）従来の技術
支持基板表面に半導体膜を配置した半導体装置として、
例えばアモルファスシリコンを主体とする半導体膜を利
用した太陽電池、光センサ、ファクシミリ等の一次元セ
ンサアレイ、液晶パネル駆動用薄膜トランジスタ＜ＴＰ
Ｔ）などが存在する。
例えばアモルファスシリコンを主体とする半導体膜を利
用した太陽電池、光センサ、ファクシミリ等の一次元セ
ンサアレイ、液晶パネル駆動用薄膜トランジスタ＜ＴＰ
Ｔ）などが存在する。
現在、微細寸法で且つパターンが複雑になる半導体装置
、特に−次元センサアレイや斯るセンサアレイを二次元
的に配置した二次元センサアレイでは、その半導体膜の
パターニングは例えば特開昭５８−１０６８６２号公報
に開示された如くフォトレジスト層をマスクとするフォ
トリングラフィ手法が広く用いられている。
、特に−次元センサアレイや斯るセンサアレイを二次元
的に配置した二次元センサアレイでは、その半導体膜の
パターニングは例えば特開昭５８−１０６８６２号公報
に開示された如くフォトレジスト層をマスクとするフォ
トリングラフィ手法が広く用いられている。
第２ 図（ａ ）〜（ｄ）はアモルファスシリコンを光
活性層とした光センサの基本的な製造工程を順次示して
おり、第２図（ａ）の工程では、ガラス、セラミック等
の支持基板（１）表面にパターン化した下部を極（２）
を配置し、さらに同図（ｂ）の工程の如くアモルファス
シリコンの半導体膜（３）をシリコン化合物ガスを原料
ガスとするプラズマＣＶＤ法や光ＣＶＵＪ法等により上
記下部電極（２）を含む支持基板（１）表面のほぼ全面
に形成した後、上記半導体膜（３）をフォトレジスト層
（５）をマスクとしたフォトリソグラフィ手法により予
め定められた形状にパターニングする（第２図（Ｃ））
。そして、最終工程としてフォトレジスト層（５）金除
去し第２図（ｄ）の如くパターニングされた半導体膜（
３）−ヒに上部電極（６）を配置し、下部電極〈２）、
半導体膜（３）及び、６部電極（６）のサンドイッチ構
造を得、支持基板（１）及び下部電極（２）の両方若し
くは上部電極（６）の何れかを透光性の材料を選択する
ことにより、該半導体装置は半導体膜（３）を光活性層
とする光センサとなる。
活性層とした光センサの基本的な製造工程を順次示して
おり、第２図（ａ）の工程では、ガラス、セラミック等
の支持基板（１）表面にパターン化した下部を極（２）
を配置し、さらに同図（ｂ）の工程の如くアモルファス
シリコンの半導体膜（３）をシリコン化合物ガスを原料
ガスとするプラズマＣＶＤ法や光ＣＶＵＪ法等により上
記下部電極（２）を含む支持基板（１）表面のほぼ全面
に形成した後、上記半導体膜（３）をフォトレジスト層
（５）をマスクとしたフォトリソグラフィ手法により予
め定められた形状にパターニングする（第２図（Ｃ））
。そして、最終工程としてフォトレジスト層（５）金除
去し第２図（ｄ）の如くパターニングされた半導体膜（
３）−ヒに上部電極（６）を配置し、下部電極〈２）、
半導体膜（３）及び、６部電極（６）のサンドイッチ構
造を得、支持基板（１）及び下部電極（２）の両方若し
くは上部電極（６）の何れかを透光性の材料を選択する
ことにより、該半導体装置は半導体膜（３）を光活性層
とする光センサとなる。
半導体装置のエッチ〉グプロセスに於いてエツチング液
を使用するウェットプロセスは従来からよく利用されて
いるが、最近では製造工程の簡略化が図れる反応ガスを
使用したプラズマエツチング等のドライプロセスが用い
られっ一つあり、特にエツチングの対象がアモルファス
シリコン等の半導体膜にあっては、その傾向が著しく、
更にはアモルファスシリコンカーバイドの半導体膜にあ
っては、適当なエツチング液が存在せずドライプロセス
を用いなければならない。
を使用するウェットプロセスは従来からよく利用されて
いるが、最近では製造工程の簡略化が図れる反応ガスを
使用したプラズマエツチング等のドライプロセスが用い
られっ一つあり、特にエツチングの対象がアモルファス
シリコン等の半導体膜にあっては、その傾向が著しく、
更にはアモルファスシリコンカーバイドの半導体膜にあ
っては、適当なエツチング液が存在せずドライプロセス
を用いなければならない。
従って、第２図（Ｃ）の工程に反応ガス、例えばアモル
ファスシリコンを主体とする半導体膜（３）に対してＣ
Ｆ４ガスを用いたプラズマエツチングを適用し、フォト
レジスト層（５）から露出した半導体膜（３）の露出部
分く３′）をエッチ〉グ除去することができる。
ファスシリコンを主体とする半導体膜（３）に対してＣ
Ｆ４ガスを用いたプラズマエツチングを適用し、フォト
レジスト層（５）から露出した半導体膜（３）の露出部
分く３′）をエッチ〉グ除去することができる。
断る半導体膜（３）をプラズマエツチングのドライプロ
セスによりパターニング後、不要となったフォトレジス
ト層（５）を除去するためには該レジスト層（５）がＣ
Ｆ４プラズマに曝され変質硬化しているので、通常の有
機溶媒を用いたのでは簡単に除去することができず、酸
素雰囲気中でプラズマに曝し灰化（アッシュ）し除去す
る酸素プラズマ灰化法が用いられる。
セスによりパターニング後、不要となったフォトレジス
ト層（５）を除去するためには該レジスト層（５）がＣ
Ｆ４プラズマに曝され変質硬化しているので、通常の有
機溶媒を用いたのでは簡単に除去することができず、酸
素雰囲気中でプラズマに曝し灰化（アッシュ）し除去す
る酸素プラズマ灰化法が用いられる。
然し乍ら、断る＃素プラズマ灰化法によるとフォトレジ
スト層（５）を簡単に除去することができるものの、フ
ォトレジスト層（５）の除去により今まで該レジスト層
（５）に覆われていた半導体膜（３）の表面が一時的に
酸素プラズマに曝されることとなり、該表面が酸化され
る結果、膜質の変質を招き、特に酸化により絶縁質に変
質すると、上記半導体膜（３）の表面に上部電極〈６）
を配置した構造にあっては直列抵抗成分として働くため
に好ましくない。
スト層（５）を簡単に除去することができるものの、フ
ォトレジスト層（５）の除去により今まで該レジスト層
（５）に覆われていた半導体膜（３）の表面が一時的に
酸素プラズマに曝されることとなり、該表面が酸化され
る結果、膜質の変質を招き、特に酸化により絶縁質に変
質すると、上記半導体膜（３）の表面に上部電極〈６）
を配置した構造にあっては直列抵抗成分として働くため
に好ましくない。
（ハ）発明が解決しようとする問題点
本発明は上述の如く半導体膜のパターニングの際マスク
として用いられたレジスト層を酸素プラズマ灰化法で除
去する工程に於いて、上記半導体膜の表面までも酸化さ
れてしまう点を解決しようとするものである。
として用いられたレジスト層を酸素プラズマ灰化法で除
去する工程に於いて、上記半導体膜の表面までも酸化さ
れてしまう点を解決しようとするものである。
（ニ）問題点を解決するための手段
本発明は上記問題点を解決するために、支持基板表面に
半導体膜を形成する工程と、該半導体膜表面に金属膜を
配置する工程と、該金属膜表面に半導体膜を予め定めら
れた形状にパターニングする際マスクとして作用するレ
ジスト層を設ける工程と、該レジス１〜層から露出した
上記金属膜を除去する工程と、該金属膜の露出部分の除
去に続いて上記レジスト・層から露出した半導体膜の露
出部分を除去し該半導体膜をパターニングする工程と、
該半導体膜のパターニング後上記レジスト層を酸素プラ
ズマ灰化法で除去する工程と、からなっている。
半導体膜を形成する工程と、該半導体膜表面に金属膜を
配置する工程と、該金属膜表面に半導体膜を予め定めら
れた形状にパターニングする際マスクとして作用するレ
ジスト層を設ける工程と、該レジス１〜層から露出した
上記金属膜を除去する工程と、該金属膜の露出部分の除
去に続いて上記レジスト・層から露出した半導体膜の露
出部分を除去し該半導体膜をパターニングする工程と、
該半導体膜のパターニング後上記レジスト層を酸素プラ
ズマ灰化法で除去する工程と、からなっている。
（ホ） 作用
上述の如く酸素プラズマ灰化法を用いてレジスト層の除
去を行なっても、半導体膜の表面を覆っている金属膜が
上記半導体膜表面の酸素プラズマへの曝露を防止する。
去を行なっても、半導体膜の表面を覆っている金属膜が
上記半導体膜表面の酸素プラズマへの曝露を防止する。
（へ） 実施例
第１図（ａ）〜（ｆ’）は本発明製造方法を工程別に示
している。
している。
第１図（ａ）の工程では、その表面に予め下部電極（２
）が配線されたガラス、セラミック等の支持基板（１）
を用意し、上記下部電極（２）を含む上記支持基板（１
）の表面のほぼ全域に厚み数１０００人〜数μｍ程度の
半導体膜（３）を配置する０例えば半導体膜（３）が膜
面に平行なｐｉｎ接合を持つアモルファスシリコンを主
体とする場合、ＳｉＨ４，５ｉ２Ｈε、ＳｉＦ＋等のシ
リコン化合物を主ガスとし、この主ガスに適宜ＣＨ４、
Ｂ２ Ｈｓ、ＰＨ３、ＮＨ３，０２等のガスを添加させ
た混合ガスをプラズマ分解や光分解することにより容易
に得られる。そして、上記ＣＨ４を添加することにより
アモルファスシリコンカーバイドが得られＰ型層に用い
られる。
）が配線されたガラス、セラミック等の支持基板（１）
を用意し、上記下部電極（２）を含む上記支持基板（１
）の表面のほぼ全域に厚み数１０００人〜数μｍ程度の
半導体膜（３）を配置する０例えば半導体膜（３）が膜
面に平行なｐｉｎ接合を持つアモルファスシリコンを主
体とする場合、ＳｉＨ４，５ｉ２Ｈε、ＳｉＦ＋等のシ
リコン化合物を主ガスとし、この主ガスに適宜ＣＨ４、
Ｂ２ Ｈｓ、ＰＨ３、ＮＨ３，０２等のガスを添加させ
た混合ガスをプラズマ分解や光分解することにより容易
に得られる。そして、上記ＣＨ４を添加することにより
アモルファスシリコンカーバイドが得られＰ型層に用い
られる。
第１図（ｂ）の工程では、上記半導体膜（３）の表面を
覆う如＜ＡＱ、 Ｃｒ、 Ｍｏ、Ｔａ等の金属膜（４）
が厚み１μｍ以内に蒸着或いはスパッタリング等の手法
により積層被着される。
覆う如＜ＡＱ、 Ｃｒ、 Ｍｏ、Ｔａ等の金属膜（４）
が厚み１μｍ以内に蒸着或いはスパッタリング等の手法
により積層被着される。
第１図（Ｃ）の工程では、フォトレジスト１が上記金属
膜（４〉表面の全面に被着きれ、通常の露光、現像を経
て上記金属膜（４）及び半導体膜（３）の予め定められ
た残留すべき部分の上にのみ該フォトレジスト層（５）
を設ける。
膜（４〉表面の全面に被着きれ、通常の露光、現像を経
て上記金属膜（４）及び半導体膜（３）の予め定められ
た残留すべき部分の上にのみ該フォトレジスト層（５）
を設ける。
第１図（ｄ）の工程では、上記フォトレジスト層（５）
をマスクとして、該レジスト層（５）から露出した金属
膜（４）の露出部分（４′）及び半導体膜（３）の露出
部分（３′）が順次エツチングにより除去される。例え
ば厚み１μｍ程度のＡｆｌの金属膜（４）に対してはＢ
ＣＱ３やＣＣＱａのガスを用いたプラズマエツチングの
ドライプロセス或いはＨ３ＰＯａ、ＨＮＯ３を主成分と
するエツチング液を用いたウェットプロセスを施す。例
えばＢＣ１１３を用いた厚み１μｍ程度のＡｌｌ金属膜
（４）に対するプラズマエツチング条件を記せば以下の
通りである。
をマスクとして、該レジスト層（５）から露出した金属
膜（４）の露出部分（４′）及び半導体膜（３）の露出
部分（３′）が順次エツチングにより除去される。例え
ば厚み１μｍ程度のＡｆｌの金属膜（４）に対してはＢ
ＣＱ３やＣＣＱａのガスを用いたプラズマエツチングの
ドライプロセス或いはＨ３ＰＯａ、ＨＮＯ３を主成分と
するエツチング液を用いたウェットプロセスを施す。例
えばＢＣ１１３を用いた厚み１μｍ程度のＡｌｌ金属膜
（４）に対するプラズマエツチング条件を記せば以下の
通りである。
・Ａｆｉプラズマエツチング条件
・ＢＣ１ｈガス流量 ３０〜２００ＳＣＣＭ（
ただし、ＳＣＣＭは１分間当りの標準流Ｊｔ（ｃｃ））
・ガス圧 ２０〜５０ ｍ Ｔ ｏｒ
ｒ・基板温度 室温 −ＲＦ （１３，５６Ｍ Ｈｚ）パワー 〜５００Ｗ
・エツチング時間 ５〜２０分マタ、Ｈ３Ｐ
Ｏａ 、ＨＮＯ３を主成分とするウェットプロセスに於
いては、１μｍのＡｎ金属膜（４）を４０〜５０°Ｃの
温度に制御することによって５〜１５分程度でエツチン
グすることができる。
ただし、ＳＣＣＭは１分間当りの標準流Ｊｔ（ｃｃ））
・ガス圧 ２０〜５０ ｍ Ｔ ｏｒ
ｒ・基板温度 室温 −ＲＦ （１３，５６Ｍ Ｈｚ）パワー 〜５００Ｗ
・エツチング時間 ５〜２０分マタ、Ｈ３Ｐ
Ｏａ 、ＨＮＯ３を主成分とするウェットプロセスに於
いては、１μｍのＡｎ金属膜（４）を４０〜５０°Ｃの
温度に制御することによって５〜１５分程度でエツチン
グすることができる。
斯る金属膜（４）のエツチングに引続いて、該金属膜（
４）から露出した半導体膜（３）の露出部分（３′）に
対してプラズマエツチングが施される０例えば厚ミ約５
０００人のアモルファスシリコンを主体としてＰ型層が
アモルファスシリコンカーバイドからなるｐｉｎ接合型
の半導体膜（３）に対するプラズマエツチングの条件は
、反応ガスとして５％のＯｚを含むＣＦ４ガスを５０〜
２００ＳＣ０Ｍ供給し、室温に於いてガス圧を５０〜５
００ｍＴｏｒｒに保持１、て５００Ｗ以下の高周波パワ
ーを印加すると、約２〜５分程度で半導体膜（３）の露
出部分をエツチング除去することができる。
４）から露出した半導体膜（３）の露出部分（３′）に
対してプラズマエツチングが施される０例えば厚ミ約５
０００人のアモルファスシリコンを主体としてＰ型層が
アモルファスシリコンカーバイドからなるｐｉｎ接合型
の半導体膜（３）に対するプラズマエツチングの条件は
、反応ガスとして５％のＯｚを含むＣＦ４ガスを５０〜
２００ＳＣ０Ｍ供給し、室温に於いてガス圧を５０〜５
００ｍＴｏｒｒに保持１、て５００Ｗ以下の高周波パワ
ーを印加すると、約２〜５分程度で半導体膜（３）の露
出部分をエツチング除去することができる。
第１図（ｅ）の工程では、同図（ｄ）の工程でマスクと
して作用した上記フォトレジスト層（５）を酸素プラズ
マ灰化法で除去する。斯るプラズマ灰化法の具体的条件
は、レジストとしてヘキストジャパン社から商品名’
Ａ Ｚ １３．５０ Ｊ Ｊで販売されている石炭酸ホ
ルマリン樹脂を主成分とするポジ型レジストを用いたと
き、以下の通りである。
して作用した上記フォトレジスト層（５）を酸素プラズ
マ灰化法で除去する。斯るプラズマ灰化法の具体的条件
は、レジストとしてヘキストジャパン社から商品名’
Ａ Ｚ １３．５０ Ｊ Ｊで販売されている石炭酸ホ
ルマリン樹脂を主成分とするポジ型レジストを用いたと
き、以下の通りである。
・プラズマ灰化条件
・反応ガス 酸素（０２）ガス−０２
ガス流量 ５０〜２００ＳＣＣＭ・ガスＥ
Ｅ１００〜５００ ｍ Ｔｏｒｒ・基板温度
室温 −ＲＦ（１３，５６ＭＨｚ）パ”−〜５００Ｗこの条件
に基いて例えば厚み２μｍ程度のフォトレジスト層（５
）が約５〜６分程度の反応をＮ統することによって除去
される。斯るプラズマ灰化工程に於いて注目すべきは、
フォトレジスト層（５）が完全に除去された後、プラズ
マ灰化が継続されても半導体膜（３〉表面は＃素プラズ
マに曝されることなく金属膜（４）により覆われ保護さ
れている点である。従って二半導体膜（３）表面はＩ！
Ｉｉ！素プラズマによる醸化を受けることはない、ただ
半導体膜（３）表面（３ｆ）は酸素プラズマに曝露され
なくてもその側面（３Ｓ）は金属膜（４）に覆われるこ
となく露出しているので、斯る側面（３Ｓ）は酸素プラ
ズマによる酸化を受は例えば上述の５〜６分程度の処理
で少なくとも数１００人の酸化膜に変更される。
ガス流量 ５０〜２００ＳＣＣＭ・ガスＥ
Ｅ１００〜５００ ｍ Ｔｏｒｒ・基板温度
室温 −ＲＦ（１３，５６ＭＨｚ）パ”−〜５００Ｗこの条件
に基いて例えば厚み２μｍ程度のフォトレジスト層（５
）が約５〜６分程度の反応をＮ統することによって除去
される。斯るプラズマ灰化工程に於いて注目すべきは、
フォトレジスト層（５）が完全に除去された後、プラズ
マ灰化が継続されても半導体膜（３〉表面は＃素プラズ
マに曝されることなく金属膜（４）により覆われ保護さ
れている点である。従って二半導体膜（３）表面はＩ！
Ｉｉ！素プラズマによる醸化を受けることはない、ただ
半導体膜（３）表面（３ｆ）は酸素プラズマに曝露され
なくてもその側面（３Ｓ）は金属膜（４）に覆われるこ
となく露出しているので、斯る側面（３Ｓ）は酸素プラ
ズマによる酸化を受は例えば上述の５〜６分程度の処理
で少なくとも数１００人の酸化膜に変更される。
第１図（ｆ’）の最終工程では、金属膜（４）上に半導
体膜（３）の表面（３ｆ）からその側面（３Ｓ）を越え
て支持基板（１）の表面にまで延びた上部ｔｔｉ（６）
が形成される。断る上部電極（６）が支持基板（１〉の
表面に延びる途中に於いて該上部電極（６）は半導体膜
〈３）の一方の側面（３Ｓ）と当接するものの、上記側
面（３Ｓ）はフォトレジスト層（５）の＃素プラズマ灰
化工程時に酸化され酸化膜、即ち絶縁体に変質している
ので、半導体膜く３）と直接当接する構造で発生してい
た側面リーク電流は流れなくなる。
体膜（３）の表面（３ｆ）からその側面（３Ｓ）を越え
て支持基板（１）の表面にまで延びた上部ｔｔｉ（６）
が形成される。断る上部電極（６）が支持基板（１〉の
表面に延びる途中に於いて該上部電極（６）は半導体膜
〈３）の一方の側面（３Ｓ）と当接するものの、上記側
面（３Ｓ）はフォトレジスト層（５）の＃素プラズマ灰
化工程時に酸化され酸化膜、即ち絶縁体に変質している
ので、半導体膜く３）と直接当接する構造で発生してい
た側面リーク電流は流れなくなる。
尚、断る最終工程に於ける上部電極（６）と金属膜（４
〉との間に酸素プラズマによる酸化膜が僅かに形成され
、この酸化膜が直列抵抗成分として作用する場合には、
上部電極（６）の形成に先立って金属膜（４）の表面酸
化膜をエツチングにより除去すれば良い。この金属膜（
４〉のエツチングはドライプロセス若しくはウェットプ
ロセスが利用可能である。ＢＣＱ３やＣＣＬを使用する
ドライプロセスにあっては半導体膜（３）をもエツチン
グするために、斯るエツチングを金属膜（４）の途中ま
でとし、金属膜（４）の表面酸化膜部分のみを除去する
必要があり、必ずしも最良の方法とは言えない。それに
反して、Ｈ３ＰＯ４、ＨＮＯ３を主成分とするエツチン
グ液を用いたウェットプロセスは半導体膜（３）に悪影
響を与えないので、金属膜（４）に対するエツチングを
途中までとする必要がなく全ての金属膜（４）を除去し
ても何ら問題は発生せず好適である。
〉との間に酸素プラズマによる酸化膜が僅かに形成され
、この酸化膜が直列抵抗成分として作用する場合には、
上部電極（６）の形成に先立って金属膜（４）の表面酸
化膜をエツチングにより除去すれば良い。この金属膜（
４〉のエツチングはドライプロセス若しくはウェットプ
ロセスが利用可能である。ＢＣＱ３やＣＣＬを使用する
ドライプロセスにあっては半導体膜（３）をもエツチン
グするために、斯るエツチングを金属膜（４）の途中ま
でとし、金属膜（４）の表面酸化膜部分のみを除去する
必要があり、必ずしも最良の方法とは言えない。それに
反して、Ｈ３ＰＯ４、ＨＮＯ３を主成分とするエツチン
グ液を用いたウェットプロセスは半導体膜（３）に悪影
響を与えないので、金属膜（４）に対するエツチングを
途中までとする必要がなく全ての金属膜（４）を除去し
ても何ら問題は発生せず好適である。
また、上記金属膜（４）のエツチング液去は、金属膜（
４）の表面酸化膜の除去のみならず半導体膜（３）表面
（３ｆ）上に於ける上部Ｔｔ極（６）と金属膜（４）の
パターンが一致しないときにも施される。
４）の表面酸化膜の除去のみならず半導体膜（３）表面
（３ｆ）上に於ける上部Ｔｔ極（６）と金属膜（４）の
パターンが一致しないときにも施される。
（ト） 発明の効果
本発明半導体装置の製造方法は以上の説明から明らかな
如く、酸素プラズマ灰化法を用いてレジストｍの除去を
行なっても、半導体膜の表面を覆っている金属膜が上記
半導体膜表面の酸素プラズマ・＼の曝露を防止するので
、半導体表面の酸化を回避することができる。また金属
膜に覆われていない半導体膜の側面は上記酸素プラズマ
により酸化され絶縁体化きれるので、例えば斯る側面に
沿って電、極を支持基板表面に延長せしめても当該側面
と接触による不所望なリーク電流の発生は抑圧される。
如く、酸素プラズマ灰化法を用いてレジストｍの除去を
行なっても、半導体膜の表面を覆っている金属膜が上記
半導体膜表面の酸素プラズマ・＼の曝露を防止するので
、半導体表面の酸化を回避することができる。また金属
膜に覆われていない半導体膜の側面は上記酸素プラズマ
により酸化され絶縁体化きれるので、例えば斯る側面に
沿って電、極を支持基板表面に延長せしめても当該側面
と接触による不所望なリーク電流の発生は抑圧される。
第１図（ａ）〜（ｆ’＞は本発明半導体装置の製造方法
を工程別に示す断面図、第２ｅｉｉＪ（ａ）〜（ｄ）は
従来方法を工程別に示す断面図、であ、って、（１〉は
支持基板、（３）は半導体膜、く４）は金属膜、（５）
はフォトレジスト泗、を夫々示している。
を工程別に示す断面図、第２ｅｉｉＪ（ａ）〜（ｄ）は
従来方法を工程別に示す断面図、であ、って、（１〉は
支持基板、（３）は半導体膜、く４）は金属膜、（５）
はフォトレジスト泗、を夫々示している。
Claims (1)
- （１）支持基板表面に半導体膜を形成する工程と、該半
導体膜表面に金属膜を配置する工程と、該金属膜表面に
半導体膜を予め定められた形状にパターニングする際マ
スクとして作用するレジスト層を設ける工程と、該レジ
スト層から露出した上記金属膜を除去する工程と、該金
属膜の露出部分の除去に続いて上記レジスト層から露出
した半導体膜の露出部分を除去し該半導体膜をパターニ
ングする工程と、該半導体膜のパターニング後上記レジ
スト層を酸素プラズマ灰化法で除去する工程と、からな
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60274224A JPS62132373A (ja) | 1985-12-04 | 1985-12-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60274224A JPS62132373A (ja) | 1985-12-04 | 1985-12-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62132373A true JPS62132373A (ja) | 1987-06-15 |
Family
ID=17538750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60274224A Pending JPS62132373A (ja) | 1985-12-04 | 1985-12-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62132373A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56150877A (en) * | 1980-04-23 | 1981-11-21 | Canon Inc | Photoelectric converter |
| JPS5754377A (en) * | 1980-09-18 | 1982-03-31 | Canon Inc | Photoelectric converting element |
| JPS6167956A (ja) * | 1984-09-11 | 1986-04-08 | Ricoh Co Ltd | 光センサ−の製造方法 |
-
1985
- 1985-12-04 JP JP60274224A patent/JPS62132373A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56150877A (en) * | 1980-04-23 | 1981-11-21 | Canon Inc | Photoelectric converter |
| JPS5754377A (en) * | 1980-09-18 | 1982-03-31 | Canon Inc | Photoelectric converting element |
| JPS6167956A (ja) * | 1984-09-11 | 1986-04-08 | Ricoh Co Ltd | 光センサ−の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4363868A (en) | Process of producing semiconductor devices by forming a silicon oxynitride layer by a plasma CVD technique which is employed in a selective oxidation process | |
| US6797628B2 (en) | Methods of forming integrated circuitry, semiconductor processing methods, and processing method of forming MRAM circuitry | |
| JPS62132373A (ja) | 半導体装置の製造方法 | |
| JP2697871B2 (ja) | ｎ▲上＋▼無定形ケイ素層の付着方法 | |
| JP2864658B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS59113666A (ja) | 薄膜トランジスタの製造方法 | |
| US7199034B1 (en) | Flash memory device and method for fabricating the same | |
| JP2006013438A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0243739A (ja) | 薄膜トランジスタ | |
| KR940005450B1 (ko) | 경사식각방법 | |
| JPH0122731B2 (ja) | ||
| JPS63221678A (ja) | 薄膜トランジスタの製造方法 | |
| JPS60143626A (ja) | イメ−ジセンサの製造方法 | |
| JPH0661198A (ja) | 薄膜素子の製造方法 | |
| JPS5943549A (ja) | アルミニウム配線層の形成方法 | |
| JPS5923104B2 (ja) | 軟ｘ線露光用マスクの製造方法 | |
| KR960002643A (ko) | 반도체소자의 제조방법 | |
| JPH07122752A (ja) | 薄膜トランジスタの製造方法 | |
| JP2503001B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6347947A (ja) | 半導体装置の製造方法 | |
| JPH03242930A (ja) | 半導体装置の製造方法 | |
| JPH049371B2 (ja) | ||
| JP2789262B2 (ja) | ＧａＡｓ基板中にイオン注入能動層を形成する方法 | |
| JPH05110088A (ja) | 薄膜トランジスタ回路の製造方法 | |
| JPH09116162A (ja) | 薄膜トランジスタの製造方法 |