JPS62131411A - セラミックの製造方法、及びセラミック基板の製造方法 - Google Patents
セラミックの製造方法、及びセラミック基板の製造方法Info
- Publication number
- JPS62131411A JPS62131411A JP27109585A JP27109585A JPS62131411A JP S62131411 A JPS62131411 A JP S62131411A JP 27109585 A JP27109585 A JP 27109585A JP 27109585 A JP27109585 A JP 27109585A JP S62131411 A JPS62131411 A JP S62131411A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- ceramic
- dielectric
- ceramic substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Laminated Bodies (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Inorganic Insulating Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はセラミックの製造法、特に磁器コンデンサー等
の電子部品基材乃至はコンデンサー内蔵磁器基板等の電
子部品内蔵電子回路用基体など電子材料として利用し得
る電子材料セラミックの製造法に関する。
の電子部品基材乃至はコンデンサー内蔵磁器基板等の電
子部品内蔵電子回路用基体など電子材料として利用し得
る電子材料セラミックの製造法に関する。
従来、電子回路用基体は、導体回路のみ、導体回路と抵
抗、もしくは導体回路と抵抗と限られた範囲のコンデン
サーを具備して構成され、その他の機能部分は、素子と
して分離して基体に装着されていた。
抗、もしくは導体回路と抵抗と限られた範囲のコンデン
サーを具備して構成され、その他の機能部分は、素子と
して分離して基体に装着されていた。
即ち、例えば、従来の磁器基板においては、導体と抵抗
体の内蔵基板が中心であり、コンデンサーはチップ部品
等としてはんだ付により装着していた。この為、電子回
路の小型化には限界があった。第１１図にその１例を示
す、１１１は磁器基板、１１２は導体回路、１１３は抵
抗体、■１４はチップコンデンサーである。
体の内蔵基板が中心であり、コンデンサーはチップ部品
等としてはんだ付により装着していた。この為、電子回
路の小型化には限界があった。第１１図にその１例を示
す、１１１は磁器基板、１１２は導体回路、１１３は抵
抗体、■１４はチップコンデンサーである。
例えば、半導体磁器を：Ａ誘電体化て得られる誘゛屯体
磁器について、近年、同一の磁器基板内で誘電率を変化
させる事により、基板内に複数個のコンデンサーを内蔵
させようとする試みがなされている。つまり第１２図に
示すように、高誘電率ε１の部分１２１，１２３と低誘
電率ε２の部分１２２を分離する事により同一基板上に
複数個のコンデンサーを形成させようとする試みである
。
磁器について、近年、同一の磁器基板内で誘電率を変化
させる事により、基板内に複数個のコンデンサーを内蔵
させようとする試みがなされている。つまり第１２図に
示すように、高誘電率ε１の部分１２１，１２３と低誘
電率ε２の部分１２２を分離する事により同一基板上に
複数個のコンデンサーを形成させようとする試みである
。
しかしながら、従来、同一基板内に異なった誘電体部分
を形成する方法が非常に難しく、例えば積層セラミック
コンデンサーを作製する場合の煩雑さを考えれば自明で
ある様に、複数個のコンデンサーを内蔵する基板は、未
だ実現乃至実用化されていないのが現状である。また、
高誘電率の部分１２１．１２３を限られた構造スペー、
スのなかで動作上圧いに影響を及ぼし合わない程度に素
子機能部分として十分に分離された状態にすることも、
重要な技術的課題となっていた。
を形成する方法が非常に難しく、例えば積層セラミック
コンデンサーを作製する場合の煩雑さを考えれば自明で
ある様に、複数個のコンデンサーを内蔵する基板は、未
だ実現乃至実用化されていないのが現状である。また、
高誘電率の部分１２１．１２３を限られた構造スペー、
スのなかで動作上圧いに影響を及ぼし合わない程度に素
子機能部分として十分に分離された状態にすることも、
重要な技術的課題となっていた。
また、この様な電子部品乃至は電子回路用基体にまつわ
る問題点は、誘電体磁器に限らず、前述した半導体磁器
を利用する電子部品乃至は゛・を子回路用基体の製造の
分野においても昔〈顕現されていた。
る問題点は、誘電体磁器に限らず、前述した半導体磁器
を利用する電子部品乃至は゛・を子回路用基体の製造の
分野においても昔〈顕現されていた。
本発明の第１の目的は、従来の問題点を解決し、を導体
を利用する機能部分を十分に分離された状態で画成し得
るセラミックの製造法を提供すべくなされたものである
。
を利用する機能部分を十分に分離された状態で画成し得
るセラミックの製造法を提供すべくなされたものである
。
本発明の第２の目的は、前記第１の目的のうち特にＡ８
主体を機能部分として十分に分離された状態で画成し得
るセラミックの製造法を提供すべくなされたものである
。
主体を機能部分として十分に分離された状態で画成し得
るセラミックの製造法を提供すべくなされたものである
。
上記第１の目的は、２挿具りの異種の半導体形成粒子群
を互いに区画して充填して得られる成形体を用いて互い
に分離した２つ以上の半導体部分を画成した焼成体を得
ることを特徴とする本願の第１の発明のセラミックの製
造法によってＸ！！！成される。
を互いに区画して充填して得られる成形体を用いて互い
に分離した２つ以上の半導体部分を画成した焼成体を得
ることを特徴とする本願の第１の発明のセラミックの製
造法によってＸ！！！成される。
上記第２の目的は、２種以上の異種の半導体形成粒子群
を互いに区画して充填して得られる成形体を用いて互い
に分離した２つ以上の半導体部分を画成した焼成体を得
、しかる後に前記半導体部分の夫々を誘電体化して前記
焼成体内で誘電率の異なる２つ以上の誘電体部分を画成
せしめることを特徴とする本願の第２の発明のセラミッ
クの製造法によって達成される。
を互いに区画して充填して得られる成形体を用いて互い
に分離した２つ以上の半導体部分を画成した焼成体を得
、しかる後に前記半導体部分の夫々を誘電体化して前記
焼成体内で誘電率の異なる２つ以上の誘電体部分を画成
せしめることを特徴とする本願の第２の発明のセラミッ
クの製造法によって達成される。
この様に、本願の第２の発明のセラミックの製造法によ
り得られるセラミックは、誘電体を機能部分として十分
に分離された状態で画成し得るため、例えば半導体磁器
を誘電体化して得られる誘電体磁器について、セラミッ
ク内に複数の高誘電体部分を互いに離隔して形成するこ
とにより、複数のコンデンサー機能部分を備えた磁器コ
ンデンサーやコンデンサー内蔵基板とすることができる
。また、これらを含めて、本願の第１の発明のセラミッ
クの製造法により得られる電子材料セラミックは、半導
体を利用する機能部分を十分に分離された状態で画成し
得るため、例えば半導体を利用して形成される導体部分
（導通部分）、バリスター素子などを内蔵させることも
可能であり。
り得られるセラミックは、誘電体を機能部分として十分
に分離された状態で画成し得るため、例えば半導体磁器
を誘電体化して得られる誘電体磁器について、セラミッ
ク内に複数の高誘電体部分を互いに離隔して形成するこ
とにより、複数のコンデンサー機能部分を備えた磁器コ
ンデンサーやコンデンサー内蔵基板とすることができる
。また、これらを含めて、本願の第１の発明のセラミッ
クの製造法により得られる電子材料セラミックは、半導
体を利用する機能部分を十分に分離された状態で画成し
得るため、例えば半導体を利用して形成される導体部分
（導通部分）、バリスター素子などを内蔵させることも
可能であり。
また複数の半導体素子機能部分を備えるデ／へイスを作
製することも可能となる。
製することも可能となる。
本発明で使用する前記半導体形成粒子群とは、例えば半
導体化に必要な成分を含む金属酸化物類の粒子群等を意
味するが、粒子群の一部乃至は全部を半導体の粒子群で
構成してもよい０本発明に係る成形体を構成する２種以
上の異種の半導体形成粒子群は、組成の異なる異種の半
導体形成粒子群のなかから選ばれる２種以上の粒子群で
あり、本発明方法で製造される電子材料セラミックの用
途に応じて所望される特性に合せて適宜選択される。
導体化に必要な成分を含む金属酸化物類の粒子群等を意
味するが、粒子群の一部乃至は全部を半導体の粒子群で
構成してもよい０本発明に係る成形体を構成する２種以
上の異種の半導体形成粒子群は、組成の異なる異種の半
導体形成粒子群のなかから選ばれる２種以上の粒子群で
あり、本発明方法で製造される電子材料セラミックの用
途に応じて所望される特性に合せて適宜選択される。
１つの例として、粒界絶縁型の高誘電体で構成される磁
器基板は、通常例えばＢａＴｉＯ３゜５ｒＴｉ０３ 、
ＭｇＴｉＯ３、（Ｂａ、５ｒ）（Ｔｉ、５ｎ）０３系複
合酸化物（固溶体も含む）、（Ｂａ 、Ｓ ｒ）Ｔｉ０
３系複合酸化物（固溶体も含む）、（Ｍｇ、Ｓｒ、Ｃａ
）ＴｉＯ３系複合酸化物（固溶体も含む）、（Ｓｒ、Ｐ
ｂ）Ｔｉ０３系複合酸化物（固溶体も含む）、（Ｓ ｒ
Ｃａ） Ｔ ｉ ０３系複合酸化物（固溶体も含む）
、Ｆｅ２０３ 、ＺｎＯなどの誘電体成分に、半導体化
に必要な成分としてＬａ、Ｄｙ、Ｎｄ、Ｙ、Ｎｂ、Ｔａ
、Ｅｒ、Ｇｄ、Ｈｏ、Ｃｅ等の酸化物などを添加し混合
した後、圧粉状の成形体を得、−次焼成して半導体化し
、次いで焼成体表面に金属又は金属酸化物（例えばＣｕ
、Ｃｕｂ。
器基板は、通常例えばＢａＴｉＯ３゜５ｒＴｉ０３ 、
ＭｇＴｉＯ３、（Ｂａ、５ｒ）（Ｔｉ、５ｎ）０３系複
合酸化物（固溶体も含む）、（Ｂａ 、Ｓ ｒ）Ｔｉ０
３系複合酸化物（固溶体も含む）、（Ｍｇ、Ｓｒ、Ｃａ
）ＴｉＯ３系複合酸化物（固溶体も含む）、（Ｓｒ、Ｐ
ｂ）Ｔｉ０３系複合酸化物（固溶体も含む）、（Ｓ ｒ
Ｃａ） Ｔ ｉ ０３系複合酸化物（固溶体も含む）
、Ｆｅ２０３ 、ＺｎＯなどの誘電体成分に、半導体化
に必要な成分としてＬａ、Ｄｙ、Ｎｄ、Ｙ、Ｎｂ、Ｔａ
、Ｅｒ、Ｇｄ、Ｈｏ、Ｃｅ等の酸化物などを添加し混合
した後、圧粉状の成形体を得、−次焼成して半導体化し
、次いで焼成体表面に金属又は金属酸化物（例えばＣｕ
、Ｃｕｂ。
ＭｎＯ２、Ｔ １２０３ 、ＰｂＯ、Ｐ２０Ｓ 。
Ｂｉ７０３ 、Ｎｂ２０．ＺｎＯ等）を塗布し、二次
焼成して粒界絶縁層を形成せしめることにより得られる
。この例において本発明を実施する場合、例えば前記圧
粉状の成形体を、２種以上の異種の半導体形成粒子群を
互いに区画して充填した状態で構成する。
焼成して粒界絶縁層を形成せしめることにより得られる
。この例において本発明を実施する場合、例えば前記圧
粉状の成形体を、２種以上の異種の半導体形成粒子群を
互いに区画して充填した状態で構成する。
例えば、磁器基板となすための板状の成形体を形成する
場合、異種の半導体形成粒子群の区画状態としては、第
１図乃至第３図の例を挙げることができる。
場合、異種の半導体形成粒子群の区画状態としては、第
１図乃至第３図の例を挙げることができる。
第１図の例では、２種類の異種の半導体形成粒子群Ａ、
Ｂを用い、成形体の厚み方向に平面状の２つの区切り１
１．１２を設け、中央の区画１３に粒子群Ａ、その両側
の区画１４．１５に粒子群Ｂを充填している。
Ｂを用い、成形体の厚み方向に平面状の２つの区切り１
１．１２を設け、中央の区画１３に粒子群Ａ、その両側
の区画１４．１５に粒子群Ｂを充填している。
第２図の例では、同様に粒子群Ｃ，Ｄを用い、成形体の
１つの主面の表層部に断面コ字形の区切り２１を設け、
断面矩形の区画２２内に粒子群Ｃ１残余の区画２３内に
粒子群りを充填している。
１つの主面の表層部に断面コ字形の区切り２１を設け、
断面矩形の区画２２内に粒子群Ｃ１残余の区画２３内に
粒子群りを充填している。
第３図の例では、同様に粒子群Ｅ、Ｆを用い、成形体の
２つの主面のそれぞれの表層部に断面コ字形の区切り３
１．３２を設け、断面矩形の区画３３．３４内に粒子群
Ｅ、残余の区画３５内に粒子群Ｆを充填している。
２つの主面のそれぞれの表層部に断面コ字形の区切り３
１．３２を設け、断面矩形の区画３３．３４内に粒子群
Ｅ、残余の区画３５内に粒子群Ｆを充填している。
異種の半導体形成粒子群を互いに区画して充填する方法
としては、例えば、常温圧縮成形において用いる金型内
を有機樹脂等焼成による加熱により分解やへ発等で揮散
し得る物質から成る仕切材で区画し、各区画内に各々所
望の異種の半導体形成粒子群を充填し、その後の焼成な
どの加熱により仕切材を揮散させる。あるいは、前記仕
切材として、金型内に異種物質を詰めた後に容易に取外
すことのできるものを用い、異種物質を詰め、仕切材を
取外して加圧成形する方法などがある。
としては、例えば、常温圧縮成形において用いる金型内
を有機樹脂等焼成による加熱により分解やへ発等で揮散
し得る物質から成る仕切材で区画し、各区画内に各々所
望の異種の半導体形成粒子群を充填し、その後の焼成な
どの加熱により仕切材を揮散させる。あるいは、前記仕
切材として、金型内に異種物質を詰めた後に容易に取外
すことのできるものを用い、異種物質を詰め、仕切材を
取外して加圧成形する方法などがある。
なお、第１図乃至第３図には、２乃至３の区画内に２取
類の粒子群を充填した場合の例を示したが、区画の数及
び粒子群の種類の数はこれに限定されない。
類の粒子群を充填した場合の例を示したが、区画の数及
び粒子群の種類の数はこれに限定されない。
例えば第１図乃至第３図に示した例で、粒子群Ｂ、Ｄ、
Ｆを高誘電体化するための半導体形成粒子一群、Ａ、Ｃ
，Ｅを低誘電体化するための半導体形成粒子群とするこ
とにより、低誘電体部分１３．２２，３３．３４で分離
された２つの高誘電体部分を形成せしめることができる
。
Ｆを高誘電体化するための半導体形成粒子一群、Ａ、Ｃ
，Ｅを低誘電体化するための半導体形成粒子群とするこ
とにより、低誘電体部分１３．２２，３３．３４で分離
された２つの高誘電体部分を形成せしめることができる
。
なお、成形体内の区画の数を増やすことにより、誘電体
部分を所望の数に増やすことができる。
部分を所望の数に増やすことができる。
本発明方法により例えば誘電体磁器を形成する場合、前
述した誘電体成分や半導体化に必要な成分の種類や量を
適宜変更して２種類以上の異種の゛ト導体形成粒子群を
構成することができる。あるいは、１１１述したＢａＴ
ｉＯ３等の誘電体成分を用いて高１誘電体化し得る粒子
群と組合せて例えばＰｂＳ ｉ０３ 、ＢＳ ｉ０３．
Ｌｉ５ｉ０３ 、各種結晶化ガラス等の低誘電体化し得
る物質の粒子群を用いることもできる。
述した誘電体成分や半導体化に必要な成分の種類や量を
適宜変更して２種類以上の異種の゛ト導体形成粒子群を
構成することができる。あるいは、１１１述したＢａＴ
ｉＯ３等の誘電体成分を用いて高１誘電体化し得る粒子
群と組合せて例えばＰｂＳ ｉ０３ 、ＢＳ ｉ０３．
Ｌｉ５ｉ０３ 、各種結晶化ガラス等の低誘電体化し得
る物質の粒子群を用いることもできる。
誘電体磁器を構成する場合には、次いで、この様に構成
された成形体に、その後の磁器基板を得るための１程を
経させて、例えば高誘電体部分を複数画成した磁器基板
を得る０画成される高誘電体部分の誘゛屯率は互いに同
じであっても腎なっていてもよい。
された成形体に、その後の磁器基板を得るための１程を
経させて、例えば高誘電体部分を複数画成した磁器基板
を得る０画成される高誘電体部分の誘゛屯率は互いに同
じであっても腎なっていてもよい。
かくして得られる磁器基板には、各々の高誘電体部分の
表面ヒに導体部分（電極、引出し部等）を設けることに
より、複数個のコンデンサーを内蔵させることができる
。また更に、磁器基板の内部乃至は燗囲に、導体部分、
抵抗体乃至は絶縁体部分（例えば通常の薄膜乃至は厚膜
形成法により形成される）を形成して、多くの機能部分
を備えた基板とすることができる。
表面ヒに導体部分（電極、引出し部等）を設けることに
より、複数個のコンデンサーを内蔵させることができる
。また更に、磁器基板の内部乃至は燗囲に、導体部分、
抵抗体乃至は絶縁体部分（例えば通常の薄膜乃至は厚膜
形成法により形成される）を形成して、多くの機能部分
を備えた基板とすることができる。
なお１本願の第１の発明のセラミックの製造法は、前述
した誘゛市体磁器の前駆体である半導体磁器を製造する
場合に利用できるほか、前述した様に、導体部分やバリ
スター素子などの半導体を利用して形成される機部部分
を備えるデバイスの基材となるセラミックの製造にも利
用できる。
した誘゛市体磁器の前駆体である半導体磁器を製造する
場合に利用できるほか、前述した様に、導体部分やバリ
スター素子などの半導体を利用して形成される機部部分
を備えるデバイスの基材となるセラミックの製造にも利
用できる。
以下、具体的実施例を示して、本発明を更に詳しく説明
するが、本発明の実施の態様はこれにより限定されない
。
するが、本発明の実施の態様はこれにより限定されない
。
実施例１
第４図に本発明の実施例である磁器基板の製造１程を示
す。未実施例においては、第５図に示すように、成形金
型内を例えば多孔質ポリビニルアルコールの仕切板５２
．５２で３つの部分に区画し、中央の空隙５５に低誘電
体化されるＭ ｇ Ｔ １０３−ＢａＴｉ０３系半導体
形成粒子群、その両側の空隙５３．５４に高誘電体化さ
れるＢａＴｉＯ３系半導体形成粒子群を詰め、加圧成形
して成形体を得た。この成形体を、第４図の工程に従っ
て順次焼成することにより、第６図に示した様に、６１
．６２ｃ７）ＢａＴｉ０３系ゝＶ゛導体形成粒子群から
の高誘電体部分が６３のＭｇＴｉ０．、−Ｂ ａ Ｔ
ｉ ０３糸許導体形成粒子群からの低ａ ’、ｔｔ体部
分で隔離された磁器基板を得た。更に夫々の誘゛屯体部
分に銀゛電極を焼付は誘電率を測定した。
す。未実施例においては、第５図に示すように、成形金
型内を例えば多孔質ポリビニルアルコールの仕切板５２
．５２で３つの部分に区画し、中央の空隙５５に低誘電
体化されるＭ ｇ Ｔ １０３−ＢａＴｉ０３系半導体
形成粒子群、その両側の空隙５３．５４に高誘電体化さ
れるＢａＴｉＯ３系半導体形成粒子群を詰め、加圧成形
して成形体を得た。この成形体を、第４図の工程に従っ
て順次焼成することにより、第６図に示した様に、６１
．６２ｃ７）ＢａＴｉ０３系ゝＶ゛導体形成粒子群から
の高誘電体部分が６３のＭｇＴｉ０．、−Ｂ ａ Ｔ
ｉ ０３糸許導体形成粒子群からの低ａ ’、ｔｔ体部
分で隔離された磁器基板を得た。更に夫々の誘゛屯体部
分に銀゛電極を焼付は誘電率を測定した。
Ｆ記第１表に、磁器基板の高誘電体部分及び低誘電体部
分のそれぞれの誘′Ｉｔ率ε値を示した。
分のそれぞれの誘′Ｉｔ率ε値を示した。
第１表
なお、本実施例に使用し得る半導体形成粒子群の組成及
び拡散源の種類は次の通りである。
び拡散源の種類は次の通りである。
（高（化？導体形成粒子群）
例１
例２
（低ε化半導体形成粒子群）
例１
（拡散源）
Ｃｕ 、Ｍｏ 、Ｂｉ 、Ｔｌ、Ｍｎ、あるいはこれら
の酸化物 実施例２ 実施例１において、第５図の金型の仕切板５２の代りに
第７図に示した様に半導体形成粒子群充填後容易に取外
し可能な超鋼製仕切板５２′を用いた以外は、実施例１
と同様にして第６図に示した様な磁器基板を得た。
の酸化物 実施例２ 実施例１において、第５図の金型の仕切板５２の代りに
第７図に示した様に半導体形成粒子群充填後容易に取外
し可能な超鋼製仕切板５２′を用いた以外は、実施例１
と同様にして第６図に示した様な磁器基板を得た。
実施例３
実施例２において、半導体形成粒子群の金型への充填を
、第８図（ａ）乃至（Ｃ）に示した様な法で行ない、第
９図に示した様な断面構造の磁器基板を作製した。
、第８図（ａ）乃至（Ｃ）に示した様な法で行ない、第
９図に示した様な断面構造の磁器基板を作製した。
即ち、第８図に示した様に、取る去る・ｈが可能な仕切
板８２で仕切られた金型８１内の３つの区画のうち８３
．８４は高誘電体となる原料、８５は低誘電体となる原
料（夫々実施例２と同じ）を所定部充填する。次に第８
図（ｂ）に示す様に高話′Ｉヒ体となる原料８６を層８
５の一ヒに所定賃充填する０次に第８図（ｃ）に示す様
に、低誘゛市体となる原料８７を所定か充填し仕切板を
取り去る。
板８２で仕切られた金型８１内の３つの区画のうち８３
．８４は高誘電体となる原料、８５は低誘電体となる原
料（夫々実施例２と同じ）を所定部充填する。次に第８
図（ｂ）に示す様に高話′Ｉヒ体となる原料８６を層８
５の一ヒに所定賃充填する０次に第８図（ｃ）に示す様
に、低誘゛市体となる原料８７を所定か充填し仕切板を
取り去る。
この成形体を第４図の工程に従って焼成する！Ｉ￥番、
・より、第９図の様な焼成体が得られる。ここで９１は
高：Ａ主体部分であり、９２は低誘電体部分である。
・より、第９図の様な焼成体が得られる。ここで９１は
高：Ａ主体部分であり、９２は低誘電体部分である。
なお、第１０図に例えば前記実施例１に示した様な方法
により得られる磁器基板の例を示す。第１０図（ａ）及
び（ｂ）は、それぞれ磁器基板の平面図及び断面図であ
り、１０１が高誘電体部分、１０２が低誘電体部分であ
る。また第１０図（ｃ）は、更に導体部分１０３、抵抗
体部分１０４、及び絶縁体部分１０５を形成した磁器基
板を示している。
により得られる磁器基板の例を示す。第１０図（ａ）及
び（ｂ）は、それぞれ磁器基板の平面図及び断面図であ
り、１０１が高誘電体部分、１０２が低誘電体部分であ
る。また第１０図（ｃ）は、更に導体部分１０３、抵抗
体部分１０４、及び絶縁体部分１０５を形成した磁器基
板を示している。
未発明方法により得られるの電子材料セラミックは、誘
電率の異なる誘電体等半導体を利用した機能部分を複数
画成し得る。従って、これを用いて構成される電子部品
や電子回路用基体等は、各種古漬のコンデンサー等の半
導体を利用した素子機能部分を複数内蔵することができ
、また例えば前記基体に導体、抵抗体、絶縁体等の各種
機能部分を形成することにより、多くの機能部分を備え
、しかも小型化され安価な電子回路用基体等となる。ま
た、この様に基体内でのコンデンサー、抵抗等の設計の
自由度を大幅に向上させることができる。
電率の異なる誘電体等半導体を利用した機能部分を複数
画成し得る。従って、これを用いて構成される電子部品
や電子回路用基体等は、各種古漬のコンデンサー等の半
導体を利用した素子機能部分を複数内蔵することができ
、また例えば前記基体に導体、抵抗体、絶縁体等の各種
機能部分を形成することにより、多くの機能部分を備え
、しかも小型化され安価な電子回路用基体等となる。ま
た、この様に基体内でのコンデンサー、抵抗等の設計の
自由度を大幅に向上させることができる。
第１図乃至第３図は、それぞれ本発明に係る成形体の断
面図である。 第４図は、本発明の１実施例である磁器基板の製造上程
を説明するための工程説明図であり、第５図はこのとき
に使用する成形金型の斜視図、第６図はかくして得られ
る磁器基板の斜視図を示している。 第７図は、本発明の他の１つの実施例で使用する成形金
型の斜視図である。 第８図（ａ）乃至（ｃ）は、本発明の他のもう１つの実
施例における成形金型へのや導体形成粒子群の充填の方
法を説明するための説明図であり、第９図はこの実施例
により得られる磁器基板の断面図である。 第１Ｏ図の（ａ）は、本発明の１実施例である磁器基板
のＹ面図、（ｂ）は（ａ）中Ａ−Ａ断面図であり、（ｃ
）は更にこの磁器基板に導体、抵抗体、絶縁体等の機能
部分を形成したＲ、Ｃ内蔵の磁器基板の断面図である。 第１１図は、従来の磁器基板の断面図である。 第１２図は、従来試みられている方法による複数の高誘
電体部分を有する磁器基板の断面図である。 ６１．６２．９１・・・高誘電体部分。 ６３．９２φ・φ低誘電体部分。 １０１・・・誘電体磁器。 １０３−−−導体。 １０４串拳・抵抗体。 １０５・・・絶縁体。 代理人 弁理士 山 下 穣 乎第１図 第８図 （ｂ） 第９図 第１ｏ図 （Ｇ） （Ｃ）
面図である。 第４図は、本発明の１実施例である磁器基板の製造上程
を説明するための工程説明図であり、第５図はこのとき
に使用する成形金型の斜視図、第６図はかくして得られ
る磁器基板の斜視図を示している。 第７図は、本発明の他の１つの実施例で使用する成形金
型の斜視図である。 第８図（ａ）乃至（ｃ）は、本発明の他のもう１つの実
施例における成形金型へのや導体形成粒子群の充填の方
法を説明するための説明図であり、第９図はこの実施例
により得られる磁器基板の断面図である。 第１Ｏ図の（ａ）は、本発明の１実施例である磁器基板
のＹ面図、（ｂ）は（ａ）中Ａ−Ａ断面図であり、（ｃ
）は更にこの磁器基板に導体、抵抗体、絶縁体等の機能
部分を形成したＲ、Ｃ内蔵の磁器基板の断面図である。 第１１図は、従来の磁器基板の断面図である。 第１２図は、従来試みられている方法による複数の高誘
電体部分を有する磁器基板の断面図である。 ６１．６２．９１・・・高誘電体部分。 ６３．９２φ・φ低誘電体部分。 １０１・・・誘電体磁器。 １０３−−−導体。 １０４串拳・抵抗体。 １０５・・・絶縁体。 代理人 弁理士 山 下 穣 乎第１図 第８図 （ｂ） 第９図 第１ｏ図 （Ｇ） （Ｃ）
Claims (3)
- （１）２種以上の異種の半導体形成粒子群を互いに区画
して充填して得られる成形体を用 いて互いに分離した２つ以上の半導体部分 を画成した焼成体を得ることを特徴とする セラミックの製造法。 - （２）２種以上の異種の半導体形成粒子群を互いに区画
して充填して得られる成形体を用 いて互いに分離した２つ以上の半導体部分 を画成した焼成体を得、しかる後に前記半 導体部分の夫々を誘電体化して前記焼成体 内で誘電率の異なる２つ以上の誘電体部分 を画成せしめることを特徴とするセラミッ クの製造法。 - （３）低誘電体の部分を挟んで互いに離隔した２つ以上
の高誘電体部分を形成せしめる特 許請求の範囲第（２）項記載のセラミック の製造法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60271095A JPH0797450B2 (ja) | 1985-12-02 | 1985-12-02 | セラミックの製造方法、及びセラミック基板の製造方法 |
| US06/892,320 US4759965A (en) | 1985-08-06 | 1986-08-04 | Ceramic, preparation thereof and electronic circuit substrate by use thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60271095A JPH0797450B2 (ja) | 1985-12-02 | 1985-12-02 | セラミックの製造方法、及びセラミック基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62131411A true JPS62131411A (ja) | 1987-06-13 |
| JPH0797450B2 JPH0797450B2 (ja) | 1995-10-18 |
Family
ID=17495282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60271095A Expired - Fee Related JPH0797450B2 (ja) | 1985-08-06 | 1985-12-02 | セラミックの製造方法、及びセラミック基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797450B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0418058U (ja) * | 1990-06-04 | 1992-02-14 | ||
| US6525921B1 (en) | 1999-11-12 | 2003-02-25 | Matsushita Electric Industrial Co., Ltd | Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same |
| JP2014216480A (ja) * | 2013-04-25 | 2014-11-17 | 京セラ株式会社 | 配線基板および電子装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57177589A (en) * | 1981-04-27 | 1982-11-01 | Hitachi Electronics | Composite board |
| JPS5867089A (ja) * | 1981-10-19 | 1983-04-21 | 株式会社日立製作所 | 高周波回路板 |
-
1985
- 1985-12-02 JP JP60271095A patent/JPH0797450B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57177589A (en) * | 1981-04-27 | 1982-11-01 | Hitachi Electronics | Composite board |
| JPS5867089A (ja) * | 1981-10-19 | 1983-04-21 | 株式会社日立製作所 | 高周波回路板 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0418058U (ja) * | 1990-06-04 | 1992-02-14 | ||
| US6525921B1 (en) | 1999-11-12 | 2003-02-25 | Matsushita Electric Industrial Co., Ltd | Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same |
| US7013561B2 (en) | 1999-11-12 | 2006-03-21 | Matsushita Electric Industrial Co., Ltd. | Method for producing a capacitor-embedded circuit board |
| JP2014216480A (ja) * | 2013-04-25 | 2014-11-17 | 京セラ株式会社 | 配線基板および電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0797450B2 (ja) | 1995-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4759965A (en) | Ceramic, preparation thereof and electronic circuit substrate by use thereof | |
| CN103548102B (zh) | 复合层叠陶瓷电子部件 | |
| US4117588A (en) | Method of manufacturing three dimensional integrated circuits | |
| US4943469A (en) | Ceramic, circuit substrate and electronic circuit substrate by use thereof and process for producing ceramic | |
| JP2006210924A (ja) | 高誘電率セラミック材料のコアを有する多構成要素ｌｔｃｃ基板およびその開発のための方法 | |
| JP2608288B2 (ja) | セラミツク及びこれを用いた回路基体と電子回路基体 | |
| JP2002084067A (ja) | 多層セラミック基板およびその製造方法 | |
| JP2568204B2 (ja) | セラミツク及びこれを用いた回路基体と電子回路基体 | |
| JPS62131411A (ja) | セラミックの製造方法、及びセラミック基板の製造方法 | |
| JPH025019B2 (ja) | ||
| JPS6129133B2 (ja) | ||
| JP2002305125A (ja) | コンデンサアレイ | |
| JP2608289B2 (ja) | セラミツク及びこれを用いた回路基体と電子回路基体並びにセラミツクの製造方法 | |
| JPH11354924A (ja) | 多層セラミック基板の製造方法 | |
| US5571761A (en) | Ceramic substrate circuit substrate | |
| JPS62131408A (ja) | 電子材料セラミツクの製造法 | |
| US6002578A (en) | Ceramic substrate, circuit substrate and electronic circuit substrate by use thereof and method for preparing ceramic substrate | |
| JPS62136702A (ja) | セラミック、及びその製造方法、及びそれを用いた電子回路用基体、及び電子回路 | |
| JPS62136703A (ja) | セラミツク、この製造法及びこれを用いた電子回路用基体 | |
| JP2590323B2 (ja) | セラミツクの製造法 | |
| JPS62133707A (ja) | セラミツク、この製造法及びこれを用いた電子回路用基体 | |
| JP2755954B2 (ja) | セラミック体およびこれを用いた電気回路基板 | |
| JPS632311A (ja) | セラミツクの製造法 | |
| US5041327A (en) | Ceramic and circuit substrate and electronic circuit substrate by use thereof | |
| JPS62131409A (ja) | 電子材料セラミツクの製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |