JPH0797450B2 - セラミックの製造方法、及びセラミック基板の製造方法 - Google Patents
セラミックの製造方法、及びセラミック基板の製造方法Info
- Publication number
- JPH0797450B2 JPH0797450B2 JP60271095A JP27109585A JPH0797450B2 JP H0797450 B2 JPH0797450 B2 JP H0797450B2 JP 60271095 A JP60271095 A JP 60271095A JP 27109585 A JP27109585 A JP 27109585A JP H0797450 B2 JPH0797450 B2 JP H0797450B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- manufacturing
- ceramic substrate
- dielectric
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inorganic Insulating Materials (AREA)
- Laminated Bodies (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はセラミックの製造法、特に磁器コンデンサー等
の電子部品基材乃至はコンデンサー内蔵磁器基板等の電
子部品内蔵電子回路用基体など電子材料として利用し得
る電子材料セラミックの製造法に関する。
の電子部品基材乃至はコンデンサー内蔵磁器基板等の電
子部品内蔵電子回路用基体など電子材料として利用し得
る電子材料セラミックの製造法に関する。
従来、電子回路用基体は、導体回路のみ、導体回路と抵
抗、もしくは導体回路と抵抗と限られた範囲のコンデン
サーを具備して構成され、その他の機能部分は、素子と
して分離して基体に装着されていた。
抗、もしくは導体回路と抵抗と限られた範囲のコンデン
サーを具備して構成され、その他の機能部分は、素子と
して分離して基体に装着されていた。
即ち、例えば、従来の磁器基板においては、導体と抵抗
体の内蔵基板が中心であり、コンデンサーはチップ部品
等としてはんだ付により装着していた。この為、電子回
路の小型化には限界があった。第11図にその１例を示
す。111は磁器基板、112は導体回路、113は抵抗体、114
はチップコンデンサーである。
体の内蔵基板が中心であり、コンデンサーはチップ部品
等としてはんだ付により装着していた。この為、電子回
路の小型化には限界があった。第11図にその１例を示
す。111は磁器基板、112は導体回路、113は抵抗体、114
はチップコンデンサーである。
例えば、半導体磁器を誘電体化して得られる誘電体磁器
について、近年、同一の磁器基板内で誘電率を変化させ
る事により、基板内に複数個のコンデンサーを内蔵させ
ようとする試みがなされている。つまり第12図に示すよ
うに、高誘電率ε１の部分121,123と低誘電率ε２の部
分122を分離する事により同一基板上に複数個のコンデ
ンサーを形成させようとする試みである。しかしなが
ら、従来、同一基板内に異なった誘電体部分を形成する
方法が非常に難しく、例えば積層セラミックコンデンサ
ーを作製する場合の煩雑さを考えれば自明である様に、
複数個のコンデンサーを内蔵する基板は、未だ実現乃至
実用化されていないのが現状である。また、高誘電率の
部分121,123を限られた構造スペースのなかで動作上互
いに影響を及ぼし合わない程度に素子機能部分として十
分に分離された状態にすることも、重要な技術的課題と
なっていた。
について、近年、同一の磁器基板内で誘電率を変化させ
る事により、基板内に複数個のコンデンサーを内蔵させ
ようとする試みがなされている。つまり第12図に示すよ
うに、高誘電率ε１の部分121,123と低誘電率ε２の部
分122を分離する事により同一基板上に複数個のコンデ
ンサーを形成させようとする試みである。しかしなが
ら、従来、同一基板内に異なった誘電体部分を形成する
方法が非常に難しく、例えば積層セラミックコンデンサ
ーを作製する場合の煩雑さを考えれば自明である様に、
複数個のコンデンサーを内蔵する基板は、未だ実現乃至
実用化されていないのが現状である。また、高誘電率の
部分121,123を限られた構造スペースのなかで動作上互
いに影響を及ぼし合わない程度に素子機能部分として十
分に分離された状態にすることも、重要な技術的課題と
なっていた。
また、この様な電子部品乃至は電子回路用基体にまつわ
る問題点は、誘電体磁器に限らず、前述した半導体磁器
を利用する電子部品乃至は電子回路用基体の製造の分野
においても普く顕現されていた。
る問題点は、誘電体磁器に限らず、前述した半導体磁器
を利用する電子部品乃至は電子回路用基体の製造の分野
においても普く顕現されていた。
本発明の第１の目的は、従来の問題点を解決し、半導体
を利用する機能部分を十分に分離された状態で画成し得
るセラミックの製造法を提供すべくなされたものであ
る。
を利用する機能部分を十分に分離された状態で画成し得
るセラミックの製造法を提供すべくなされたものであ
る。
本発明の第２の目的は、前記第１の目的のうち特に誘電
体を機能部分として十分に分離された状態で画成し得る
セラミックの製造法を提供すべくなされたものである。
体を機能部分として十分に分離された状態で画成し得る
セラミックの製造法を提供すべくなされたものである。
上記第１の目的は、２種以上の異種の半導体形成粒子群
を加熱により揮散し得る物質の仕切材で互いに区画して
充填して得られる成型体を焼成して互いに分離した２つ
以上の半導体部分を画成した焼成体を得ることを特徴と
する本願第１の発明のセラミックの製造方法によって、
達成される。
を加熱により揮散し得る物質の仕切材で互いに区画して
充填して得られる成型体を焼成して互いに分離した２つ
以上の半導体部分を画成した焼成体を得ることを特徴と
する本願第１の発明のセラミックの製造方法によって、
達成される。
また、上記第２の目的は、２種以上の異種の半導体形成
粒子群を加熱により揮発し得る物質の仕切材で互いに区
画して充填して得られる成型体を焼成して互いに分離し
た２つ以上の半導体部分を画成した焼成体を得、前記半
導体部分を誘電体化して前記焼成体内で誘電率の異なる
２つ以上の誘電体部分を画成することを特徴とする本願
第２の発明のセラミック基板の製造方法によって達成さ
れる。
粒子群を加熱により揮発し得る物質の仕切材で互いに区
画して充填して得られる成型体を焼成して互いに分離し
た２つ以上の半導体部分を画成した焼成体を得、前記半
導体部分を誘電体化して前記焼成体内で誘電率の異なる
２つ以上の誘電体部分を画成することを特徴とする本願
第２の発明のセラミック基板の製造方法によって達成さ
れる。
この様に、本願の第２の発明のセラミック基板の製造方
法により得られるセラミックは、誘電体を機能部分とし
て十分に分離された状態で画成し得るため、例えば半導
体磁器を誘電体化して得られる誘電体磁器について、セ
ラミック内に複数の高誘電体部分を互いに離隔して形成
することにより、複数のコンデンサー機能部分を備えた
磁器コンデンサーやコンデンサー内蔵基板とすることが
できる。また、これらを含めて、本願の第１の発明のセ
ラミックの製造法により得られる電子材料セラミック
は、半導体を利用する機能部分を十分に分離された状態
で画成し得るため、例えば半導体を利用して形成される
導体部分（導通部分）、バリスター素子などを内蔵させ
ることも可能であり、また複数の半導体素子機能部分を
備えるデバイスを作製することも可能となる。
法により得られるセラミックは、誘電体を機能部分とし
て十分に分離された状態で画成し得るため、例えば半導
体磁器を誘電体化して得られる誘電体磁器について、セ
ラミック内に複数の高誘電体部分を互いに離隔して形成
することにより、複数のコンデンサー機能部分を備えた
磁器コンデンサーやコンデンサー内蔵基板とすることが
できる。また、これらを含めて、本願の第１の発明のセ
ラミックの製造法により得られる電子材料セラミック
は、半導体を利用する機能部分を十分に分離された状態
で画成し得るため、例えば半導体を利用して形成される
導体部分（導通部分）、バリスター素子などを内蔵させ
ることも可能であり、また複数の半導体素子機能部分を
備えるデバイスを作製することも可能となる。
本発明で使用する前記半導体形成粒子群とは、例えば半
導体化に必要な成分を含む金属酸化物類の粒子群等を意
味するが、粒子群の一部乃至は全部を半導体の粒子群で
構成してもよい。本発明に係る成形体を構成する２種以
上の異種の半導体形成粒子群は、組成の異なる異種の半
導体形成粒子群のなかから選ばれる２種以上の粒子群で
あり、本発明方法で製造される電子材料セラミックの用
途に応じて所望される特性に合せて適宜選択される。
導体化に必要な成分を含む金属酸化物類の粒子群等を意
味するが、粒子群の一部乃至は全部を半導体の粒子群で
構成してもよい。本発明に係る成形体を構成する２種以
上の異種の半導体形成粒子群は、組成の異なる異種の半
導体形成粒子群のなかから選ばれる２種以上の粒子群で
あり、本発明方法で製造される電子材料セラミックの用
途に応じて所望される特性に合せて適宜選択される。
１つの例として、粒界絶縁型の高誘電体で構成される磁
器基板は、通常例えばBaTiO3、SrTiO3、MgTiO3、（Ba,S
r）（Ti,Sn）O3系複合酸化物（固溶体も含む）、（Ba,S
r）TiO3系複合酸化物（固溶体も含む）、（Mg,Sr,Ca）T
iO3系複合酸化物（固溶体も含む）、（Sr,Pb）TiO3系複
合酸化物（固溶体も含む）、（SrCa）TiO3系複合酸化物
（固溶体も含む）、Fe2O3、ZnOなどの誘電体成分に、半
導体化に必要な成分としてLa、Dy、Nd、Ｙ、Nb、Ta、E
r、Gd、H0、Ce等の酸化物などを添加し混合した後、圧
粉状の成形体を得、一次焼成して半導体化し、次いで焼
成体表面に添加剤としての拡散源である金属又は金属酸
化物（例えばCu,CuO,MnO2,Tl2O3,PbO,P2O5,Bi2O3,Nb2O,
ZnO等）を塗布し、二次焼成して粒界絶縁層を形成せし
めることにより得られる。この例において本発明を実施
する場合、例えば前記圧粉状の成形体を、２種以上の異
種の半導体形成粒子群を互いに区画して充填した状態で
構成する。
器基板は、通常例えばBaTiO3、SrTiO3、MgTiO3、（Ba,S
r）（Ti,Sn）O3系複合酸化物（固溶体も含む）、（Ba,S
r）TiO3系複合酸化物（固溶体も含む）、（Mg,Sr,Ca）T
iO3系複合酸化物（固溶体も含む）、（Sr,Pb）TiO3系複
合酸化物（固溶体も含む）、（SrCa）TiO3系複合酸化物
（固溶体も含む）、Fe2O3、ZnOなどの誘電体成分に、半
導体化に必要な成分としてLa、Dy、Nd、Ｙ、Nb、Ta、E
r、Gd、H0、Ce等の酸化物などを添加し混合した後、圧
粉状の成形体を得、一次焼成して半導体化し、次いで焼
成体表面に添加剤としての拡散源である金属又は金属酸
化物（例えばCu,CuO,MnO2,Tl2O3,PbO,P2O5,Bi2O3,Nb2O,
ZnO等）を塗布し、二次焼成して粒界絶縁層を形成せし
めることにより得られる。この例において本発明を実施
する場合、例えば前記圧粉状の成形体を、２種以上の異
種の半導体形成粒子群を互いに区画して充填した状態で
構成する。
例えば、磁器基板となすための板状の成形体を形成する
場合、異種の半導体形成粒子群の区画状態としては、第
１図乃至第３図の例を挙げることができる。
場合、異種の半導体形成粒子群の区画状態としては、第
１図乃至第３図の例を挙げることができる。
第１図の例では、２種類の異種の半導体形成粒子群A,B
を用い、成形体の厚み方向に平面状の２つの区切り11,1
2を設け、中央の区画13に粒子群Ａ、その両側の区画14,
15に粒子群Ｂを充填している。
を用い、成形体の厚み方向に平面状の２つの区切り11,1
2を設け、中央の区画13に粒子群Ａ、その両側の区画14,
15に粒子群Ｂを充填している。
第２図の例では、同様に粒子群C,Dを用い、成形体の１
つの主面の表層部に断面コ字形の区切り21を設け、断面
矩形の区画22内に粒子群Ｃ、残余の区画23内に粒子群Ｄ
を充填している。
つの主面の表層部に断面コ字形の区切り21を設け、断面
矩形の区画22内に粒子群Ｃ、残余の区画23内に粒子群Ｄ
を充填している。
第３図の例では、同様に粒子群E,Fを用い、成形体の２
つの主面のそれぞれの表層部に断面コ字形の区切り31,3
2を設け、断面矩形の区画33,34内に粒子群Ｅ、残余の区
画35内に粒子群Ｆを充填している。
つの主面のそれぞれの表層部に断面コ字形の区切り31,3
2を設け、断面矩形の区画33,34内に粒子群Ｅ、残余の区
画35内に粒子群Ｆを充填している。
異種の半導体形成粒子群を互いに区画して充填する方法
としては、例えば、常温圧縮成形において用いる金型内
を有機樹脂等焼成による加熱により分解や蒸発等で揮散
し得る物質から成る仕切材で区画し、各区画内に各々所
望の異種の半導体形成粒子群を充填し、その後の焼成な
どの加熱により仕切材を揮散させる。あるいは、前記仕
切材として、金型内に異種物質を詰めた後に容易に取外
すことのできるものを用い、異種物質を詰め、仕切材を
取外して加圧成形する方法などがある。
としては、例えば、常温圧縮成形において用いる金型内
を有機樹脂等焼成による加熱により分解や蒸発等で揮散
し得る物質から成る仕切材で区画し、各区画内に各々所
望の異種の半導体形成粒子群を充填し、その後の焼成な
どの加熱により仕切材を揮散させる。あるいは、前記仕
切材として、金型内に異種物質を詰めた後に容易に取外
すことのできるものを用い、異種物質を詰め、仕切材を
取外して加圧成形する方法などがある。
なお、第１図乃至第３図には、２乃至３の区画内に２取
類の粒子群を充填した場合の例を示したが、区画の数及
び粒子群の種類の数はこれに限定されない。
類の粒子群を充填した場合の例を示したが、区画の数及
び粒子群の種類の数はこれに限定されない。
例えば第１図乃至第３図に示した例で、粒子群B,D,Fを
高誘電体化するための半導体形成粒子群、A,C,Eを低誘
電体化するための半導体形成粒子群とすることにより、
低誘電体部分13,22,33,34で分離された２つの高誘電体
部分を形成せしめることができる。
高誘電体化するための半導体形成粒子群、A,C,Eを低誘
電体化するための半導体形成粒子群とすることにより、
低誘電体部分13,22,33,34で分離された２つの高誘電体
部分を形成せしめることができる。
なお、成形体内の区画の数を増やすことにより、誘電体
部分を所望の数に増やすことができる。
部分を所望の数に増やすことができる。
本発明方法により例えば誘電体磁器を形成する場合、前
述した誘電体成分や半導体化に必要な成分の種類や量を
適宜変更して２種類以上の異種の半導体形成粒子群を構
成することができる。あるいは、前述したBaTiO3等の誘
電体成分を用いて高誘電体化し得る粒子群と組合せて例
えばPbSiO3、BSiO3、LiSiO3、各種結晶化ガラス等の低
誘電体化し得る物質の粒子群を用いることもできる。
述した誘電体成分や半導体化に必要な成分の種類や量を
適宜変更して２種類以上の異種の半導体形成粒子群を構
成することができる。あるいは、前述したBaTiO3等の誘
電体成分を用いて高誘電体化し得る粒子群と組合せて例
えばPbSiO3、BSiO3、LiSiO3、各種結晶化ガラス等の低
誘電体化し得る物質の粒子群を用いることもできる。
誘電体磁器を構成する場合には、次いで、この様に構成
された成形体に、その後の磁器基板を得るための工程を
経させて、例えば高誘電体部分を複数画成した磁器基板
を得る。画成される高誘電体部分の誘電率は互いに同じ
であっても異なっていてもよい。
された成形体に、その後の磁器基板を得るための工程を
経させて、例えば高誘電体部分を複数画成した磁器基板
を得る。画成される高誘電体部分の誘電率は互いに同じ
であっても異なっていてもよい。
かくして得られる磁器基板には、各々の高誘電体部分の
表面上に導体部分（電極、引出し部等）を設けることに
より、複数個のコンデンサーを内蔵させることができ
る。また更に、磁器基板の内部乃至は周囲に、導体部
分、抵抗体乃至は絶縁体部分（例えば通常の薄膜乃至は
厚膜形成法により形成される）を形成して、多くの機能
部分を備えた基板とすることができる。
表面上に導体部分（電極、引出し部等）を設けることに
より、複数個のコンデンサーを内蔵させることができ
る。また更に、磁器基板の内部乃至は周囲に、導体部
分、抵抗体乃至は絶縁体部分（例えば通常の薄膜乃至は
厚膜形成法により形成される）を形成して、多くの機能
部分を備えた基板とすることができる。
なお、本願の第１の発明のセラミックの製造法は、前述
した誘電体磁器の前駆体である半導体磁器を製造する場
合に利用できるほか、前述した様に、導体部分やバリス
ター素子などの半導体を利用して形成される機能部分を
備えるデバイスの基材となるセラミックの製造にも利用
できる。
した誘電体磁器の前駆体である半導体磁器を製造する場
合に利用できるほか、前述した様に、導体部分やバリス
ター素子などの半導体を利用して形成される機能部分を
備えるデバイスの基材となるセラミックの製造にも利用
できる。
以下、具体的実施例を示して、本発明を更に詳しく説明
するが、本発明の実施の態様はこれにより限定されな
い。
するが、本発明の実施の態様はこれにより限定されな
い。
実施例１ 第４図に本発明の実施例である磁器基板の製造工程を示
す。本実施例においては、第５図に示すように、成形金
型内を例えば多孔質ポリビニルアルコールの仕切板52,5
2で３つの部分に区画し、中央の空隙55に低誘電体化さ
れるMgTiO3−BaTiO3系半導体形成粒子群、その両側の空
隙53,54に高誘電体化されるBaTiO3系半導体形成粒子群
を詰め、加圧成形して成形体を得た。この成形体を、第
４図の工程に従って順次焼成することにより、第６図に
示した様に、61,62のBaTiO3系半導体形成粒子群からの
高誘電体部分が63のMgTiO3−BaTiO3系半導体形成粒子群
からの低誘電体部分で隔離された磁器基板を得た。更に
夫々の誘電体部分に銀電極を焼付け誘電率を測定した。
す。本実施例においては、第５図に示すように、成形金
型内を例えば多孔質ポリビニルアルコールの仕切板52,5
2で３つの部分に区画し、中央の空隙55に低誘電体化さ
れるMgTiO3−BaTiO3系半導体形成粒子群、その両側の空
隙53,54に高誘電体化されるBaTiO3系半導体形成粒子群
を詰め、加圧成形して成形体を得た。この成形体を、第
４図の工程に従って順次焼成することにより、第６図に
示した様に、61,62のBaTiO3系半導体形成粒子群からの
高誘電体部分が63のMgTiO3−BaTiO3系半導体形成粒子群
からの低誘電体部分で隔離された磁器基板を得た。更に
夫々の誘電体部分に銀電極を焼付け誘電率を測定した。
下記第１表に、磁器基板の高誘電体部分及び低誘電体部
分のそれぞれの誘電率ε値を示した。
分のそれぞれの誘電率ε値を示した。
なお、本実施例に使用し得る半導体形成粒子群の組成及
び拡散源の種類は次の通りである。
び拡散源の種類は次の通りである。
（高ε化半導体形成粒子群） 例１ 例２ （低ε化半導体形成粒子群） 例１ （拡散源） Cu,Mo,Bi,Tl,Mn,あるいはこれらの酸化物 実施例２ 実施例１において、第５図の金型の仕切板52の代りに第
７図に示した様に半導体形成粒子群充填後容易に取外し
可能な超鋼製仕切板52′を用いた以外は、実施例１と同
様にして第６図に示した様な磁器基板を得た。
７図に示した様に半導体形成粒子群充填後容易に取外し
可能な超鋼製仕切板52′を用いた以外は、実施例１と同
様にして第６図に示した様な磁器基板を得た。
実施例３ 実施例２において、半導体形成粒子群の金型への充填
を、第８図（ａ）乃至（ｃ）に示した様な法で行ない、
第９図に示した様な断面構造の磁器基板を作製した。
を、第８図（ａ）乃至（ｃ）に示した様な法で行ない、
第９図に示した様な断面構造の磁器基板を作製した。
即ち、第８図に示した様に、取る去る事が可能な仕切板
82で仕切られた金型81内の３つの区画のうち83,84は高
誘電体となる原料、85は低誘電体となる原料（夫々実施
例２と同じ）を所定量充填する。次に第８図（ｂ）に示
す様に高誘電体となる原料86を層85の上に所定量充填す
る。次に第８図（ｃ）に示す様に、低誘電体となる原料
87を所定量充填し仕切板を取り去る。この成形体を第４
図の工程に従って焼成する事により、第９図の様な焼成
体が得られる。ここで91は高誘電体部分であり、92は低
誘電体部分である。
82で仕切られた金型81内の３つの区画のうち83,84は高
誘電体となる原料、85は低誘電体となる原料（夫々実施
例２と同じ）を所定量充填する。次に第８図（ｂ）に示
す様に高誘電体となる原料86を層85の上に所定量充填す
る。次に第８図（ｃ）に示す様に、低誘電体となる原料
87を所定量充填し仕切板を取り去る。この成形体を第４
図の工程に従って焼成する事により、第９図の様な焼成
体が得られる。ここで91は高誘電体部分であり、92は低
誘電体部分である。
なお、第10図に例えば前記実施例１に示した様な方法に
より得られる磁器基板の例を示す。第10図（ａ）及び
（ｂ）は、それぞれ磁器基板の平面図及び断面図であ
り、101が高誘電体部分、102が低誘電体部分である。ま
た第10図（ｃ）は、更に導体部分103、抵抗体部分104、
及び絶縁体部分105を形成した磁器基板を示している。
より得られる磁器基板の例を示す。第10図（ａ）及び
（ｂ）は、それぞれ磁器基板の平面図及び断面図であ
り、101が高誘電体部分、102が低誘電体部分である。ま
た第10図（ｃ）は、更に導体部分103、抵抗体部分104、
及び絶縁体部分105を形成した磁器基板を示している。
本発明方法により得られるの電子材料セラミックは、誘
電率の異なる誘電体等半導体を利用した機能部分を複数
画成し得る。従って、これを用いて構成される電子部品
や電子回路用基体等は、各種容量のコンデンサー等の半
導体を利用した素子機能部分を複数内蔵することがで
き、また例えば前記基体に導体、抵抗体、絶縁体等の各
種機能部分を形成することにより、多くの機能部分を備
え、しかも小型化され安価な電子回路用基体等となる。
また、この様に基体内でのコンデンサー、抵抗等の設計
の自由度を大幅に向上させることができる。
電率の異なる誘電体等半導体を利用した機能部分を複数
画成し得る。従って、これを用いて構成される電子部品
や電子回路用基体等は、各種容量のコンデンサー等の半
導体を利用した素子機能部分を複数内蔵することがで
き、また例えば前記基体に導体、抵抗体、絶縁体等の各
種機能部分を形成することにより、多くの機能部分を備
え、しかも小型化され安価な電子回路用基体等となる。
また、この様に基体内でのコンデンサー、抵抗等の設計
の自由度を大幅に向上させることができる。
第１図乃至第３図は、それぞれ本発明に係る成形体の断
面図である。 第４図は、本発明の１実施例である磁器基板の製造工程
を説明するための工程説明図であり、第５図はこのとき
に使用する成形金型の斜視図、第６図はかくして得られ
る磁器基板の斜視図を示している。 第７図は、本発明の他の１つの実施例で使用する成形金
型の斜視図である。 第８図（ａ）乃至（ｃ）は、本発明の他のもう１つの実
施例における成形金型への半導体形成粒子群の充填の方
法を説明するための説明図であり、第９図はこの実施例
により得られる磁器基板の断面図である。 第10図の（ａ）は、本発明の１実施例である磁器基板の
平面図、（ｂ）は（ａ）中Ａ−Ａ断面図であり、（ｃ）
は更にこの磁器基板に導体、抵抗体、絶縁体等の機能部
分を形成したR,C内蔵の磁器基板の断面図である。 第11図は、従来の磁器基板の断面図である。 第12図は、従来試みられている方法による複数の高誘電
体部分を有する磁器基板の断面図である。 61,62,91……高誘電体部分， 63,92……低誘電体部分， 101……誘電体磁器， 103……導体， 104……抵抗体， 105……絶縁体。
面図である。 第４図は、本発明の１実施例である磁器基板の製造工程
を説明するための工程説明図であり、第５図はこのとき
に使用する成形金型の斜視図、第６図はかくして得られ
る磁器基板の斜視図を示している。 第７図は、本発明の他の１つの実施例で使用する成形金
型の斜視図である。 第８図（ａ）乃至（ｃ）は、本発明の他のもう１つの実
施例における成形金型への半導体形成粒子群の充填の方
法を説明するための説明図であり、第９図はこの実施例
により得られる磁器基板の断面図である。 第10図の（ａ）は、本発明の１実施例である磁器基板の
平面図、（ｂ）は（ａ）中Ａ−Ａ断面図であり、（ｃ）
は更にこの磁器基板に導体、抵抗体、絶縁体等の機能部
分を形成したR,C内蔵の磁器基板の断面図である。 第11図は、従来の磁器基板の断面図である。 第12図は、従来試みられている方法による複数の高誘電
体部分を有する磁器基板の断面図である。 61,62,91……高誘電体部分， 63,92……低誘電体部分， 101……誘電体磁器， 103……導体， 104……抵抗体， 105……絶縁体。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 1/03 Ｌ 7011−4Ｅ
Claims (17)
- 【請求項１】２種以上の異種の半導体形成粒子群を加熱
により揮散し得る物質の仕切材で互いに区画して充填し
て得られる成形体を焼成して互いに分離した２つ以上の
半導体部分を画成した焼成体を得ることを特徴とするセ
ラミックの製造方法。 - 【請求項２】前記仕切材は、多孔性材料である特許請求
の範囲第１項に記載のセラミックの製造方法。 - 【請求項３】前記仕切材は、ポリビニルアルコールであ
る特許請求の範囲第１項又は第２項に記載のセラミック
の製造方法。 - 【請求項４】前記成型体は圧力を加えて成形される特許
請求の範囲第１項又は第２項又は第３項に記載のセラミ
ックの製造方法。 - 【請求項５】２種以上の異種の半導体形成粒子群を加熱
により揮散し得る物質の仕切材で互いに区画して充填し
て得られる成型体を焼成して互いに分離した２つ以上の
半導体部分を画成した焼成体を得、前記半導体部分を誘
電体化して前記焼成体内で誘電率の異なる２つ以上の誘
電体部分を画成することを特徴とするセラミック基板の
製造方法。 - 【請求項６】前記半導体部分の誘電体化は前記焼成体を
更に焼成する二次焼成により行なわれる特許請求の範囲
第５項に記載のセラミック基板の製造方法。 - 【請求項７】前記二次焼成の前に前記焼成体に拡散源が
付与される特許請求の範囲第６項に記載のセラミック基
板の製造方法。 - 【請求項８】前記拡散源は金属または金属酸化物を有す
る特許請求の範囲第７項に記載のセラミック基板の製造
方法。 - 【請求項９】前記金属または金属酸化物は、Cu,Mo,Bi,T
i,Mn,あるいはこれ等の酸化物または、CuO,MnO3,Ti2O3,
PbO,P2O5,Bi2O3,Nb2O,ZnOから選択される特許請求の範
囲第８項に記載のセラミック基板の製造方法。 - 【請求項１０】前記仕切材は多孔性材料である特許請求
の範囲第５項に記載のセラミック基板の製造方法。 - 【請求項１１】前記仕切材はポリビニルアルコールであ
る特許請求の範囲第５項又は第10項に記載のセラミック
基板の製造方法。 - 【請求項１２】前記成型体は圧力を加えて成形される特
許請求の範囲第５項又は第10項又は第11項に記載のセラ
ミック基板の製造方法。 - 【請求項１３】２種以上の異種の半導体形成粒子群を仕
切材で互いに区画して充填した後、該仕切材を除去して
圧力を加えて成型体を形成し、該成型体を焼成して互い
に分離した２つ以上の半導体部分を画成した焼成体を得
ることを特徴とするセラミックの製造方法。 - 【請求項１４】２種以上の異種の半導体形成粒子群を仕
切材で互いに区画して充填した後、該仕切材を除去して
圧力を加えて成型体を形成し、該成型体を焼成して互い
に分離した２つ以上の半導体部分を画成した焼成体を
得、前記半導体部分を誘電体化して前記焼成体内で誘電
率の異なる２つ以上の誘電体部分を画成することを特徴
とするセラミック基板の製造方法。 - 【請求項１５】前記二次焼成の前に前記焼成体に拡散源
が付与される特許請求の範囲第14項に記載のセラミック
基板の製造方法。 - 【請求項１６】前記拡散源は金属または金属酸化物を有
する特許請求の範囲第15項に記載のセラミック基板の製
造方法。 - 【請求項１７】前記金属または金属酸化物は、Cu,Mo,B
i,Ti,Mn,あるいはこれ等の酸化物または、CuO,MnO3,Ti2
O3,PbO,P2O5,Bi2O3,Nb2O,ZnOから選択される特許請求の
範囲第16項に記載のセラミック基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60271095A JPH0797450B2 (ja) | 1985-12-02 | 1985-12-02 | セラミックの製造方法、及びセラミック基板の製造方法 |
| US06/892,320 US4759965A (en) | 1985-08-06 | 1986-08-04 | Ceramic, preparation thereof and electronic circuit substrate by use thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60271095A JPH0797450B2 (ja) | 1985-12-02 | 1985-12-02 | セラミックの製造方法、及びセラミック基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62131411A JPS62131411A (ja) | 1987-06-13 |
| JPH0797450B2 true JPH0797450B2 (ja) | 1995-10-18 |
Family
ID=17495282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60271095A Expired - Fee Related JPH0797450B2 (ja) | 1985-08-06 | 1985-12-02 | セラミックの製造方法、及びセラミック基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797450B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0418058U (ja) * | 1990-06-04 | 1992-02-14 | ||
| US6525921B1 (en) | 1999-11-12 | 2003-02-25 | Matsushita Electric Industrial Co., Ltd | Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same |
| JP2014216480A (ja) * | 2013-04-25 | 2014-11-17 | 京セラ株式会社 | 配線基板および電子装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57177589A (en) * | 1981-04-27 | 1982-11-01 | Hitachi Electronics | Composite board |
| JPS5867089A (ja) * | 1981-10-19 | 1983-04-21 | 株式会社日立製作所 | 高周波回路板 |
-
1985
- 1985-12-02 JP JP60271095A patent/JPH0797450B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62131411A (ja) | 1987-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4759965A (en) | Ceramic, preparation thereof and electronic circuit substrate by use thereof | |
| US5102719A (en) | Ceramic, circuit substrate and electronic circuit substrate by use thereof and process for producing ceramic | |
| JP2608288B2 (ja) | セラミツク及びこれを用いた回路基体と電子回路基体 | |
| JP2568204B2 (ja) | セラミツク及びこれを用いた回路基体と電子回路基体 | |
| JPH025019B2 (ja) | ||
| JPH0797450B2 (ja) | セラミックの製造方法、及びセラミック基板の製造方法 | |
| JPS6129133B2 (ja) | ||
| JP2002305125A (ja) | コンデンサアレイ | |
| US5571761A (en) | Ceramic substrate circuit substrate | |
| US7149073B2 (en) | Electroceramic component | |
| JP2608289B2 (ja) | セラミツク及びこれを用いた回路基体と電子回路基体並びにセラミツクの製造方法 | |
| US3342655A (en) | Composition and method for electroding dielectric ceramics | |
| JPH0797451B2 (ja) | セラミック、及びその製造方法、及びそれを用いた電子回路用基体、及び電子回路 | |
| US6002578A (en) | Ceramic substrate, circuit substrate and electronic circuit substrate by use thereof and method for preparing ceramic substrate | |
| JPH0646525B2 (ja) | 電子材料セラミツクの製造法 | |
| JPH0646621B2 (ja) | セラミツク、この製造法及びこれを用いた電子回路用基体 | |
| JP2590323B2 (ja) | セラミツクの製造法 | |
| JPH0729765A (ja) | 大容量コンデンサ | |
| JP2590322B2 (ja) | セラミツクの製造法 | |
| JPS62136703A (ja) | セラミツク、この製造法及びこれを用いた電子回路用基体 | |
| JP2755954B2 (ja) | セラミック体およびこれを用いた電気回路基板 | |
| JPH0738489B2 (ja) | 電子材料セラミツク及びこれを用いた電子回路用基体 | |
| US5041327A (en) | Ceramic and circuit substrate and electronic circuit substrate by use thereof | |
| JPS6031097B2 (ja) | コンデンサ用半導体磁器の焼成方法 | |
| JPH0797536B2 (ja) | セラミツク及びこれを用いた回路基体と電子回路基体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |