JPS62133707A - セラミツク、この製造法及びこれを用いた電子回路用基体 - Google Patents
セラミツク、この製造法及びこれを用いた電子回路用基体Info
- Publication number
- JPS62133707A JPS62133707A JP60274568A JP27456885A JPS62133707A JP S62133707 A JPS62133707 A JP S62133707A JP 60274568 A JP60274568 A JP 60274568A JP 27456885 A JP27456885 A JP 27456885A JP S62133707 A JPS62133707 A JP S62133707A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- dielectric constant
- molded body
- substance
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はセラミック、特に磁器コンデンサー等の電子部
品基材乃至はコンデンサー内蔵磁器基板等の電子部品内
蔵電子回路用基体など電子材料として利用し得るセラミ
ック、該セラミックを製造する方法及び前記セラミック
を用いた電子回路用基体に関する。
品基材乃至はコンデンサー内蔵磁器基板等の電子部品内
蔵電子回路用基体など電子材料として利用し得るセラミ
ック、該セラミックを製造する方法及び前記セラミック
を用いた電子回路用基体に関する。
従来、電子回路用基体は、導体回路のみ、導体回路と抵
抗、もしくは導体回路と抵抗と限られた範囲のコンデン
サーを具備して構成され、その他の機能部分は、素子と
して分離して基体に接着されていた。
抗、もしくは導体回路と抵抗と限られた範囲のコンデン
サーを具備して構成され、その他の機能部分は、素子と
して分離して基体に接着されていた。
即ち、例えば、従来の磁器基板においては、導体と抵抗
体の内蔵基板が中心であり、コンデンサーはチップ部品
等としてはんだ付により装着していた。この為、電子回
路の小型化には限界があった。第14図にその1例を示
す。141け磁器基板、142は導体回路、143は抵
抗体、144はチップコンデンサーである。
体の内蔵基板が中心であり、コンデンサーはチップ部品
等としてはんだ付により装着していた。この為、電子回
路の小型化には限界があった。第14図にその1例を示
す。141け磁器基板、142は導体回路、143は抵
抗体、144はチップコンデンサーである。
近年、同一の磁器基板内で誘電率を変化させる事により
、基板内に複数個のコンデンサーを内蔵させようとする
試みがなされている。つまり第15図に示すように、高
誘電率#1の部分151゜153と低誘電率ε2の部分
152を分離する事によシ同−基板上に複数個のコンデ
ンサーを形成させようとする試みである。しかしながら
、従来、同一基板内に異なった誘電体部分を形成する方
法が非常に難しく、例えば積層セラミックコンデンサー
を作製する場合の煩雑さを考えれば自明である様に、複
数個のコンデンサーを内蔵する基板は、未だ実現乃至実
用化されていないのが現状である。
、基板内に複数個のコンデンサーを内蔵させようとする
試みがなされている。つまり第15図に示すように、高
誘電率#1の部分151゜153と低誘電率ε2の部分
152を分離する事によシ同−基板上に複数個のコンデ
ンサーを形成させようとする試みである。しかしながら
、従来、同一基板内に異なった誘電体部分を形成する方
法が非常に難しく、例えば積層セラミックコンデンサー
を作製する場合の煩雑さを考えれば自明である様に、複
数個のコンデンサーを内蔵する基板は、未だ実現乃至実
用化されていないのが現状である。
また、高誘電率の部分151.153を限られた構造ス
ペースのなかで動作上互いに影響を及ぼし合わない程度
に素子機能部分として十分に分離された状態にすること
も、重要な技術的課題となってbた。
ペースのなかで動作上互いに影響を及ぼし合わない程度
に素子機能部分として十分に分離された状態にすること
も、重要な技術的課題となってbた。
更に、この様な電子部品乃至は電子回路用基体にまつわ
る機能部分の分離内蔵の問題点は、誘電体磁器に限らず
、セラミッゾ内[2つ以上の同種又は異種の機能部分を
形成しようとする場合に、普く顕現されていた。
る機能部分の分離内蔵の問題点は、誘電体磁器に限らず
、セラミッゾ内[2つ以上の同種又は異種の機能部分を
形成しようとする場合に、普く顕現されていた。
本発明の第1の目的は、複数の機能部分を十分に分離さ
れた状態で画成して内蔵し得るセラミックを提供するこ
とにある。
れた状態で画成して内蔵し得るセラミックを提供するこ
とにある。
本発明の第2の目的は、この様に複数の機能部分を十分
に分離された状態で形成し得るセラミックの製造法を提
供することにある。
に分離された状態で形成し得るセラミックの製造法を提
供することにある。
本発明の第3の目的は、前述した様に複数の機能部分を
十分に分離された状態で画成して内蔵し得るセラミック
によって構成されることにより、互いに素子機能部分と
して十分に分離された状態で複数の電子部品構成単位を
内蔵し得る電子回路用基体を提供することにある。
十分に分離された状態で画成して内蔵し得るセラミック
によって構成されることにより、互いに素子機能部分と
して十分に分離された状態で複数の電子部品構成単位を
内蔵し得る電子回路用基体を提供することにある。
上記第1の目的は、表層部分乃至は内部に構成物質の組
成乃至は構造の相違によシ誘電率の異なる物体で置換し
た領域が設けられて、互いに分離した2つ以上の機能部
分を有して込ることを特徴とする本発明のセラミックに
よって達成される。
成乃至は構造の相違によシ誘電率の異なる物体で置換し
た領域が設けられて、互いに分離した2つ以上の機能部
分を有して込ることを特徴とする本発明のセラミックに
よって達成される。
上記第2の目的は、成形体の表層部分乃至は内部に前記
成形体とは構成物質の組成乃至は構造の相違により誘電
率の異なる物体で置換した領域を設けることにより、前
記成形体あるいは該成形体を焼成して得られる焼成体内
に互いに分離した2つ以上の機能部分を形成せしめるこ
とを特徴とする本発明のセラミックの製造法によって達
成される。
成形体とは構成物質の組成乃至は構造の相違により誘電
率の異なる物体で置換した領域を設けることにより、前
記成形体あるいは該成形体を焼成して得られる焼成体内
に互いに分離した2つ以上の機能部分を形成せしめるこ
とを特徴とする本発明のセラミックの製造法によって達
成される。
上記第3の目的は、表層部分乃至は内部に構成物質の組
成乃至は構造の相違により誘電率の異なる物体で置換し
た領域が設けられて、互いに分離した2つ以上の機能部
分を有しているセラミックによって構成されて込ること
を特徴とする本発明の電子回路用基体によって達成され
る。
成乃至は構造の相違により誘電率の異なる物体で置換し
た領域が設けられて、互いに分離した2つ以上の機能部
分を有しているセラミックによって構成されて込ること
を特徴とする本発明の電子回路用基体によって達成され
る。
本発明のセラミックが有する前記機能部分として、例え
ばコンデンサー、抵抗、絶縁体、ダイオード、トランジ
スター等の電子部品構成単位を例示することができる。
ばコンデンサー、抵抗、絶縁体、ダイオード、トランジ
スター等の電子部品構成単位を例示することができる。
この様な機能部分は、前記誘電率の異なる物体自体を互
−に分離してセラミック内に配置することにより構成す
ることができるし、ある込は、前記誘電率の異なる物体
を介在させることにより互いに分離してセラミック内に
配置することにより構成することもできる。
−に分離してセラミック内に配置することにより構成す
ることができるし、ある込は、前記誘電率の異なる物体
を介在させることにより互いに分離してセラミック内に
配置することにより構成することもできる。
本発明のセラミックを構成する前記誘電率の異なる物体
は、構成物質の組成乃至は構造の相違により異なる誘電
率を有するものであるが、ここで組成乃至は構造が相違
することは、化学組成自体が相違する場合を含むことは
賞うまでもないが、例えば原料組成はほぼ同じであって
も、セラミックを形成するまでの処理工程の違い等によ
って、化学組成の変化を伴なっであるいは伴なわないで
粒子構造や微構造(例えば結晶構造や非晶質ネットワー
ク等)が変化する場合などを包含する。
は、構成物質の組成乃至は構造の相違により異なる誘電
率を有するものであるが、ここで組成乃至は構造が相違
することは、化学組成自体が相違する場合を含むことは
賞うまでもないが、例えば原料組成はほぼ同じであって
も、セラミックを形成するまでの処理工程の違い等によ
って、化学組成の変化を伴なっであるいは伴なわないで
粒子構造や微構造(例えば結晶構造や非晶質ネットワー
ク等)が変化する場合などを包含する。
以下、本発明のセラミックの1つの具体例として、誘電
体磁器について詳しく説明する。
体磁器について詳しく説明する。
誘電体磁器は、通常例えば、B!LT10315rTI
O3+MgT 1o5e (Ba * Sr ) (T
l # S n)Os系複合酸化物(固溶体も含む)
、(Ba、5r)TlO,系複合酸化物(固溶体も含む
)、(Mg、Sr、Ca)Ti03系複合酸化物(固溶
体も含む)、(8r = Pb )T i Os系複合
酸化物(固溶体も含む)、(Sr、Ca)TIO,系複
合酸化物(固溶体も含む)、F*20s、ZnOなどの
誘電体成分の1種又は2種以上をm−、成形、焼成して
焼結体を得る方法や、前記誘電体成分に半導体化に必要
な成分としてLa。
O3+MgT 1o5e (Ba * Sr ) (T
l # S n)Os系複合酸化物(固溶体も含む)
、(Ba、5r)TlO,系複合酸化物(固溶体も含む
)、(Mg、Sr、Ca)Ti03系複合酸化物(固溶
体も含む)、(8r = Pb )T i Os系複合
酸化物(固溶体も含む)、(Sr、Ca)TIO,系複
合酸化物(固溶体も含む)、F*20s、ZnOなどの
誘電体成分の1種又は2種以上をm−、成形、焼成して
焼結体を得る方法や、前記誘電体成分に半導体化に必要
な成分としてLa。
Dy、 Nd、 Y、 Nb、 Ta+ Er、 Gd
、 Ho、 Co等の酸化物などを添加し混合した後、
圧粉状の成形体を得、−次焼成して半導体化し、次りで
焼成体表面に金属又は金属酸化物(例えばCu、 Cu
b、 MnO2+Ti2O3+PbO,P2O5,Bi
2O3,Nb2O,ZnO等)を塗布し、二次焼成して
粒界絶縁層を形成せしめることにより得られる。
、 Ho、 Co等の酸化物などを添加し混合した後、
圧粉状の成形体を得、−次焼成して半導体化し、次りで
焼成体表面に金属又は金属酸化物(例えばCu、 Cu
b、 MnO2+Ti2O3+PbO,P2O5,Bi
2O3,Nb2O,ZnO等)を塗布し、二次焼成して
粒界絶縁層を形成せしめることにより得られる。
本発明のセラミックとしての誘電体磁器は、前記誘電体
成分から半導体化を経な込で直接得られる焼結体で構成
されるが、この焼結体構成成分の一部を前記半導体化を
経て得られる誘電体磁器(境界型等をも包含する。)に
置き換えることもできる。
成分から半導体化を経な込で直接得られる焼結体で構成
されるが、この焼結体構成成分の一部を前記半導体化を
経て得られる誘電体磁器(境界型等をも包含する。)に
置き換えることもできる。
例えば板状の誘電体磁器について、前記誘電率の異なる
物体で置換した領域及び機能部分の形状例を示すと、第
1図乃至第4図の様になる。なお、第1図乃至第4図の
例において、1は板状誘電体磁器、Aは誘N、率の異な
る物体でWt換した領域であり、Bは機能部分であり、
A (B)は誘電率の異なる物体で置換した領域である
と同時に機能部分である。
物体で置換した領域及び機能部分の形状例を示すと、第
1図乃至第4図の様になる。なお、第1図乃至第4図の
例において、1は板状誘電体磁器、Aは誘N、率の異な
る物体でWt換した領域であり、Bは機能部分であり、
A (B)は誘電率の異なる物体で置換した領域である
と同時に機能部分である。
第1図においては、板状誘電体磁器1の両生面に到達す
る断面矩形の領域Aが設けられ、この領域Aを挾んで、
2つの互いに分離された機能部分B、Bが設けられてい
る。
る断面矩形の領域Aが設けられ、この領域Aを挾んで、
2つの互いに分離された機能部分B、Bが設けられてい
る。
第2図の例では、磁器1の両生面の夫々の表層部分に断
面矩形の領域A、Aが設けられ、これらの領域A、Aを
挾んで、2つの互いに分離された機能部分B、Bが設け
られている。
面矩形の領域A、Aが設けられ、これらの領域A、Aを
挾んで、2つの互いに分離された機能部分B、Bが設け
られている。
第3図の例では、磁器1の1方の主面の表層部分に断面
矩形の領域Aが設けられ、この領域Aを挾んで、2つの
互いに分離された機能部分B、Bが設けられている。
矩形の領域Aが設けられ、この領域Aを挾んで、2つの
互いに分離された機能部分B、Bが設けられている。
第4図の例では、互−に離隔して磁器1の両生面に到達
する断面矩形の領域A (B)が設けられ、2つの互い
に分離された機能部分を構成してhる。
する断面矩形の領域A (B)が設けられ、2つの互い
に分離された機能部分を構成してhる。
なお、第1図乃至第4図の例では、誘電率の異なる物体
で置換した領域Aを1つ又は2つ設けているが、これに
限定されず、所望する機能部分の数に応じて決めること
ができ、3つ以上の領域を設けてもよ−ことは、言うま
でもない。また、前述した様に、磁器1は主として前記
誘電体成分から半導体化を経ないで直接得られる焼結体
により構成されるが、例えばA、B及びA (B)の少
なくとも1つを前記半導体化を経て得られる誘電体磁器
に置き換えることもできる。
で置換した領域Aを1つ又は2つ設けているが、これに
限定されず、所望する機能部分の数に応じて決めること
ができ、3つ以上の領域を設けてもよ−ことは、言うま
でもない。また、前述した様に、磁器1は主として前記
誘電体成分から半導体化を経ないで直接得られる焼結体
により構成されるが、例えばA、B及びA (B)の少
なくとも1つを前記半導体化を経て得られる誘電体磁器
に置き換えることもできる。
前記機能部分B又はA (B)は、例えば高誘電体で構
成することができ、この場合、第1図乃至第3図の例で
は領域BよりもAを低誘電率の物体で構成して機能部分
B、Hの分離を十分に行なうことができる。また、第4
図の例では機′能部分A(B)を周囲よりも高誘電率の
物体で構成して分離することができる。
成することができ、この場合、第1図乃至第3図の例で
は領域BよりもAを低誘電率の物体で構成して機能部分
B、Hの分離を十分に行なうことができる。また、第4
図の例では機′能部分A(B)を周囲よりも高誘電率の
物体で構成して分離することができる。
前記誘電率の異なる物体で置換した領域を設ける方法と
しては、例えば次の様な方法が挙げられる。
しては、例えば次の様な方法が挙げられる。
(i)誘電体乃至はその前駆体を含む成形体に空所を設
け、該空所に誘電率の異なる物質を充填することにより
誘電率の異なる物体を構成する方法。
け、該空所に誘電率の異なる物質を充填することにより
誘電率の異なる物体を構成する方法。
前記成形体とは、例えば圧粉体(原料となる例えば金属
酸化物類の圧粉状の固体)、焼成体又は焼結体(磁器類
等)などを言い、誘電体乃至は誘電体を形成するための
前駆体(例えば前述の圧粉状の固体や、粒界絶縁型の高
誘電体を合成するときに一次焼成により得られる半導体
磁器や半導体粒子群から成る固体等)を含むものを言う
。
酸化物類の圧粉状の固体)、焼成体又は焼結体(磁器類
等)などを言い、誘電体乃至は誘電体を形成するための
前駆体(例えば前述の圧粉状の固体や、粒界絶縁型の高
誘電体を合成するときに一次焼成により得られる半導体
磁器や半導体粒子群から成る固体等)を含むものを言う
。
この方法の特徴は、前記成形体に空所を設け、該空所内
に誘電率の異なる物質を充填し、必要に応じて焼成等の
工程を経て誘電率の異なる物体を形成せしめることにあ
る。従って、成形体に単一もしくは複数の空所を設け、
例えば低誘電率の物質を充填することにより、空所の周
囲で高誘電率化されるべき部分を2つ以上に分離して、
互いに離隔した2つ以上の高誘電体部分を画成せしめる
ことができる。
に誘電率の異なる物質を充填し、必要に応じて焼成等の
工程を経て誘電率の異なる物体を形成せしめることにあ
る。従って、成形体に単一もしくは複数の空所を設け、
例えば低誘電率の物質を充填することにより、空所の周
囲で高誘電率化されるべき部分を2つ以上に分離して、
互いに離隔した2つ以上の高誘電体部分を画成せしめる
ことができる。
空所を設ける方法としては、例えば中子をm−た成形、
打ち抜き、レーデ−加工、サンドブラスト、超音波加工
、放電加工、研削加工(ダイヤモンドツール等)、エツ
チング(鉛レジスト、フッ酸処理等)などが挙げられる
。
打ち抜き、レーデ−加工、サンドブラスト、超音波加工
、放電加工、研削加工(ダイヤモンドツール等)、エツ
チング(鉛レジスト、フッ酸処理等)などが挙げられる
。
を所に充填される、例えば低誘電率の物質としては、例
えば、融点が磁器本体よりも低いものがなお更よく、例
えばPbSiO3,B5IO3,LISIO3、各種結
晶化ガラス等が好適である。あるいは、前述した誘電体
成分や、粒界絶縁型の高誘電体を形成するときに用いる
、前記半導体化に必要な成分の種類や量を適宜変更した
粉体を選択して誘電率の異なる物体を構成することもで
きる。
えば、融点が磁器本体よりも低いものがなお更よく、例
えばPbSiO3,B5IO3,LISIO3、各種結
晶化ガラス等が好適である。あるいは、前述した誘電体
成分や、粒界絶縁型の高誘電体を形成するときに用いる
、前記半導体化に必要な成分の種類や量を適宜変更した
粉体を選択して誘電率の異なる物体を構成することもで
きる。
(ii)誘電率の異なる物体を形成し得る2種以上の誘
電体形成粒子群を互いに区画して充填して成形体を得る
方法。
電体形成粒子群を互いに区画して充填して成形体を得る
方法。
前記誘電体形成粒子群とは、例えば誘電体を形成し得る
金属酸化物類等の粒子群、誘電体自体の粒子群、前記粒
界絶縁型の高誘電体を形成するための半導体粒子群、あ
るいはこれらの混合物などを意味する。2種以上の誘電
体形成粒子群を互いに区画して充填する方法としては、
例えば、常温圧縮成形において用いる金型内を有機樹脂
等焼成による加熱により分解や蒸発等で揮散し得る物質
から成る仕切材で区画し、各区画内に各々所望の異種の
誘電体形成粒子群を充填し、その後の焼成などの加熱に
より仕切材を揮散させる。ある込は、前記仕切材として
、金型内に異種物質を詰めた後に容易に取外すことので
きるものを用い、異種物質を詰め、仕切材を取外して加
圧成形する方法などがある。
金属酸化物類等の粒子群、誘電体自体の粒子群、前記粒
界絶縁型の高誘電体を形成するための半導体粒子群、あ
るいはこれらの混合物などを意味する。2種以上の誘電
体形成粒子群を互いに区画して充填する方法としては、
例えば、常温圧縮成形において用いる金型内を有機樹脂
等焼成による加熱により分解や蒸発等で揮散し得る物質
から成る仕切材で区画し、各区画内に各々所望の異種の
誘電体形成粒子群を充填し、その後の焼成などの加熱に
より仕切材を揮散させる。ある込は、前記仕切材として
、金型内に異種物質を詰めた後に容易に取外すことので
きるものを用い、異種物質を詰め、仕切材を取外して加
圧成形する方法などがある。
(1ii)成形体が半導体磁器であり、該半導体磁器の
内部に電子部品形成用拡散源からの拡散層を形成せしめ
て誘電率の異なる物体を構成する方法。
内部に電子部品形成用拡散源からの拡散層を形成せしめ
て誘電率の異なる物体を構成する方法。
この方法においては、前述した一次焼成により得られる
半導体磁器の表面上に、電子部品形成用拡散源として、
例えば前述した金属又は金属酸化物を互いに離隔した部
位で塗布して拡散源の層を形成し、次すで通常酸化性雰
囲気中で二次焼成することにより、半導体磁器内部に前
記拡散源からの、互いに離隔した2つ以上の拡散層を形
成することによシ、2つ以上の高誘電体部分を形成する
。
半導体磁器の表面上に、電子部品形成用拡散源として、
例えば前述した金属又は金属酸化物を互いに離隔した部
位で塗布して拡散源の層を形成し、次すで通常酸化性雰
囲気中で二次焼成することにより、半導体磁器内部に前
記拡散源からの、互いに離隔した2つ以上の拡散層を形
成することによシ、2つ以上の高誘電体部分を形成する
。
ある込は、低誘電率化し得る拡散源として、例えばMg
TlO3,5IO2,At203等の層を形成して二次
焼成により半導体磁器の内部に低誘電率の拡散層を形成
せしめると共に、この拡散層の周囲に互いに離隔した状
態で前述した金属又は金属酸化物による高誘電率の拡散
層を形成せしめるか、あるいは半導体化を経ない高誘電
体部分を形成せしめておき、2つ以上の高誘電体部分を
低誘電率の拡散層を介して分離せしめる。
TlO3,5IO2,At203等の層を形成して二次
焼成により半導体磁器の内部に低誘電率の拡散層を形成
せしめると共に、この拡散層の周囲に互いに離隔した状
態で前述した金属又は金属酸化物による高誘電率の拡散
層を形成せしめるか、あるいは半導体化を経ない高誘電
体部分を形成せしめておき、2つ以上の高誘電体部分を
低誘電率の拡散層を介して分離せしめる。
なお、この方法において、使用する拡散源は適宜変えて
もよいし、また、形成されるコンデンサー構成単位の数
にも特に制限はない。
もよいし、また、形成されるコンデンサー構成単位の数
にも特に制限はない。
(iい成形体が、誘電体乃至はその前駆体を含むもので
あり、該成形体を部分溶融することにより誘を率の異な
る物体を構成する方法。
あり、該成形体を部分溶融することにより誘を率の異な
る物体を構成する方法。
前記成形体とは、前記(1)項で説明した成形体と同じ
意味を有する。
意味を有する。
この方法の特徴は、前記成形体を部分溶融して誘電率の
異なる部分を形成せしめることにある。
異なる部分を形成せしめることにある。
従って、成形体に単一もしくは複数の部分溶融部分を形
成し、これらの部分のそれぞれを例えば周囲より低誘電
率化することによシ、これらの部分を挾んで、高誘電率
化されるべき部分を2つ以上に分離して、互いに離隔し
た2つ以上の高誘電体部分を画成せしめることができる
。
成し、これらの部分のそれぞれを例えば周囲より低誘電
率化することによシ、これらの部分を挾んで、高誘電率
化されるべき部分を2つ以上に分離して、互いに離隔し
た2つ以上の高誘電体部分を画成せしめることができる
。
部分溶融の方法としては、例えばレーザー(co□レー
ザー、YAGレーザー等)照射、電子線照射等の方法が
優れている。
ザー、YAGレーザー等)照射、電子線照射等の方法が
優れている。
かくして得られる本発明のセラミックを用いて電子回路
用基体を構成する場合、例えば各々の高誘電体部分の表
面上に導体部分(電極、引出し部等)を設けることによ
り、複数個のコンデンサーを内蔵させることができる。
用基体を構成する場合、例えば各々の高誘電体部分の表
面上に導体部分(電極、引出し部等)を設けることによ
り、複数個のコンデンサーを内蔵させることができる。
また更に、磁器基板の内部乃至は周囲に、導体部分、抵
抗体乃至は絶縁体部分(例えば通常の薄膜乃至は厚膜形
成法によシ形成される)を形成して、多くの機能部分を
備えた電子材料セラミックとすることができる。
抗体乃至は絶縁体部分(例えば通常の薄膜乃至は厚膜形
成法によシ形成される)を形成して、多くの機能部分を
備えた電子材料セラミックとすることができる。
以下、具体的実施例を示して、本発明を更に詳しく説明
するが、木琴間の実施の態様はこれにより限定されない
。
するが、木琴間の実施の態様はこれにより限定されない
。
実施例1
第5図に本発明の実施例である磁器基板の製造工程を示
す。本実施例においては、表1に示した組成物を焼成し
た後レーザー照射により基板中の所定の部分を加熱し一
旦溶融した後、冷却する。
す。本実施例においては、表1に示した組成物を焼成し
た後レーザー照射により基板中の所定の部分を加熱し一
旦溶融した後、冷却する。
なお第6図中においては21は元の結晶質の誘電体磁器
部、22はレーザー照射により一旦溶融した部分を示し
ている。前記工程により得られた磁器基板は、レーザー
により一担溶融した部分は低誘電率となり、レーザー非
照射部は高誘電率となり、一枚の基板に低誘電体部と高
誘電体部が混在した磁器基板を得る事が可能となる。表
2にレーザー照射部及び非照射部の誘電率を示す。
部、22はレーザー照射により一旦溶融した部分を示し
ている。前記工程により得られた磁器基板は、レーザー
により一担溶融した部分は低誘電率となり、レーザー非
照射部は高誘電率となり、一枚の基板に低誘電体部と高
誘電体部が混在した磁器基板を得る事が可能となる。表
2にレーザー照射部及び非照射部の誘電率を示す。
表 1
表 2
前記焼結体に所定の導体部分、抵抗体部分及び絶縁体部
分を形成する事により、C,R内蔵基板が得られる。
分を形成する事により、C,R内蔵基板が得られる。
実施例2
第7図に本実施例の工程フロチャートを示す。
本実施例においては、プレス成形時に第8図に示すよう
な原料充填を行う。すなわち原料充填後取り去る事の可
能な仕切板82で仕切られた部分に83及び84には下
記配合表1の原料粉末を充填し、85には下記配合表2
の原料粉末を充填し、仕切板を取り去シ、プレス成形を
行う。この焼結体を第7図の工程に従って焼成する事に
より、第9図のような焼結体が得られる。
な原料充填を行う。すなわち原料充填後取り去る事の可
能な仕切板82で仕切られた部分に83及び84には下
記配合表1の原料粉末を充填し、85には下記配合表2
の原料粉末を充填し、仕切板を取り去シ、プレス成形を
行う。この焼結体を第7図の工程に従って焼成する事に
より、第9図のような焼結体が得られる。
ここで図中91及び92は下記配合表1の組成であり、
93は下記配合表2の組成であり、各々の誘電率を下記
の表3に示した。この焼結体は一枚の基板中に高誘電率
部と低誘電率部を有する前記焼結体に所定の導体部分、
抵抗体部分、及び絶縁体部分を形成する事によりCR内
蔵基板が得られる。
93は下記配合表2の組成であり、各々の誘電率を下記
の表3に示した。この焼結体は一枚の基板中に高誘電率
部と低誘電率部を有する前記焼結体に所定の導体部分、
抵抗体部分、及び絶縁体部分を形成する事によりCR内
蔵基板が得られる。
(配合表1)
B a T I O393,6%Ce023.2%Tl
O22,2% 5i021.0%(配合表2) B a T 10385゜0チMgTl0310.2%
Nb2051.0%T10 2.8% 5IO21
,0チ表 3 実施例3 第10図に本実施例の工程フロチャートを示す。
O22,2% 5i021.0%(配合表2) B a T 10385゜0チMgTl0310.2%
Nb2051.0%T10 2.8% 5IO21
,0チ表 3 実施例3 第10図に本実施例の工程フロチャートを示す。
本実施例においては、プレス成形時に第11図に示すよ
うな原料充填を行う。すなわち高温で分解してしまう物
質(例えばポリビニルアルコール)で作られた薄い仕切
板112で仕切られた部分113及び114には下記配
合表3の原料粉末を充填し115には下記配合表4の原
料粉末を充填しプレス成形を行う。ここで高温で分解す
る仕切板には多数の小孔を有して因るものが望ましい。
うな原料充填を行う。すなわち高温で分解してしまう物
質(例えばポリビニルアルコール)で作られた薄い仕切
板112で仕切られた部分113及び114には下記配
合表3の原料粉末を充填し115には下記配合表4の原
料粉末を充填しプレス成形を行う。ここで高温で分解す
る仕切板には多数の小孔を有して因るものが望ましい。
小孔を有していれば、仕切板によって隣接している成形
された物質が、仕切板を高温で分解した時離れる可能性
が小さくなる。
された物質が、仕切板を高温で分解した時離れる可能性
が小さくなる。
この成形体を第10図の上程に従って焼成する事により
第12図のような焼結体が得られる。ここで121及び
122部は、L&203が十分入っている為−次焼成後
に半導体化する。そしてこれに添加剤を塗布し焼成する
事によ9粒界が絶縁される為、高誘電率となり、123
の部分はL(12)030量が抑えである為−次焼成後
十分に半導体化しないため低誘電率となる。下記表4に
各々の誘電率を示した。
第12図のような焼結体が得られる。ここで121及び
122部は、L&203が十分入っている為−次焼成後
に半導体化する。そしてこれに添加剤を塗布し焼成する
事によ9粒界が絶縁される為、高誘電率となり、123
の部分はL(12)030量が抑えである為−次焼成後
十分に半導体化しないため低誘電率となる。下記表4に
各々の誘電率を示した。
(配合表3)
B a T I Os 93.0% Ba5n02
2.0% L12030−12 %5IO22,0%
At2031.88% 5rT1051.04(配合
表4) BaTIO93,0%、 Ba5n0 2.0%、
L(12)O30,02L81022.1%、 At
2031.88%、5rTIO34−01表 4 この焼結体は、一枚の磁器基板中に高誘電率部と低誘電
率部を有する。
2.0% L12030−12 %5IO22,0%
At2031.88% 5rT1051.04(配合
表4) BaTIO93,0%、 Ba5n0 2.0%、
L(12)O30,02L81022.1%、 At
2031.88%、5rTIO34−01表 4 この焼結体は、一枚の磁器基板中に高誘電率部と低誘電
率部を有する。
前記焼結体に所定の導体部分、抵抗体部分及び絶縁体部
分を形成する事により、C,R内蔵基板が得られる。
分を形成する事により、C,R内蔵基板が得られる。
実施例4
本実施例においては、第7図に示した工程フローチャー
トに従い、プレス成形時に第8図に示すような原料充填
を行う。すなわち原料充填後取り去る事の可能な仕切板
81で仕切られた部分に83及び84には下記配合表5
の原料粉末を充填し、85には下記配合表6の原料粉末
を充填し、仕切板を取り去り、プレス成形を行う、この
焼結体を第7図の工程に従って焼成する事によシ、第9
図のような焼結体が得られる。なお、添加剤としてはM
n O2を使用した。ここで91及び92部は一次焼成
後半導体化し、これに添加剤を塗布し焼成する事により
粒界絶縁される為、高誘電率となり93の部分は半導体
化が不十分であるので低誘電率となる。各々の誘電率を
下記表5に示した。
トに従い、プレス成形時に第8図に示すような原料充填
を行う。すなわち原料充填後取り去る事の可能な仕切板
81で仕切られた部分に83及び84には下記配合表5
の原料粉末を充填し、85には下記配合表6の原料粉末
を充填し、仕切板を取り去り、プレス成形を行う、この
焼結体を第7図の工程に従って焼成する事によシ、第9
図のような焼結体が得られる。なお、添加剤としてはM
n O2を使用した。ここで91及び92部は一次焼成
後半導体化し、これに添加剤を塗布し焼成する事により
粒界絶縁される為、高誘電率となり93の部分は半導体
化が不十分であるので低誘電率となる。各々の誘電率を
下記表5に示した。
この焼結体は一枚の基板中に高誘電率部と低誘電率部を
有する。前記焼結体に所定の導体部分、抵抗体部分、及
び絶縁体部分を形成する事により、CR内蔵基板が得ら
れる。
有する。前記焼結体に所定の導体部分、抵抗体部分、及
び絶縁体部分を形成する事により、CR内蔵基板が得ら
れる。
(配合表5)
BIT 10393.0%+ Ba5nO22,0%
r L(12)030.12 % +81022.0%
、 At2031.88%、 5rTIO31,0t
lb(配合表6) BaT10385.0%、 MgTl0.10.2%、
TlO22,8%。
r L(12)030.12 % +81022.0%
、 At2031.88%、 5rTIO31,0t
lb(配合表6) BaT10385.0%、 MgTl0.10.2%、
TlO22,8%。
810 1.0%−5rT1031.o*表 5
実施例5
本実施例にお込ては、第10図に示した工程フローチャ
ートに従い、プレス成形時に第11図に示すような原料
充填を行う。すなわち高温で分解してしまう物質(例え
ばポリビニルアルコール)で作られた薄−仕切板112
で仕切られた部分113及び114には前記配合表3の
罪科粉末を充填し、115には前記配合表4の原料粉末
を充填しプレス成形を行う。ここで高温で分解する仕切
板には多数の小孔を有して騒るものが望ましい。
ートに従い、プレス成形時に第11図に示すような原料
充填を行う。すなわち高温で分解してしまう物質(例え
ばポリビニルアルコール)で作られた薄−仕切板112
で仕切られた部分113及び114には前記配合表3の
罪科粉末を充填し、115には前記配合表4の原料粉末
を充填しプレス成形を行う。ここで高温で分解する仕切
板には多数の小孔を有して騒るものが望ましい。
小孔を有していれば仕切板によって隣接している成形さ
れた物質が、仕切板を高温で分解した時、離れる可能性
が小さくなる。
れた物質が、仕切板を高温で分解した時、離れる可能性
が小さくなる。
この成形体を第10図の工程に従って焼成する事によシ
第12図のような焼結体が得られる。
第12図のような焼結体が得られる。
なお、この実施例では、−次焼成後の113及び114
の両生面には拡散層源としてMn O2を塗布し、11
5の両生面にはCuOを塗布した。
の両生面には拡散層源としてMn O2を塗布し、11
5の両生面にはCuOを塗布した。
ここで121,122は実施例3と同様に一次焼成後に
半導体化し、これにMnO2を塗布して二次焼成してい
る為高置を率となり、123け実施例3と同様に一次焼
成後に十分に半導体化していなく、これにCuOを塗布
して二次焼成している為低誘電率となる。また、添加剤
の相違によシ例えばコンデンサーの温度係数、−δ、耐
圧等を変えることもできるし、また、肪電体の種類の選
択の幅も大幅に増える。下記表6に各夫々の誘電率を示
した。
半導体化し、これにMnO2を塗布して二次焼成してい
る為高置を率となり、123け実施例3と同様に一次焼
成後に十分に半導体化していなく、これにCuOを塗布
して二次焼成している為低誘電率となる。また、添加剤
の相違によシ例えばコンデンサーの温度係数、−δ、耐
圧等を変えることもできるし、また、肪電体の種類の選
択の幅も大幅に増える。下記表6に各夫々の誘電率を示
した。
この焼結体は、一枚の磁器基板中に高誘電率部と低誘電
率部を有する。
率部を有する。
前記焼結体に所定の導体部分、抵抗体部分及び絶縁体部
分を形成する事により、C,R内R基板が得られる。
分を形成する事により、C,R内R基板が得られる。
実施例6
本実施例においては、第7図に示した工程フロチャート
に従−、プレス成形時に第8図に示すような原料充填を
行う。すなわち原料充填抜取シ去る事の可能な仕切板8
1で仕切られた部分に83及び84には前記配合表5の
原料粉末を充填し、85には前記配合表6の原料粉末を
充填し、仕切板を取り去り、プレス成形を行う。この焼
結体を第7図の工程に従って焼成する事により、第9図
のような焼結体が得られる。
に従−、プレス成形時に第8図に示すような原料充填を
行う。すなわち原料充填抜取シ去る事の可能な仕切板8
1で仕切られた部分に83及び84には前記配合表5の
原料粉末を充填し、85には前記配合表6の原料粉末を
充填し、仕切板を取り去り、プレス成形を行う。この焼
結体を第7図の工程に従って焼成する事により、第9図
のような焼結体が得られる。
なお、この実施例では、−次焼成後の83及び84の両
生面には拡散源としてMnO□を塗布し、850両主面
圧はCuOを塗布した。
生面には拡散源としてMnO□を塗布し、850両主面
圧はCuOを塗布した。
ここで81.82は実施例4と同様に一次焼成後に半導
体化し、これにMnO2を塗布して二次焼成している為
高誘電率となう、83は、実施例4と同様に一次焼成後
に十分に半導体化していなく、これにCuOを塗布して
二次焼成を行っている為低誘電率となる。下記表7に各
夫々の誘電率を示した。
体化し、これにMnO2を塗布して二次焼成している為
高誘電率となう、83は、実施例4と同様に一次焼成後
に十分に半導体化していなく、これにCuOを塗布して
二次焼成を行っている為低誘電率となる。下記表7に各
夫々の誘電率を示した。
この焼結体は、一枚の磁器基板中に高置m*部と低誘′
tIjL率部を有する。
tIjL率部を有する。
前記焼結体に所定の導体部分、抵抗体部分及び絶縁体部
分を形成する事によシ、C,R内蔵基板が得られる。
分を形成する事によシ、C,R内蔵基板が得られる。
実施例7
B aT I Os系磁器基板の両生面に夫々開口を有
する連通孔(溝状)を穿ち、該連通孔内にpbsto、
を充填し焼成した。かくして、低誘電率のPbSIO3
を挾んで互いに分離し九BaT 10s系高誘電体部分
を複数内蔵する磁器基板を得た。
する連通孔(溝状)を穿ち、該連通孔内にpbsto、
を充填し焼成した。かくして、低誘電率のPbSIO3
を挾んで互いに分離し九BaT 10s系高誘電体部分
を複数内蔵する磁器基板を得た。
なお、第1図に例えば前記実施例に示した様な方法によ
り得られる磁器基板の例を示す。第1図(!L)及び(
b)は、それぞれ磁器基板の平面図及び断面図であり、
11が高誘電体部分、12が低誘電体部分である。また
第1図(c)は、更に導体部分13、抵抗体部分14、
及び絶縁体部分15を形成した磁器基板を示してhる。
り得られる磁器基板の例を示す。第1図(!L)及び(
b)は、それぞれ磁器基板の平面図及び断面図であり、
11が高誘電体部分、12が低誘電体部分である。また
第1図(c)は、更に導体部分13、抵抗体部分14、
及び絶縁体部分15を形成した磁器基板を示してhる。
本発明のセラミックは、電子部品構成単位等機能部分を
複数画成し得る。従って、これをm−て構成される電子
部品や電子回路用基体等は、各種容量のコンデンサー等
の素子機能部分を複数内蔵することができ、また例えば
前記基体に導体、抵抗体、絶縁体等の各種機能部分を形
成することにより、多くの機能部分を備え、しかも小型
化され安価な電子回路用基体等となる。また、この様に
基体内でのコンデンサー、抵抗等の設計の自由度を大幅
に向上させることができる。
複数画成し得る。従って、これをm−て構成される電子
部品や電子回路用基体等は、各種容量のコンデンサー等
の素子機能部分を複数内蔵することができ、また例えば
前記基体に導体、抵抗体、絶縁体等の各種機能部分を形
成することにより、多くの機能部分を備え、しかも小型
化され安価な電子回路用基体等となる。また、この様に
基体内でのコンデンサー、抵抗等の設計の自由度を大幅
に向上させることができる。
第1図乃至第4図は、それぞれ本発明に係るセラミック
の断面図である。 第5図は、本発明の1実施例である磁器基板の製造工程
を説明するための工程説明図であり、第6図はこのとき
のレーザー光照射による部分溶融を施した半導体磁器の
断面図である。 第7図は、本発明の1実施例である磁器基板の製造工程
を説明するだめの工程説明図であり、第8図はこのとき
に使用する成形金型の斜視図、第9図はかくして得られ
る磁器基板の斜視図を示している。 第10図は、本発明の1実施例である磁器基板の製造工
程を説明するための工程説明図であり、第11図はこの
ときに使用する成形金型の斜視図、第12図はかぐして
得られる磁器基板の斜視図を示している。 第fa“図の(a)は、本発明の1実施例である磁器基
板の平面図、(b)は(aJ中A−A断面図であり、(
c)は更にこの磁器基板に導体、抵抗体、絶縁体等の機
能部分を形成したR、C内蔵の磁器基板の断面図である
。 第14図は、従来の磁器基板の断面図である。 第15図は、従来試みられている方法による複数の高誘
電体部分を有する磁器基板の断面図である。 A・・・誘電率の異なる領域、 B・・・機能部分、 A(B)・・・誘電率の異なる領域且つ機能部分。 代理人 弁理士 山 下 穣 平 図面の浄書(内容に変更なし) 第1 図 第2図 第3図 第4図 曲「せ井・ 第5図 第6図 第7図 第8図 第13図 (CJ) (b) (C) +31 133 15り 第141て 第15図 手続補正盲動式) %式% 1 事件の表示 特願昭60−274568号 2 発明の名称 セラミック、この製造法及びこれを用いた電子回路用基
体3 補正をする者 事件との関係 特許出願人 名称 (1(10))キャノン株式 会社4 代理人 6 補正の対象 明細書及び図面並びに委任状 7 補正の内容 別紙のとおり
の断面図である。 第5図は、本発明の1実施例である磁器基板の製造工程
を説明するための工程説明図であり、第6図はこのとき
のレーザー光照射による部分溶融を施した半導体磁器の
断面図である。 第7図は、本発明の1実施例である磁器基板の製造工程
を説明するだめの工程説明図であり、第8図はこのとき
に使用する成形金型の斜視図、第9図はかくして得られ
る磁器基板の斜視図を示している。 第10図は、本発明の1実施例である磁器基板の製造工
程を説明するための工程説明図であり、第11図はこの
ときに使用する成形金型の斜視図、第12図はかぐして
得られる磁器基板の斜視図を示している。 第fa“図の(a)は、本発明の1実施例である磁器基
板の平面図、(b)は(aJ中A−A断面図であり、(
c)は更にこの磁器基板に導体、抵抗体、絶縁体等の機
能部分を形成したR、C内蔵の磁器基板の断面図である
。 第14図は、従来の磁器基板の断面図である。 第15図は、従来試みられている方法による複数の高誘
電体部分を有する磁器基板の断面図である。 A・・・誘電率の異なる領域、 B・・・機能部分、 A(B)・・・誘電率の異なる領域且つ機能部分。 代理人 弁理士 山 下 穣 平 図面の浄書(内容に変更なし) 第1 図 第2図 第3図 第4図 曲「せ井・ 第5図 第6図 第7図 第8図 第13図 (CJ) (b) (C) +31 133 15り 第141て 第15図 手続補正盲動式) %式% 1 事件の表示 特願昭60−274568号 2 発明の名称 セラミック、この製造法及びこれを用いた電子回路用基
体3 補正をする者 事件との関係 特許出願人 名称 (1(10))キャノン株式 会社4 代理人 6 補正の対象 明細書及び図面並びに委任状 7 補正の内容 別紙のとおり
Claims (12)
- (1)表層部分乃至は内部に構成物質の組成乃至は構造
の相違により誘電率の異なる物体で置換した領域が設け
られて、互いに分離した2つ以上の機能部分を有してい
ることを特徴とするセラミック。 - (2)高誘電率の物体で置換した領域を互いに離隔して
2つ以上形成して、互いに分離した2つ以上の高誘電体
部分を有する特許請求の範囲第(1)項記載のセラミッ
ク。 - (3)低誘電率の物体で置換した領域の周囲で互いに離
隔した2つ以上の高誘電体部分を有する特許請求の範囲
第(1)項記載のセラミック。 - (4)成形体の表層部分乃至は内部に前記成形体とは構
成物質の組成乃至は構造の相違により誘電率の異なる物
体で置換した領域を設けることにより、前記成形体ある
いは該成形体を焼成して得られる焼成体内に互いに分離
した2つ以上の機能部分を形成せしめることを特徴とす
るセラミックの製造法。 - (5)誘電体乃至はその前駆体を含む成形体に空所を設
け、該空所内に誘電率の異なる物質を充填することによ
り誘電率の異なる物体を構成する特許請求の範囲第(4
)項記載のセラミックの製造法。 - (6)誘電率の異なる物体を形成し得る2種以上の誘電
体形成粒子群を互いに区画して充填して成形体を得る特
許請求の範囲第(4)項記載のセラミックの製造法。 - (7)成形体が半導体磁器であり、該半導体磁器の内部
に電子部品形成用拡散源からの拡散層を形成せしめて誘
電率の異なる物体を構成する特許請求の範囲第(4)項
記載のセラミックの製造法。 - (8)成形体が、誘電体乃至はその前駆体を含むもので
あり、該成形体を部分溶融することにより誘電率の異な
る物体を構成する特許請求の範囲第(4)項記載のセラ
ミックの製造法。 - (9)表層部分乃至は内部に構成物質の組成乃至は構造
の相違により誘電率の異なる物体で置換した領域が設け
られて、互いに分離した2つ以上の機能部分を有してい
るセラミックによって構成されていることを特徴とする
電子回路用基体。 - (10)セラミック内部に高誘電率の物体で置換した領
域が互いに離隔して2つ以上設けられて、互いに分離し
た2つ以上の高誘電体部分を有している特許請求の範囲
第(9)項記載の電子回路用基体。 - (11)セラミック内部に低誘電率の物体で置換した領
域が設けられて、該領域の周囲で互いに分離した2つ以
上の高誘電体部分を有している特許請求の範囲第(9)
項記載の電子回路用基体。 - (12)セラミック表層部分、内部乃至は周囲に、更に
導体、抵抗体及び絶縁体等のうち少なくとも1種類の機
能部分を有している特許請求の範囲第(9)項乃至第(
11)項のうちの1に記載の電子回路用基体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60274568A JPH0646621B2 (ja) | 1985-12-06 | 1985-12-06 | セラミツク、この製造法及びこれを用いた電子回路用基体 |
US06/892,320 US4759965A (en) | 1985-08-06 | 1986-08-04 | Ceramic, preparation thereof and electronic circuit substrate by use thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60274568A JPH0646621B2 (ja) | 1985-12-06 | 1985-12-06 | セラミツク、この製造法及びこれを用いた電子回路用基体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62133707A true JPS62133707A (ja) | 1987-06-16 |
JPH0646621B2 JPH0646621B2 (ja) | 1994-06-15 |
Family
ID=17543547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60274568A Expired - Lifetime JPH0646621B2 (ja) | 1985-08-06 | 1985-12-06 | セラミツク、この製造法及びこれを用いた電子回路用基体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0646621B2 (ja) |
-
1985
- 1985-12-06 JP JP60274568A patent/JPH0646621B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0646621B2 (ja) | 1994-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4759965A (en) | Ceramic, preparation thereof and electronic circuit substrate by use thereof | |
EP0378989B1 (en) | Doped titanate glass-ceramic for grain boundary barrier layer capacitors | |
US4756976A (en) | Ceramic with anisotropic heat conduction | |
JPH05183314A (ja) | 多層セラミック部品の製造方法および多層セラミック部品 | |
JPH10130051A (ja) | 誘電性ペースト、セラミック多層回路の高誘電率領域の製造のための該ペーストの使用及び該ペーストの製造方法 | |
US4654750A (en) | Functional substrate and electronic circuit substrate using the same | |
US4739544A (en) | Method of manufacturing a vapor-phase-diffused boundary-layer type multilayer ceramic capacitor | |
JPS62133707A (ja) | セラミツク、この製造法及びこれを用いた電子回路用基体 | |
JPS63319255A (ja) | セラミツク及びこれを用いた回路基体と電子回路基体 | |
JP2004256384A (ja) | 酸化物セラミックス材料、これを用いたセラミック基板、セラミック積層デバイスとパワーアンプモジュール | |
JPS62136703A (ja) | セラミツク、この製造法及びこれを用いた電子回路用基体 | |
JPS62136702A (ja) | セラミック、及びその製造方法、及びそれを用いた電子回路用基体、及び電子回路 | |
JP4578134B2 (ja) | コンデンサ内蔵ガラスセラミック多層配線基板 | |
JPS6129133B2 (ja) | ||
JPS632311A (ja) | セラミツクの製造法 | |
JPH0797450B2 (ja) | セラミックの製造方法、及びセラミック基板の製造方法 | |
US5571761A (en) | Ceramic substrate circuit substrate | |
JPS62131408A (ja) | 電子材料セラミツクの製造法 | |
JP2005510051A (ja) | 多層マイクロエレクトロニック基材の製造方法 | |
JP3805173B2 (ja) | ガラスセラミック焼結体およびそれを用いた多層配線基板 | |
US6002578A (en) | Ceramic substrate, circuit substrate and electronic circuit substrate by use thereof and method for preparing ceramic substrate | |
JP3793557B2 (ja) | ガラスセラミック焼結体およびそれを用いた多層配線基板 | |
JPS6232681A (ja) | 電子材料セラミツク及びこれを用いた電子回路用基体 | |
JPH0729765A (ja) | 大容量コンデンサ | |
JPH02155211A (ja) | 積層磁器コンデンサ用グリーンシート |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |