JPS62128337A - スタツク制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理システム、特にスタックを有する情報
処理システムのスタック制御方式に関するものである。

〔従来の技術〕

スタックは種々の情報を一時的に格納しておくために広
く用いられている。従来は、各スタックにスタックポイ
ンタなどと呼ばれる１つのレノ２りを設けてスタックの
トップを指すようにするのが一般的であった。

第４図は上記のスタックの様子を示す図であって、この
図で、斜線を付した部分１が有効な情報を保持している
高位アドレスの部分であり、うち３で示した部分がスタ
ックポイントである。また〔発明が解決しようとする問
題点〕 上記の場合、スタックからポツプするときにはスタック
ポインタ３の指すメモリの内容を直ちに読み出し、その
後で必要ならば次の処理と並行してスタックポインタの
内容を更新することが可能であるが、スタックにグツシ
ーする前にはまずスタックポインタ３を更新してからで
ないとスタックにデータを格納できないため、処理時間
がかかるという問題があった。

〔問題点を解決するだめの手段〕

本発明のスタック制御機構は、プッシュアドレスとポツ
プアドレスを記憶する２つのレジスタと。

これら２つのレジスタのどちらがポツプアドレスをどち
らがプッシーアドレスを記憶しているのかを記憶するフ
リッゾ７０．ｆとを有している。そしてスタックへのグ
ツシー動作時には、このフリップフロツノの状態に従っ
てプツシ−アドレスを記憶しているレジスタを選択して
、このレジスタの指すメモリにデータを格納し、もう一
方のレジスタを新たなグツ７−アドレスを指すよって更
新すると共に、このフリツノフロップを反転させる。

又スタックからのポツプ動作時には、このフリップフロ
ツノの状態に従ってポツプアドレスを記憶しているレジ
スタを選択して、このレジスタの指すメモリからデータ
を取シ出し、もう一方のレジスタを新たなボッシアドレ
スを指すように更新すると共に、このフリップフロツノ
を反転させる。

〔実施例〕

次に１本発明について図面を参照して説明する。

第３図は本発明の概要を示す図である。第３図（１）の
フリップフロツノＦ／Ｆ　（以下単にＦ／Ｆと略称する
）がオフ状態では、レジスタＲＯがスタックのトップを
指している。この状態でスタックからの−２ノ動作が要
求されると、レジスタＲＯの指すメモリ（即ち、スタッ
クのトップ）から１語読み出される。並行してレジスタ
Ｒ１が２語分増加され、続いてＦ／Ｆの状態が反転され
る。その結果。

第３図（３）のような（１）からポツプした状態になる
。

スタックトップはレジスタＲ１が指すことになる。

一方、第３図（１）の状態からグツシー動作が要求され
ると、レジスタＲ１の指すメモリ（即ち、未使用領域の
先頭）に１語書き込まれる。並行してレジスタＲＯが２
語分減少され、続いてＦ／Ｆの状態がオンに反転される
。その結果、第３図（２）のようなグツシーした状態に
なる。そしてスタックド、ｆはレジスタＲ１が指すよう
になる。

以上をまとめると９．ｔ？ポツプ動作時はスタックトッ
プを指している方のレジスタ（Ｆ／Ｆの状態で定まる）
がアドレスレジスタとして用いられ、もう一方のレジス
タが２語分増加される。逆に、グツシー動作時にはスタ
ックトップを指していない方のレジスタがアドレスレジ
スタとして用いられ。

もう一方のレジスタ（即ち、スタックドッグを指してい
たレジスタ）が２語分減小される。いずれの場合も、　
Ｆ／Ｆを反転して、スタックドッグを指すレジスタが入
れかわったことを記憶する。

なお、初期状態では第３図（４）のようになる。すなわ
ちＦ／Ｆはオフであり、スタックが空であることを示す
レジスタ（ＲＯ）がスタックド、ノを指している。又こ
の第３図の動作についてはあとに更に具体的に説明する
。

第２図は１本発明の一実施例であるスタックを有する情
報処理システムの概略ブロック図である。

第２図では、中央処理装置１１と、主記憶装置１２と、
入出力処理装置１３とが、アドレスバスａ。

データバスｂ及び制御バスＣを介して接続されている。

第１図は、第２図の中央処理装置１２のうち。

本発明に関連する部分のブロック図である。この第１図
でφ１．φ２．φ３はタイミング信号であり。

各マシンサイクルにおいて主クロックに同期してこの順
で発生する。信号ｄ及びｅはそれぞれグラン−命令及び
ポツプ命令のデコード信号である。

ｌす これら両信号慶論理和回路２１で論理和され、出力信号
ｆは２つに分岐され、一方はＦ／Ｆ　２２に送られる。

他方についてはあとに説明する。Ｆ／Ｆ２２はレジスタ
５１　（ＲＯ）又はレジスタ５２　（Ｒ１）のどちらが
スタックトラｆ（即ち、ポツプアドレス）を指している
かを記憶する。このＦ／Ｆは、初期設定時、　ＣＬＲ端
子への入力信号でリセットされ、プツシ−又はポツプ命
令実行中のタイミング信号φ３で状態が反転される。Ｆ
／Ｆがオン即ちセット状態のとき、出力Ｑが１″でＱが
０”、オフ即ちリセット状態のときその逆である。初期
設定時にはＱ＝”Ｏ’″になる。

ケ９−ト３１，３２．３４，４１，４２．４４は論理積
ダート、ダート３３．４３は論理和ゲートである。ゲー
ト３３の出力はグツシュ動作でＦ／Ｆがオンのとき及び
ポツプ動作でＦ／Ｆがオフのとき１”になシ。

ケ゛−ト４３の出力はグツシュ動作でＦ／Ｆがオフのと
き及びポツプ動作でＦ／Ｆがオンのとき１″になる。こ
れらはゲート３４及び４４でタイミング信号φｌによっ
て条件付けられ、レジスタ３１　（ＲＯ）及びレジスタ
３２　（Ｒ１）の制御入力端子に入力される。

レジスタ３１及び３２（ＲＯ及びＲ１）は例えばＴＴＬ
ＩＣ７４５６９などのカウンタでできている。初期設定
時ＰＥ端子への入力がオンになったとき、並列入力端子
から初期値がロードされる。Ｕ／′５端子はカウントア
ツプするかカウントダウンするかの制御入力端子であり
、　Ｕ／Ｄ＝”Ｉ　ＩＩのときカウントアツプする。し
たがって１本例ではポツプ命令のデコード出力を則市端
子に接続しである（第３図の説明のとき、プツシ−動作
でレジスタを減少。

ポツプ動作で増加させると記したことと関連）。

ＯＥ端子は出カニネーブル制御信号を入力する端子であ
り、ゾッシー／ポッグ動作時にアドレスレジスタとして
使用されるレジスタのＯＥ端子入力がオンになる。具体
的に言うと９例えばレジスタ５１　（ＲＯ）のＯＥ大入
力、ケ゛−ト３４の出力即ちグツシー動作でＦ／Ｆがオ
ン及びポツプ動作でＦ／Ｆがオフのときオンになる。前
者はＦ／Ｆがオン即ちレジスタ５２　（Ｒ１）がスタッ
クトップを指しており、したがってレジスタ５１　（Ｒ
Ｏ）はグッンユアドレスを保持しているので、７″ツシ
一動作にはこのレジスタ５１　（ＲＯ）が用いられるこ
とを示し。

後者はＦ／Ｆがオフ即ちレジスタ５１　（ＲＯ）　ｙｊ
”スタックトップを指しておシレジスタ５１　（ＲＯ）
はポツプアドレスを保持しているので１．Ｉ？ポツプ動
作はこのレジスタ（ＲＯ）が用いられることを示す。

また、ＣＰ端子はカウントアツプ／ダウンのタイミング
信号を入力する端子であり、前記でアドレスレジスタと
して選択されなかった方のレジスタのＣＰ端子の入力が
オンになり、　Ｕ／Ｄ端子の状態にしだがってカウント
アツプ又はダウン動作を行う。

レジスタ５１　（ＲＯ）及び５２　（Ｒ１）の出力は３
ステートであり、ワイヤードオアされてアドレスラッチ
６２に入力される。なお、前記説明でも明さらかなよう
に、レジスタＲＯとＲ１の出力が共にエネーブル状態に
なることはない。

アドレスラッチ６２は他の用途にも用いられるが２本発
明に関しては、７″ツシユ命令及びポツプ命令の実行中
にメモリのアドレスを一時記憶するのに使用される。Ｌ
Ｅ入力端子（ラッチイネーブル入力端子）には、先に述
べたグツシー／ポツプ命令実行中を示す信号ｆとタイミ
ング信号φ２との論理積ゲート６１での論理積が入力さ
れる。そしてこのＬＥ入力端子がオンになるとき、入力
データをラッチし以後この内容を定常的にアドレス・々
龜　・−一、 ス剖碍舎に供給する。

ここで先に第３図を参照して説明した動作を第１図を参
照して再度説明する。第３図（１）の状態ではＦ／Ｆ　
２２がオフである。即ち、信号ｇはオフ。

信号りはオンである。まず、この状態でグツシー命令が
実行された場合を考える。プツシ−命令がデコードされ
たことにより信号ｄ及びｆがオンになる。この結果、論
理積ゲート４１がオンになり。

タイミングφ重でレジスタ５２　（Ｒ１）の内容が出力
され、タイミングφ２でアドレスラッチ６２にラッチさ
れ、アドレスバスａに出力される。これにより、データ
バス（第２図のｂで、第１図には図示せず）の内容が第
２図で主記憶装置１２に書き込まれる。一方、タイミン
グφｌでレジスタ５１（ＲＯ）のＣＰ大入力オンになり
、カウントダウンされる（今の場合、グツシー命令なの
でＵ／Ｄ入力はオフであプツシたがってカウントダウン
となる）。なお、レジスタ５１．５２は語単位のアドレ
スのみを指すのであるから、下位の何ビットかは常に−
定値とし、２語ｊｌｉ位に増減するように構成すること
が可能である。最後にタイミングφ３で１７’Ｆ’　２
２が反転される（ＪＫアフリノフロップのＪ、に入力が
共に１”のとき、　　ＣＬＫ入力をオンにすると状態が
反転する）。以上が、先に述べたグツシー動作に相当す
る。

次に第３図（１）の状態でポツプ命令が実行された場合
を考える。ポツプ命令がデコードされたことにより信号
ｅ及びｆがオンになる。この結果、論理積り゛−ト３２
がオンになり、タイミングφ簾でレノスタ５１　（ＲＯ
）の内容が出力され、タイミングφ２でアドレスラッチ
６２にラッチされ、アドレスバスａに出力される。これ
によシ、主記憶装置１２（第２図）の内容がデータバス
ａに読み出される。

−方、タイミングφ１でレノスタ５２　（Ｒ１）のＣＰ
大入力オンになり、カウントアツプされる（今の場合、
ポツプ命令なのでＵ／Ｄ入力はオンであシ。

したがってカウントアツプとなる。最後にタイミングφ
３でＦ／Ｆ　２２が反転される。以上が先に述べた。Ｉ
？ポツプ作に相当する。

〔発明の効果〕

以上説明したように２本発明は２つのレノスタのどちら
がポツプアドレスを記憶しているかをフリップ７０ツブ
に記憶させておき、スタックへのプッシュ動作時にはこ
のフリツノフロッグの状態に従ってプツシ−アドレスを
記憶しているレノスタを選択して、このレノスタの指す
メモリに７”　−タを格納し、もう一方のレノヌタを新
たなプッシュアドレスを指すように更新すると共に、こ
のフリツノフロッグを反転させ、又スタックからのポツ
プ動作時にはこのフリツノフロッグの状態に従ってポツ
プアドレスを記憶しているレノスタを選択して、このレ
ノスタの指すメモリからデータを取シ出し、もう一方の
レノスタを新たなポツプアドレスを指すように更新する
と共に、このフリツノフロッグを反転させるようにする
ことによシ。

グツシー動作／ポッグ動作いずれの場合にもレノスタの
更新を待つことなくスタックをアクセスでき、したがっ
てスタックのアクセス時間を短縮できる効果がある。

【図面の簡単な説明】

第１図は本発明を適用した情報処理システムにおける中
央処理装置（ＣＰＵ）のうち９本発明に関連する部分の
構成を示すブロック図、第２図は本発明の一実施例の情
報処理システムの概略ブロック１図、第３図は本発明の
概要を示す図、第４図は従来技術を示す図である。 記号の説明：１は高位アドレス、２は低位アドレス、３
はスタックポインタ、１１は中央処理装置、１２は主記
憶装置、１３は入出力装置、２１はケ゛−）、２２はＦ
／Ｆ　（フリッグ７０ッｆ）。 ３１〜３４及び４１〜４４はゲート、５１はレノスタ（
ＲＯ）、５２はレノスタ（Ｒ１）、６２はアドレスラッ
チテ＋　　ａはアドレスバス、ｂはデータバス。 Ｃは制御パス、ｄはグツシー命令のデコード信号。 ｅｉｌ−ｔポツプ命令のデコード信号、ｆはグツシー／
ポッグ命令実行中を示す信号、φ１〜φ３　はタイミン
グ信号をそれぞれあられしている。 ５．−：：！　人（７７８：１）　ｆｉ　Ｉ：、：　、
：池１１ドご保［Ｆ］℃ 代イ立アドレス 高イ立アドレス

Claims (1)

【特許請求の範囲】
1. １、スタックを有する情報処理システムにおいて、プッ
   シュアドレスとポップアドレスを記憶する２つのレジス
   タと、該２つのレジスタのどちらがポップアドレスをど
   ちらがプッシュアドレスを記憶しているかを記憶するフ
   リップフロップとを設け、スタックへのプッシュ動作時
   には、前記フリップフロップの状態に従ってプッシュア
   ドレスを記憶しているレジスタを選択し、該レジスタの
   指すメモリにデータを格納し、他方のレジスタを新たな
   プッシュアドレスを指すように更新すると共に前記フリ
   ップフロップの状態を反転し、スタックからのポップ動
   作時には、前記フリップフロップの状態に従ってポップ
   アドレスを記憶しているレジスタを選択し、該レジスタ
   の指すメモリからデータを取り出し、他方のレジスタを
   新たなポップアドレスを指すように更新すると共に前記
   フリップフロップの状態を反転することを特徴とするス
   タック制御方式。