JPS62126827A - 電源制御方式 - Google Patents
電源制御方式Info
- Publication number
- JPS62126827A JPS62126827A JP60265776A JP26577685A JPS62126827A JP S62126827 A JPS62126827 A JP S62126827A JP 60265776 A JP60265776 A JP 60265776A JP 26577685 A JP26577685 A JP 26577685A JP S62126827 A JPS62126827 A JP S62126827A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- power supply
- circuits
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、大電力？消費するために複数の直流電源回路
で構成さ几たｔ源ケ制御する電源制御方式に関し、
゛ 編澗奪滅ｆ念比；特に大型コンピュータ用の電源制御方
式に関する。
で構成さ几たｔ源ケ制御する電源制御方式に関し、
゛ 編澗奪滅ｆ念比；特に大型コンピュータ用の電源制御方
式に関する。
第２図は従来の電源制御方式を示すブロック囚で、ｎ個
の直流電源回路ｄｌ′〜ｄｎ’は、出力を共通接続して
負荷（因示略）ＶＣ供給する。１に電源回路ｄ１′〜ｄ
ｎ’それぞｎは、出力が過電圧である時に過電圧信号Ｏ
Ｖ、Ｉ〜ＯＶｎ’ を出力し出力が不足電圧である時
に不足電圧信号ＵＶ１１〜ＵＶｎ’ ｆ出力し、出力
が不足電流である時に不足′１１ｔｉ信号ＵＣ１’〜Ｕ
Ｃｎ’ ｆ出力する。また電圧安定化制御回路ｄｏは
直流電源回路ｄ １ｔ〜ｄｎ・の共通出力が過電圧であ
る時に過電圧信号Ｏｖを出力し、不足電圧である時に不
足電圧信号ＵＶｉ出力する。
の直流電源回路ｄｌ′〜ｄｎ’は、出力を共通接続して
負荷（因示略）ＶＣ供給する。１に電源回路ｄ１′〜ｄ
ｎ’それぞｎは、出力が過電圧である時に過電圧信号Ｏ
Ｖ、Ｉ〜ＯＶｎ’ を出力し出力が不足電圧である時
に不足電圧信号ＵＶ１１〜ＵＶｎ’ ｆ出力し、出力
が不足電流である時に不足′１１ｔｉ信号ＵＣ１’〜Ｕ
Ｃｎ’ ｆ出力する。また電圧安定化制御回路ｄｏは
直流電源回路ｄ １ｔ〜ｄｎ・の共通出力が過電圧であ
る時に過電圧信号Ｏｖを出力し、不足電圧である時に不
足電圧信号ＵＶｉ出力する。
不足ＮＲ倍信号Ｃ，ｘ’〜ＵＣｎ’はアンド回路１に入
力され、過電圧信号Ｏｖ１′〜ＯＶｎ ’ はオア回
路２に入力され、不足電圧信号Ｕｖ１′〜ＵＶｎ’ は
オア回路３に入力され、オア回路２の出力と過電圧信号
０■がアンド回路４に入力さ几、オア回路３の出力と不
足電圧信号ＵＶがアンド回路５に入力される。アンド回
路１，４．５の出力の論理和である信号ＡＬＭ’がオア
回路６から出力さｔ″Ｌｔ時は直流電源回路ｄ１ｔ〜ｄ
ｎ’それぞれｔ遮断し、出力を零にする。
力され、過電圧信号Ｏｖ１′〜ＯＶｎ ’ はオア回
路２に入力され、不足電圧信号Ｕｖ１′〜ＵＶｎ’ は
オア回路３に入力され、オア回路２の出力と過電圧信号
０■がアンド回路４に入力さ几、オア回路３の出力と不
足電圧信号ＵＶがアンド回路５に入力される。アンド回
路１，４．５の出力の論理和である信号ＡＬＭ’がオア
回路６から出力さｔ″Ｌｔ時は直流電源回路ｄ１ｔ〜ｄ
ｎ’それぞれｔ遮断し、出力を零にする。
丁なわち＠流電源回路ｄ１′〜ｄｎ’の少くとも一つの
出力が過電圧となり、かつ直流電源回路ｄｌ′〜ｄｎ’
の共通出力が過電圧となった時に信号ＡＬＭ’が出力さ
れ直流１−源回路ｄ１′〜ｄｎ’は遮断される。
出力が過電圧となり、かつ直流電源回路ｄｌ′〜ｄｎ’
の共通出力が過電圧となった時に信号ＡＬＭ’が出力さ
れ直流１−源回路ｄ１′〜ｄｎ’は遮断される。
また、直流電源回路ｄ１′〜ｄｎ’の少くとも一つの出
力が不足′電圧となり、かつ直流電源回路ｄｌ＃〜ｄｎ
’の共通出力が不足電圧となった時、または直流電源回
路ｄ １ ’ −ｗｄ ｎｅのすべての出力が不足電流
となった時にも信号ＡＬＭ’が出力され直流電源回路ｄ
ｌ′〜ｄｎ’は遮断される。
力が不足′電圧となり、かつ直流電源回路ｄｌ＃〜ｄｎ
’の共通出力が不足電圧となった時、または直流電源回
路ｄ １ ’ −ｗｄ ｎｅのすべての出力が不足電流
となった時にも信号ＡＬＭ’が出力され直流電源回路ｄ
ｌ′〜ｄｎ’は遮断される。
直流電源回路ｄｌ′〜ｄｎ’それぞれは、出力が過電流
となれば遮断され、次のような欠点を有する。
となれば遮断され、次のような欠点を有する。
直流電源回路ｄ、ｒ〜ｄ ｎ ／が負荷に対して冗長度
がない場合は、直流電源回路ｄ１′〜ｄｎ’のうちの一
つでも過電流となると、直ちにすべての直流電源回路ｄ
ｌ′〜ｄｎ’が遮断され、負荷が停止してしまう。
がない場合は、直流電源回路ｄ１′〜ｄｎ’のうちの一
つでも過電流となると、直ちにすべての直流電源回路ｄ
ｌ′〜ｄｎ’が遮断され、負荷が停止してしまう。
例えばＭ流゛ＩＪｆ、諒回路ｄ１′が過′シ流にＬり遮
断となった時は、残りの直流電源回路ｄ２’〜ｄｎ’に
工υ負荷に電流？供給しようとするが、もともと冗長度
がなく負荷で姿求する電流容量エリ供給する直流電源回
路の容量が少なくなるため、さらＶＣ［′流電源回路ｄ
２′〜ｄｎ’のうち１つ以上が過′電流となり遮断とな
る。これを繰り返して直ちにすべての直流′ｒＬ源回洛
ｄ２′〜ｄｎ’＃−ｐ断となる。
断となった時は、残りの直流電源回路ｄ２’〜ｄｎ’に
工υ負荷に電流？供給しようとするが、もともと冗長度
がなく負荷で姿求する電流容量エリ供給する直流電源回
路の容量が少なくなるため、さらＶＣ［′流電源回路ｄ
２′〜ｄｎ’のうち１つ以上が過′電流となり遮断とな
る。これを繰り返して直ちにすべての直流′ｒＬ源回洛
ｄ２′〜ｄｎ’＃−ｐ断となる。
直流電源回路ｄｌ′〜ｄｎ’の１台が遮断となっ之場合
でも残りの直流電源回路が過電流になることなく負荷に
十分１４テ流を供給出来るＬ’）ＶＣｉｒＬ流電源回路
ｄ １ｔ〜ｄｎ’の台数？決めて冗長肛を持たせること
ができる。この場合で各々の直流電源回路ｄ１／〜ｄｎ
’の過電流の設定が定格電流値以上に設定されていた場
合（一般に過電流の設定値は定格電流Ｉ工り余裕金もっ
て太き目に決められる。）で、＠流電源口路ｄ１１〜ｄ
ｎ’が定格電流において負荷に対して冗長度がない時は
、例えば直流電源回路ｄ工′が遮断になれば、他の直流
電源回路ｄ、ｌ〜ｄｎ’で負荷ＶＣ’［流を供給し続け
ることができるが、直流電源回路ｄ ｚ Ｉ〜ｄｎ’に
おいては、出力電流が定格以上となり電源の信頼度に悪
い影響？与えるという欠点がある。
でも残りの直流電源回路が過電流になることなく負荷に
十分１４テ流を供給出来るＬ’）ＶＣｉｒＬ流電源回路
ｄ １ｔ〜ｄｎ’の台数？決めて冗長肛を持たせること
ができる。この場合で各々の直流電源回路ｄ１／〜ｄｎ
’の過電流の設定が定格電流値以上に設定されていた場
合（一般に過電流の設定値は定格電流Ｉ工り余裕金もっ
て太き目に決められる。）で、＠流電源口路ｄ１１〜ｄ
ｎ’が定格電流において負荷に対して冗長度がない時は
、例えば直流電源回路ｄ工′が遮断になれば、他の直流
電源回路ｄ、ｌ〜ｄｎ’で負荷ＶＣ’［流を供給し続け
ることができるが、直流電源回路ｄ ｚ Ｉ〜ｄｎ’に
おいては、出力電流が定格以上となり電源の信頼度に悪
い影響？与えるという欠点がある。
さらに過電流の設定値お工び定格電流値のいずれにおい
ても負荷電流に対して冗長度を有するように直流電源回
路ｄ１＋〜ｄｎ’の台数衾決めて直流内にある工うに負
荷に電流を供給し続けることができる。
ても負荷電流に対して冗長度を有するように直流電源回
路ｄ１＋〜ｄｎ’の台数衾決めて直流内にある工うに負
荷に電流を供給し続けることができる。
しかしこの場合でも過電流の設定が定格電流以上にされ
ている場合は、直流電源回路ｄ１１〜ｄｎ’のいずれか
の出力電流が定格以上のまま負荷に電ｆｉｋ供給し続け
てしまうのを確実に防止できない。
ている場合は、直流電源回路ｄ１１〜ｄｎ’のいずれか
の出力電流が定格以上のまま負荷に電ｆｉｋ供給し続け
てしまうのを確実に防止できない。
例えば、直流電源回路ｄ１が過電流により遮断となって
も残りの直流電源回路ｄ２’−ｄｎ’の出力電流が過電
流の設定値お工び定格電流のいずれの範囲内にもある状
態で負荷に電流を供給するが、さらに直流電源回路ｄ
２１が過電流にエリ遮断となって残りの直流電源回路ｄ
３／〜ｄｎ’の出力電流が過電流以内で負荷に電流を供
給し続けるが、定格電流を越えてしまうということがあ
る。この場合源の信頼度に悪影＃を与えることになる。
も残りの直流電源回路ｄ２’−ｄｎ’の出力電流が過電
流の設定値お工び定格電流のいずれの範囲内にもある状
態で負荷に電流を供給するが、さらに直流電源回路ｄ
２１が過電流にエリ遮断となって残りの直流電源回路ｄ
３／〜ｄｎ’の出力電流が過電流以内で負荷に電流を供
給し続けるが、定格電流を越えてしまうということがあ
る。この場合源の信頼度に悪影＃を与えることになる。
た共通出力を負荷に供給する複数の直流１源回路と、こ
の複数の直流電源回路のうち１つの出力が過電流または
不足電流の時は警告信号全出力する警告手段と、前記複
数の直流電源回路のうち２つ以上の出力が過電流または
不足電流の時は前記複数の直流電源回路全遮断する遮断
手段と？含んで構成される。
の複数の直流電源回路のうち１つの出力が過電流または
不足電流の時は警告信号全出力する警告手段と、前記複
数の直流電源回路のうち２つ以上の出力が過電流または
不足電流の時は前記複数の直流電源回路全遮断する遮断
手段と？含んで構成される。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図で、ｎ個の直流
電源回路ｄ１−ｄｎは、出力を共通接続して負荷に供給
する。
電源回路ｄ１−ｄｎは、出力を共通接続して負荷に供給
する。
′ 面ｆ４咳＝３；直流を源回路
ｄ１〜ｄｎそれぞれは、出力が過電圧である時に過電圧
信号Ｏｖ１〜０Ｖｎｉ出力し、出力が不足電圧である時
に不足電圧信号ＵＶ１〜ＵＶｎ ’ｐ出力し、出力が過
電流である時に過電流信号ＯＣ１〜ＵＣｎ １１（出力
し、出力が不足電流でああ時に不足電流信号ＵＣ１〜Ｕ
Ｃｎを出力する。また電圧安向化制御回路ｄｏは直流電
源回路ｄ１〜ｄｎの共通出力が過電圧である時に過電圧
信号Ｏｖを出力し、不足電圧である時に不足電圧信号Ｕ
ｖ′に出力する。＠流電源回路ｄｌ−ｄｎそれぞれは過
電流信号ＯＣＩ〜ＯＣｎそれぞれと不足電流信号ＵＣ１
〜ＵＣｎそれぞれを入力するオア回路ａ１〜ａｎが設け
られている。
信号Ｏｖ１〜０Ｖｎｉ出力し、出力が不足電圧である時
に不足電圧信号ＵＶ１〜ＵＶｎ ’ｐ出力し、出力が過
電流である時に過電流信号ＯＣ１〜ＵＣｎ １１（出力
し、出力が不足電流でああ時に不足電流信号ＵＣ１〜Ｕ
Ｃｎを出力する。また電圧安向化制御回路ｄｏは直流電
源回路ｄ１〜ｄｎの共通出力が過電圧である時に過電圧
信号Ｏｖを出力し、不足電圧である時に不足電圧信号Ｕ
ｖ′に出力する。＠流電源回路ｄｌ−ｄｎそれぞれは過
電流信号ＯＣＩ〜ＯＣｎそれぞれと不足電流信号ＵＣ１
〜ＵＣｎそれぞれを入力するオア回路ａ１〜ａｎが設け
られている。
なお、直流電源回路ｄｌ−ｄｎのうち１台が遮断さｎて
も、残りの（ｎ−ｘ）台の直流電源回路が定格内の出力
電流で負荷の要求する電流を充足できるように直流電源
回路ｄ１〜ｄｎの台数ｎｉ設定しておく。
も、残りの（ｎ−ｘ）台の直流電源回路が定格内の出力
電流で負荷の要求する電流を充足できるように直流電源
回路ｄ１〜ｄｎの台数ｎｉ設定しておく。
過電圧一致検出用回路Ｈ１は、過電圧信号Ｏｖ１゜〜Ｏ
Ｖｎ ｆ入力するオア回路１２’に有し、オア回路１２
の出力と過電圧信号ＯＶｉ入力するアンド回路１４から
の信号を出力する。
Ｖｎ ｆ入力するオア回路１２’に有し、オア回路１２
の出力と過電圧信号ＯＶｉ入力するアンド回路１４から
の信号を出力する。
不足電圧一致検出用回路Ｈ，は、不足電圧信号ＵＶ１〜
ＵＶｎ１入力するオア回路１３？有し、オア回路１３の
出力と不足電圧信号ｔ）Ｖ全入力するアンド回路１４か
らの信号を出力する。
ＵＶｎ１入力するオア回路１３？有し、オア回路１３の
出力と不足電圧信号ｔ）Ｖ全入力するアンド回路１４か
らの信号を出力する。
論理回路ｏｔｈオア回路ａｌ、ａ２の出力を入力するオ
ア回路Ｃ１と、オア回路ａ１．ａ２の出力倉入力する排
他的論理和回路Ｓ１を有する。論理回路０２〜Ｇｎ−１
それぞれは、オア回路Ｃ２と排他的論理和回路Ｓ２．・
・・・・・、オア回路Ｃｎ−１と排他的論理和回路５ｎ
−１ｙ＜有し、オア回路０２〜０ｎ−１それぞれは排他
的論理和回路Ｓ１の出力とオア回路ａ３の出力、・・・
・・・、排他的論理和回路８ｎ−２の出力とオア回路ａ
ｎの出力を入力し、排他的論理和回路８２〜５ｎ−１そ
れぞれも排他的論理和回路Ｓ１の出力とオフ回路ａ３の
出力、・・・・・・。
ア回路Ｃ１と、オア回路ａ１．ａ２の出力倉入力する排
他的論理和回路Ｓ１を有する。論理回路０２〜Ｇｎ−１
それぞれは、オア回路Ｃ２と排他的論理和回路Ｓ２．・
・・・・・、オア回路Ｃｎ−１と排他的論理和回路５ｎ
−１ｙ＜有し、オア回路０２〜０ｎ−１それぞれは排他
的論理和回路Ｓ１の出力とオア回路ａ３の出力、・・・
・・・、排他的論理和回路８ｎ−２の出力とオア回路ａ
ｎの出力を入力し、排他的論理和回路８２〜５ｎ−１そ
れぞれも排他的論理和回路Ｓ１の出力とオフ回路ａ３の
出力、・・・・・・。
排他的論理和回路５ｎ−２の出力とオア回路ａｎの出力
？入力する。
？入力する。
オア回路１９はオア回路Ｃ１〜Ｃｎ−１の出力を入力す
る。オア回路１６はオア回路１９お工びアンド回路１４
．１５の出力倉入力し、信号ＡＬＭ？出力する。アンド
回路１８は排他的論理和回路５ｎ−１の出力とオア回路
１９の出力をインバータ１７を介して入力し、信号Ｗを
出力する。なお信号ＡＬＭが出力された時は直流電源回
路ｄ１〜ｄｎ？遮断する。信号Ｗは警告用の信号である
。
る。オア回路１６はオア回路１９お工びアンド回路１４
．１５の出力倉入力し、信号ＡＬＭ？出力する。アンド
回路１８は排他的論理和回路５ｎ−１の出力とオア回路
１９の出力をインバータ１７を介して入力し、信号Ｗを
出力する。なお信号ＡＬＭが出力された時は直流電源回
路ｄ１〜ｄｎ？遮断する。信号Ｗは警告用の信号である
。
直流電源回路ｄ１〜ｄｎのうち少くとも１つの出力が過
電圧で、かつ直流電源回路ｄ１〜ｄｎの共通出力が過電
圧である時ま之は直流電源回路ｄｌ−ｄｎのうち少くと
も１つの出力が不足電圧で、かつ直流電源回路ｄ１〜ｄ
ｎの共通出力が不足電圧である時は過電圧一致検出用回
路Ｈ１または不足電圧一致検出用回路Ｈ２お工びオア回
路１１−通して信号ＡＬＭが出力され、直流電源回路ｄ
１〜ｄｎが遮断される。
電圧で、かつ直流電源回路ｄ１〜ｄｎの共通出力が過電
圧である時ま之は直流電源回路ｄｌ−ｄｎのうち少くと
も１つの出力が不足電圧で、かつ直流電源回路ｄ１〜ｄ
ｎの共通出力が不足電圧である時は過電圧一致検出用回
路Ｈ１または不足電圧一致検出用回路Ｈ２お工びオア回
路１１−通して信号ＡＬＭが出力され、直流電源回路ｄ
１〜ｄｎが遮断される。
直流電源回路ｄ１〜ｄｎの少くとも２つの出力が過電流
まｔは不足ＩＩ流となり、オア回路ａ１〜ａｎの２つ以
上から信号が出力された時は、アンド回路Ｃ１〜Ｃｎ−
１のいずれかから信号が出力され、オア回路１９．１６
’に通して信号ＡＬＭが出力さｎ１厘流電源回路ｄ１〜
ｄｎが遮断される。
まｔは不足ＩＩ流となり、オア回路ａ１〜ａｎの２つ以
上から信号が出力された時は、アンド回路Ｃ１〜Ｃｎ−
１のいずれかから信号が出力され、オア回路１９．１６
’に通して信号ＡＬＭが出力さｎ１厘流電源回路ｄ１〜
ｄｎが遮断される。
直流電源回路ｄ１〜ｄｎのうち１つのみが過電流または
不足電流となってオア回路ａｌ”−５ａｎの１つから信
号が出された時は、排他的論理利口路ａｎ−１の信号が
出力され、またこの時はオア回路１９の信号が出力され
ないのでインバータ１７の信号が出力はれアンド回路１
８から信号Ｗが出力さｎる。
不足電流となってオア回路ａｌ”−５ａｎの１つから信
号が出された時は、排他的論理利口路ａｎ−１の信号が
出力され、またこの時はオア回路１９の信号が出力され
ないのでインバータ１７の信号が出力はれアンド回路１
８から信号Ｗが出力さｎる。
またこの時ＶＣは信号ＡＬＭは出力されず、過電流また
は不足電流となったもの以外の直流電源回路ｄ１〜ｄｎ
は遮断されない。
は不足電流となったもの以外の直流電源回路ｄ１〜ｄｎ
は遮断されない。
本発明は以上説明したように、それぞれの出力が共通接
続された複数の直流電源回路の１回路が過ａｍまたは不
足電流となった場合には、負荷には電流全供給し続けた
まま警告信号にエリ過電流等の状態を知ることが出来る
ので負荷を停止させることなく障害？除去する等の適切
な処［−とることが出来る。また２回路以上の直流電源
回路が過電流または不足電流となった場合にはすべての
直流電源回路を断とするので直流電源回路が定格？越え
て運転されることがなく＠流Ｖ源回路の信頼性を確保で
きる効果がある。
続された複数の直流電源回路の１回路が過ａｍまたは不
足電流となった場合には、負荷には電流全供給し続けた
まま警告信号にエリ過電流等の状態を知ることが出来る
ので負荷を停止させることなく障害？除去する等の適切
な処［−とることが出来る。また２回路以上の直流電源
回路が過電流または不足電流となった場合にはすべての
直流電源回路を断とするので直流電源回路が定格？越え
て運転されることがなく＠流Ｖ源回路の信頼性を確保で
きる効果がある。
第１図に本発明の一実施例のブロック図、第２図は従来
の電源制御方式のブロック図である。 ｄ １〜ｄ ｎ、 ｄ １’ 〜ｄ ｎ’ −−ｉ１ｉ
ｉｆＥ源回路、ｄｏ。 ｄｏ′・・・・・・重圧安定化回路、ＯＶ、ＯＶＩ〜Ｏ
Ｖｎ。 ＯＶＩ’ 〜ＯＶｎ’−−−−・−過電圧信号、ＵＶ、
ＵＶＩ 〜ＴＪＶｎ、 ＵＶ１ ’ 〜ＵＶｎ’・−・
−・−不足電圧信号、ＯＣ１〜ＯＣｎ ＝−・−・−過
電流信号、ＬＩＣＩ 〜ＵＣｎ、ＴＪＣＩ’〜ＵＣｎ’
・・・・・・不足電流信号、Ｈｌ・・・・・・過電圧一
致検出用回路、Ｈ２・・・・・・不足電圧検出用回路。 代理人 弁理士 内 原 晋 °゛）＋、 ＝、
’ｌ、゛ Ｍ ／ 図
の電源制御方式のブロック図である。 ｄ １〜ｄ ｎ、 ｄ １’ 〜ｄ ｎ’ −−ｉ１ｉ
ｉｆＥ源回路、ｄｏ。 ｄｏ′・・・・・・重圧安定化回路、ＯＶ、ＯＶＩ〜Ｏ
Ｖｎ。 ＯＶＩ’ 〜ＯＶｎ’−−−−・−過電圧信号、ＵＶ、
ＵＶＩ 〜ＴＪＶｎ、 ＵＶ１ ’ 〜ＵＶｎ’・−・
−・−不足電圧信号、ＯＣ１〜ＯＣｎ ＝−・−・−過
電流信号、ＬＩＣＩ 〜ＵＣｎ、ＴＪＣＩ’〜ＵＣｎ’
・・・・・・不足電流信号、Ｈｌ・・・・・・過電圧一
致検出用回路、Ｈ２・・・・・・不足電圧検出用回路。 代理人 弁理士 内 原 晋 °゛）＋、 ＝、
’ｌ、゛ Ｍ ／ 図
Claims (1)
- それぞれの出力を共通接続した共通出力を負荷に供給す
る複数の直流電源回路と、この複数の直流電源回路のう
ち１つの出力が過電流または不足電流の時は警告信号を
出力する警告手段と、前記複数の直流電源回路のうち２
つ以上の出力が過電流または不足電流の時は前記複数の
直流電源回路を遮断する遮断手段とを含むことを特徴と
する電源制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60265776A JPH078100B2 (ja) | 1985-11-25 | 1985-11-25 | 電源制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60265776A JPH078100B2 (ja) | 1985-11-25 | 1985-11-25 | 電源制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62126827A true JPS62126827A (ja) | 1987-06-09 |
| JPH078100B2 JPH078100B2 (ja) | 1995-01-30 |
Family
ID=17421877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60265776A Expired - Lifetime JPH078100B2 (ja) | 1985-11-25 | 1985-11-25 | 電源制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH078100B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62230315A (ja) * | 1986-03-28 | 1987-10-09 | 日本電気株式会社 | 電源制御方式 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS573525A (en) * | 1980-06-06 | 1982-01-09 | Fujitsu Denso | Power source |
| JPS58198122A (ja) * | 1982-05-14 | 1983-11-18 | 日本電気株式会社 | スイツチングレギユレ−タ |
-
1985
- 1985-11-25 JP JP60265776A patent/JPH078100B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS573525A (en) * | 1980-06-06 | 1982-01-09 | Fujitsu Denso | Power source |
| JPS58198122A (ja) * | 1982-05-14 | 1983-11-18 | 日本電気株式会社 | スイツチングレギユレ−タ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62230315A (ja) * | 1986-03-28 | 1987-10-09 | 日本電気株式会社 | 電源制御方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH078100B2 (ja) | 1995-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100275051A1 (en) | Power ok distribution for multi-voltage chips | |
| GB2132040A (en) | Power supply system | |
| JPS62126827A (ja) | 電源制御方式 | |
| KR950005528B1 (ko) | 이진신호의 다수결선택에 대한 논리회로망에서의 잠재성에러를 방지하는 방법 | |
| US20210384844A1 (en) | Control system with delayed protection for a three-level inverter | |
| JPH0270223A (ja) | 電源警報回路 | |
| JP3337864B2 (ja) | インバータ並列運転システムの故障検出方法および系統切替方法 | |
| Cluley | Low-level redundancy as a means of improving digital computer reliability | |
| JPS59103516A (ja) | 給電遮断検出方式 | |
| WO2023002040A1 (en) | Power control of a plurality of power converters | |
| JPS63254821A (ja) | Ｃ−ｍｏｓ構造の論理回路 | |
| JPS63240318A (ja) | 無停電電源装置 | |
| JPS6351295B2 (ja) | ||
| JPS63316670A (ja) | 定電圧定周波数インバ−タ群の並列運転回路 | |
| JPS6231341A (ja) | 予備電源装置 | |
| JPS5863042A (ja) | 無停電電源装置 | |
| JPS6227814A (ja) | 故障検出回路 | |
| JPS62230315A (ja) | 電源制御方式 | |
| JPS6070933A (ja) | 無停電電源装置 | |
| JP2001258178A (ja) | Ｉｄ信号重畳式複数電源装置 | |
| SU1608667A1 (ru) | Трехканальное резервированное устройство | |
| JP2550030B2 (ja) | インバータ装置 | |
| JPS6158431A (ja) | 無停電電源装置 | |
| JPS61207138A (ja) | 無停電定電圧定周波電源装置 | |
| JPS59127579A (ja) | 並列冗長方式の電源装置 |