JPS6212671B2 - - Google Patents
Info
- Publication number
- JPS6212671B2 JPS6212671B2 JP55177019A JP17701980A JPS6212671B2 JP S6212671 B2 JPS6212671 B2 JP S6212671B2 JP 55177019 A JP55177019 A JP 55177019A JP 17701980 A JP17701980 A JP 17701980A JP S6212671 B2 JPS6212671 B2 JP S6212671B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- transparent
- tin oxide
- silicon
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010408 film Substances 0.000 claims description 15
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 13
- 229910001887 tin oxide Inorganic materials 0.000 claims description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- 239000010409 thin film Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims 2
- 238000000354 decomposition reaction Methods 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 239000011521 glass Substances 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 6
- 229910003437 indium oxide Inorganic materials 0.000 description 5
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- FUWMBNHWYXZLJA-UHFFFAOYSA-N [Si+4].[O-2].[Ti+4].[O-2].[O-2].[O-2] Chemical compound [Si+4].[O-2].[Ti+4].[O-2].[O-2].[O-2] FUWMBNHWYXZLJA-UHFFFAOYSA-N 0.000 description 1
- AQCDIIAORKRFCD-UHFFFAOYSA-N cadmium selenide Chemical compound [Cd]=[Se] AQCDIIAORKRFCD-UHFFFAOYSA-N 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は、アモルフアスシリコンをグロー放電
によつて、透明絶縁基板上に形成し、電極材料と
して透明電極である酸化スズを用いた薄膜トラン
ジスターに関するものである。
によつて、透明絶縁基板上に形成し、電極材料と
して透明電極である酸化スズを用いた薄膜トラン
ジスターに関するものである。
従来、薄膜トランジスターとしての半導体材料
として電子ビーム蒸着で絶縁基板にもうけた、
CdSe（セレンカドニウム）や、スパツターおよ
び蒸着法で作製された多結晶シリコン、さらに、
グロー放電法を用いてもうけたアモルフアスシリ
コンがある。薄膜トランジスターの構成は、第１
図に示すように、絶縁基板１上に、ソース電極お
よびドレイン電極２を設け、半導体層３、絶縁層
４、ゲート電極５を積み重ねた構造を有してい
る。ゲート電極５に電圧を加えることにより、半
導体層３に電荷が誘起され、誘起された電荷がソ
ース・ドレイン間にかけられている電界によつて
加速され電流が生じる電界効果型トランジスター
である。電界効果型トランジスターの特性として
問題になるのは、ソース・ドレイン電極とゲート
電極間に電流が流れるゲートリークであり、この
ゲートリークが小さい程、特性としては良いと言
える。本発明は、薄膜トランジスターアレーと例
えば液晶表示媒体より成る透過型表示パネルへの
応用を考慮し、絶縁基板にガラス等の透明絶縁基
板１、ソース・ドレイン電極２に酸化スズの透明
電極を用い、半導体層３および絶縁層４にシラン
ガス（SiH4）を一成分とするグロー放電法によつ
て作製したアモルフアスシリコンおよび窒化シリ
コンを用いている。特に、透明電極は、従来から
用いられているものとして、酸化スズ、酸化イン
ジウム等があるが、グロー放電法により作製した
アモルフアスシリコンおよびチツ化シリコンを用
いる場合、ゲートリークという点に関しては、透
明電極として酸化スズを用いる方が、優れている
ことが実験の結果明らかになつた。
として電子ビーム蒸着で絶縁基板にもうけた、
CdSe（セレンカドニウム）や、スパツターおよ
び蒸着法で作製された多結晶シリコン、さらに、
グロー放電法を用いてもうけたアモルフアスシリ
コンがある。薄膜トランジスターの構成は、第１
図に示すように、絶縁基板１上に、ソース電極お
よびドレイン電極２を設け、半導体層３、絶縁層
４、ゲート電極５を積み重ねた構造を有してい
る。ゲート電極５に電圧を加えることにより、半
導体層３に電荷が誘起され、誘起された電荷がソ
ース・ドレイン間にかけられている電界によつて
加速され電流が生じる電界効果型トランジスター
である。電界効果型トランジスターの特性として
問題になるのは、ソース・ドレイン電極とゲート
電極間に電流が流れるゲートリークであり、この
ゲートリークが小さい程、特性としては良いと言
える。本発明は、薄膜トランジスターアレーと例
えば液晶表示媒体より成る透過型表示パネルへの
応用を考慮し、絶縁基板にガラス等の透明絶縁基
板１、ソース・ドレイン電極２に酸化スズの透明
電極を用い、半導体層３および絶縁層４にシラン
ガス（SiH4）を一成分とするグロー放電法によつ
て作製したアモルフアスシリコンおよび窒化シリ
コンを用いている。特に、透明電極は、従来から
用いられているものとして、酸化スズ、酸化イン
ジウム等があるが、グロー放電法により作製した
アモルフアスシリコンおよびチツ化シリコンを用
いる場合、ゲートリークという点に関しては、透
明電極として酸化スズを用いる方が、優れている
ことが実験の結果明らかになつた。
第２図Ａ，Ｂ，Ｃに、透明絶縁基板およびクロ
ム、酸化スズ、酸化インジウムを下地として、グ
ロー放電法によつて作製した、アモルフアスシリ
コンとチツ化シリコンの積層表面を、走査型電子
顕微鏡で20000倍に拡大して撮影した図を示す。
第２図Ａで下地がCr６とガラス（コーニング社
製＃7059）７の場合で見るように、チツ化シリコ
ン膜の表面はなだらかである。第２図Ｂでは、下
地が酸化スズ８およびガラス＃（7059）７の場合
のチツ化シリコン膜の表面を示しているが、酸化
スズ下地のものはやはりなだらかである。しか
し、酸化インジウム下地のアモルフアスシリコン
およびチツ化シリコンの積層表面は、第２図Ｃの
９で見るように凹凸が激しくガラス（SiO2）下地
１０に較べて、表面のあれがひどい。さらに、接
触型膜厚計で、表面状態を調べた様子を第３図
ａ，ｂ，ｃに示す。いずれも倍率は横軸100倍、
たて軸20000倍である。走査型電子顕微鏡で見た
場合と同様に、下地がCr６、ガラス（＃7059）
７、酸化スズ８、ガラス（SiO2）１０の場合は、
きれいな表面の膜が出来ている。しかし、下地が
酸化インジウム９の場合は、最大4000Åの表面の
あれが第３図のｃで見られる。薄膜トランジスタ
ーの半導体層３、絶縁体層４の膜厚は、それぞれ
5000Å前後であるが、表面のあれが4000Åもある
と、ピンホールが多数でき、ゲートリークの大き
な原因になる。したがつて、ソース・ドレインの
電極に透明電極を用いる場合は、電極材料とし
て、酸化インジウムより、酸化スズの方が優れて
いることが、ゲートリークに関しては断言でき
る。
ム、酸化スズ、酸化インジウムを下地として、グ
ロー放電法によつて作製した、アモルフアスシリ
コンとチツ化シリコンの積層表面を、走査型電子
顕微鏡で20000倍に拡大して撮影した図を示す。
第２図Ａで下地がCr６とガラス（コーニング社
製＃7059）７の場合で見るように、チツ化シリコ
ン膜の表面はなだらかである。第２図Ｂでは、下
地が酸化スズ８およびガラス＃（7059）７の場合
のチツ化シリコン膜の表面を示しているが、酸化
スズ下地のものはやはりなだらかである。しか
し、酸化インジウム下地のアモルフアスシリコン
およびチツ化シリコンの積層表面は、第２図Ｃの
９で見るように凹凸が激しくガラス（SiO2）下地
１０に較べて、表面のあれがひどい。さらに、接
触型膜厚計で、表面状態を調べた様子を第３図
ａ，ｂ，ｃに示す。いずれも倍率は横軸100倍、
たて軸20000倍である。走査型電子顕微鏡で見た
場合と同様に、下地がCr６、ガラス（＃7059）
７、酸化スズ８、ガラス（SiO2）１０の場合は、
きれいな表面の膜が出来ている。しかし、下地が
酸化インジウム９の場合は、最大4000Åの表面の
あれが第３図のｃで見られる。薄膜トランジスタ
ーの半導体層３、絶縁体層４の膜厚は、それぞれ
5000Å前後であるが、表面のあれが4000Åもある
と、ピンホールが多数でき、ゲートリークの大き
な原因になる。したがつて、ソース・ドレインの
電極に透明電極を用いる場合は、電極材料とし
て、酸化インジウムより、酸化スズの方が優れて
いることが、ゲートリークに関しては断言でき
る。
さらに、下地電極に酸化スズを用いた場合、窒
化シリコンの膜厚が3000Å以下であれば、ソー
ス・ドレイン間電圧を30V、ゲート電圧を40Vと
するとゲートリーク電流が平均100〜300nA流れ
てしまい実用にならないことが明らかになつた。
また、窒化膜の厚みが5000Å以上になるとゲート
絶縁層容量が小さくなるためソース・ドレイン間
を流れるON電流として満足な値がとれない。実
験の結果、下地電極が酸化スズ、チツ化シリコン
の膜厚が3000Å〜5000Åにすると、ゲート電圧
40Vでゲートリーク電流は50nA以下におさえら
れ、またトランジスターとしてのON―OFF電流
比がソース・ドレイン間30V、ゲート電圧30Vで
103以上とれて、使用に耐えうるトランジスター
が得られることが明らかになつた。
化シリコンの膜厚が3000Å以下であれば、ソー
ス・ドレイン間電圧を30V、ゲート電圧を40Vと
するとゲートリーク電流が平均100〜300nA流れ
てしまい実用にならないことが明らかになつた。
また、窒化膜の厚みが5000Å以上になるとゲート
絶縁層容量が小さくなるためソース・ドレイン間
を流れるON電流として満足な値がとれない。実
験の結果、下地電極が酸化スズ、チツ化シリコン
の膜厚が3000Å〜5000Åにすると、ゲート電圧
40Vでゲートリーク電流は50nA以下におさえら
れ、またトランジスターとしてのON―OFF電流
比がソース・ドレイン間30V、ゲート電圧30Vで
103以上とれて、使用に耐えうるトランジスター
が得られることが明らかになつた。
現在、薄膜トランジスターアレーは、液晶のよ
うな電気光学的閾値特性が明確でない表示媒体を
マトリクス駆動して、満足なコントラストの表示
を得る目的で利用される方向にあるが、その場
合、ゲートリークは液晶セルに充電した電荷を放
電させたり、満足なゲート電圧を供給できなかつ
たりして、点状ないし線状の表示ムラ発生の原因
となる。しかも、液晶のような受光型の表示素子
に用いる電極はコントラストに優れた明るい透過
型表示を構成できる点で透明電極の方が有利であ
る。したがつて、液晶のような表示素子に対する
補助としての薄膜トランジスターは、透明電極を
有し、ゲートリークの少いものが望まれる。酸化
スズを透明電極として使用し、アモルフアスシリ
コン及び膜厚3000Å〜5000Åのチツ化シリコンを
ゲート絶縁層として用いた薄膜トランジスターア
レーは、上記の点に関して優れた特性を示し多数
の絵素よりなる平板型のＸ―Ｙマトリクス表示装
置に極めて有用なものとなり得る。
うな電気光学的閾値特性が明確でない表示媒体を
マトリクス駆動して、満足なコントラストの表示
を得る目的で利用される方向にあるが、その場
合、ゲートリークは液晶セルに充電した電荷を放
電させたり、満足なゲート電圧を供給できなかつ
たりして、点状ないし線状の表示ムラ発生の原因
となる。しかも、液晶のような受光型の表示素子
に用いる電極はコントラストに優れた明るい透過
型表示を構成できる点で透明電極の方が有利であ
る。したがつて、液晶のような表示素子に対する
補助としての薄膜トランジスターは、透明電極を
有し、ゲートリークの少いものが望まれる。酸化
スズを透明電極として使用し、アモルフアスシリ
コン及び膜厚3000Å〜5000Åのチツ化シリコンを
ゲート絶縁層として用いた薄膜トランジスターア
レーは、上記の点に関して優れた特性を示し多数
の絵素よりなる平板型のＸ―Ｙマトリクス表示装
置に極めて有用なものとなり得る。
第１図は、薄膜トランジスターを、ガラス上に
作製した要部拡大断面図、第２図Ａ，Ｂ，Ｃは、
ガラスおよび電極下地にアモルフアスシリコンと
チツ化シリコンを積層した表面の走査型電子顕微
鏡写真、第３図ａ，ｂ，ｃは、アモルフアスシリ
コンとチツ化シリコンの積層表面を接触型膜厚計
で測定した図である。 １……ガラス等透明絶縁基板、２……ソース・
ドレイン電極、３……半導体層、４……絶縁膜
層、５……ゲート電極、６，７，８，９，１０…
…アモルフアスシリコンとチツ化シリコンの積層
表面状態。
作製した要部拡大断面図、第２図Ａ，Ｂ，Ｃは、
ガラスおよび電極下地にアモルフアスシリコンと
チツ化シリコンを積層した表面の走査型電子顕微
鏡写真、第３図ａ，ｂ，ｃは、アモルフアスシリ
コンとチツ化シリコンの積層表面を接触型膜厚計
で測定した図である。 １……ガラス等透明絶縁基板、２……ソース・
ドレイン電極、３……半導体層、４……絶縁膜
層、５……ゲート電極、６，７，８，９，１０…
…アモルフアスシリコンとチツ化シリコンの積層
表面状態。
Claims (1)
- １ 透明絶縁基板上に、少くともソースおよびド
レイン電極となる透明電極、グロー放電分解法で
設けたアモルフアスシリコン膜とチツ化シリコン
膜の積層およびその上に設けられたゲート電極膜
より構成される電界効果型薄膜トランジスターに
おいて、前記透明電極は酸化スズより成り、前記
チツ化シリコンの膜厚は、3000Å〜5000Åの範囲
にあることを特徴とする薄膜トランジスター。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55177019A JPS57100766A (en) | 1980-12-15 | 1980-12-15 | Thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55177019A JPS57100766A (en) | 1980-12-15 | 1980-12-15 | Thin film transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57100766A JPS57100766A (en) | 1982-06-23 |
| JPS6212671B2 true JPS6212671B2 (ja) | 1987-03-19 |
Family
ID=16023730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55177019A Granted JPS57100766A (en) | 1980-12-15 | 1980-12-15 | Thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57100766A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5965882A (ja) * | 1982-10-06 | 1984-04-14 | ホシデン株式会社 | 液晶表示器 |
-
1980
- 1980-12-15 JP JP55177019A patent/JPS57100766A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57100766A (en) | 1982-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0419160B1 (en) | Amorphous silicon semiconductor devices | |
| US5614427A (en) | Method of making an array of TFTs having reduced parasitic capacitance | |
| KR100710120B1 (ko) | 액티브 매트릭스형 액정 표시 장치 | |
| EP0376437A2 (en) | An active matrix type liquid crystal display | |
| US7671931B2 (en) | Liquid crystal display device and method of fabricating the same | |
| KR100468994B1 (ko) | 액티브 매트릭스형 표시 장치 및 박막 트랜지스터의 제조 방법 | |
| JPH0644625B2 (ja) | アクティブマトリックス液晶表示素子用薄膜トランジスタ | |
| US5042917A (en) | Liquid crystal matrix display unit | |
| US5191322A (en) | Active-matrix display device | |
| JPH0348671B2 (ja) | ||
| JPH0582069B2 (ja) | ||
| JPS6212671B2 (ja) | ||
| JP2755683B2 (ja) | アクテブマトリクス型液晶表示装置 | |
| US4979006A (en) | Reverse staggered type silicon thin film transistor | |
| JPH0727900B2 (ja) | 半導体装置の製造方法 | |
| JP3119233B2 (ja) | 液晶表示装置及びその製造方法 | |
| US6903797B2 (en) | Method of fabricating liquid crystal display device | |
| JPH0653506A (ja) | 薄膜トランジスタ | |
| JPH01288828A (ja) | 薄膜トランジスタ | |
| Tanaka et al. | A thin-film transistor with a very thin a-Si: H layer and its application for an LC panel | |
| JPS60109285A (ja) | 薄膜トランジスタ | |
| JPH0277159A (ja) | 薄膜半導体素子 | |
| JP2818013B2 (ja) | 薄膜トランジスタ装置およびその装置を製造する方法 | |
| JPH05129331A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH02150067A (ja) | 薄膜半導体装置 |