JPS62126456A - 並列演算処理装置 - Google Patents
並列演算処理装置Info
- Publication number
- JPS62126456A JPS62126456A JP26504285A JP26504285A JPS62126456A JP S62126456 A JPS62126456 A JP S62126456A JP 26504285 A JP26504285 A JP 26504285A JP 26504285 A JP26504285 A JP 26504285A JP S62126456 A JPS62126456 A JP S62126456A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic
- processing unit
- units
- central processing
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Multi Processors (AREA)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26504285A JPS62126456A (ja) | 1985-11-27 | 1985-11-27 | 並列演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26504285A JPS62126456A (ja) | 1985-11-27 | 1985-11-27 | 並列演算処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62126456A true JPS62126456A (ja) | 1987-06-08 |
| JPH051505B2 JPH051505B2 (enExample) | 1993-01-08 |
Family
ID=17411773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26504285A Granted JPS62126456A (ja) | 1985-11-27 | 1985-11-27 | 並列演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62126456A (enExample) |
-
1985
- 1985-11-27 JP JP26504285A patent/JPS62126456A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH051505B2 (enExample) | 1993-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5056011A (en) | Direct memory access controller with expedited error control | |
| US5640570A (en) | Information handling system for transmitting contents of line register from asynchronous controller to shadow register in another asynchronous controller determined by shadow register address buffer | |
| JPS62126456A (ja) | 並列演算処理装置 | |
| JPS6240751B2 (enExample) | ||
| JPH1063617A (ja) | シリアル通信装置 | |
| JPS6239792B2 (enExample) | ||
| JPH0628313A (ja) | シリアルインタフェース回路 | |
| JPS5864529A (ja) | 計算機システムの入出力制御装置 | |
| JPH07191934A (ja) | 二重バス装置 | |
| JP2000295114A (ja) | データ転送回路 | |
| JP2638505B2 (ja) | バスインタフェース装置 | |
| JPH0385660A (ja) | 入出力制御システム | |
| JP2666782B2 (ja) | 多重バス制御システム | |
| JPS60183659A (ja) | 情報転送制御方式 | |
| JPH03271960A (ja) | インテリジェントcpu間結合装置 | |
| JPS6049465A (ja) | マイクロコンピユ−タ間のデ−タ転送方法 | |
| JPS63205726A (ja) | マイクロコンピユ−タ | |
| JPH0380359A (ja) | プロセッサ間通信方式 | |
| JPH064456A (ja) | データ転送制御装置 | |
| JPH0728392A (ja) | プログラマブルコントローラ | |
| JPH0561609A (ja) | 磁気デイスク装置 | |
| JPH0248762A (ja) | コンピュータ・システム | |
| JPH05143531A (ja) | データ処理装置 | |
| JPS61241856A (ja) | レジスタの割込解除方式 | |
| JPH0113575B2 (enExample) |