JPS62125433A - 演算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は演算装置に関し、特に数値演算プロセッサに内
蔵された演算装置に関する。

〔従来の技術〕

従来、この種の演算装置は、第５図に一例のブロック図
を示すように、内部を大きく演算部３と入・出力回路接
続制御部２に分けている。そして、入・出力回路接続制
御部２が動作中は外部端子１にフラグがセットされ、外
部へそのフラグの状態を知らせている。又、演算部３が
動作中も同一のフラグがセットされ外部へ知らせている
。このように、外部からは同一の一種類の動作モードを
示すフラグしか持っていないように見える。

［゛発明が解決しようとする問題点〕 上述した従来の演算装置は、演算部３が動作中であって
も、入・出力回路接続制御部２にかかわる命令の内いく
つかは命令が実行される。しかし、演算部３が動作中の
場合、少くとも演算部３を使う命令は避けなければなら
ない。

ここで、数値演算プロセッサの場合、演算部３は機能上
指数演算部と仮数演算部とに分けられる。

このため、例えば、根演算命令、掛算命令、割算命令に
おいては、指数演算部と仮数演算部との動作頻度が大き
く相離れている。

即ち、根演算命令では、指数演算部は単純に右シフトと
し１／２とすると終わる。同様に掛算、割算の場合も指
数演算部は加減算の演算−回だけで終る。

一方、仮数演算部では、その時指数演算部にかかる演算
の数十〜数百倍のクロック数を消費して演算を行ってい
る。

このように、命令の種類によっては、指数演算部が全く
動作しない時間が多くあり、ハードウェアにむだを発生
するという問題点がある。

本発明の目的は、ハードウェアにむだの発生しない演算
装置を提供することにある。

〔問題点を解決するための手段〕

本発明の演算装置は、仮数演算部と、指数演算部と、前
記仮数演算部と指数演算部との動作を制御するマイクロ
プログラム記憶部と、該マイクロプログラム記憶部の制
御にしたがって外部との入・出力制御を行う入・出力回
路接続制御部と、前記仮数演算部と指数演算部と入・出
力回路接続制御部との動作状態を監視するためそれぞれ
に接続される外部端子とを含んで構成される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の第］の実施例のプロ・ツク図である。

第１図に示すように、演算装置は入・出力回路接続制御
部２と、マイクロプログラム記憶部４と、指数演算部５
と、仮数演算部６と、動作状態表示のため外部端子ＩＡ
、ｌａ、ｌｃとを含んで構成される。

人・出力回路接続制御部２のみが動作中の時は外部端子
ＩＡがアクティブになる。また、指数演算部５がマイク
ロプログラム記憶部４の制御で動作中は外部端子ＩＢが
アクティブになる。同様に、仮数演算部６が動作中は外
部端子１゜がアクティブになる。

外部端子］Ａ、ＩＢ、ＩＣを利用することで、現在演算
装置のどの部分が空いているか、即ち、動作可能である
かが外部から判断できる。

第２図は第１図に示す演算回路の動作を説明するための
タイム図である。

第２図に示すように、指数演算部５と仮数演算部６との
動作が重ならない時間帯Ｔ８において、指数演算部５が
動作していないことが判断できるので、第２図に点線で
示すように、この時間帯に指数演算部５のアクセスが可
能となる。

第３図は本発明の第２の実施例のブロック図である。

第２の実施例では、外部端子ＬＡ、ＩＢ、ＩＣからの動
作状態を示すデータはエンコーダ７により符号化され、
外部端子ＩＤ’、ＩＥから出力される。。

第４図は本発明の第３の実施例のブロック図である。

第３の実施例では、仮数演算部６に対しては仮数部マイ
クロプログラム記憶部４Ａ、指数演算部５に対しては指
数部マイクロプログラム記憶部４　＋ｓがそれぞれ対応
することにより、マイクロッ。

ログラム記憶部４のハードウェアの利用効率を向上でき
る。

〔発明の効果〕

以上説明したように本発明の演算装置は、入・出力回路
接続制御部、指数演算部及び仮数演算部にそれぞれ外部
端子を設け、各部の動作状態を外部に知らせることによ
り、マスクプロセッサから見てむだになる時間を極力少
くすることができるので、数値演算プロセッサの時分割
的利用を有効に活用して、複数の命令を指数演算部と仮
数演算部でそれぞれ同時に実行できハードウェアにむだ
が発生しないという効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例のブロック図、第２図は
第１図に示す演算装置の動作を説明するためのタイム図
、第３図は本発明の第２の実施例のブロック図、第４図
は本発明の第３の実施例のプロ・ツク図、第５図は従来
の演算装置の一例のブロック図である。 １．１Ａ　、１Ｂ　、　　１ｃ　、ｉｏ　、ｌａ−外部
端子、２・・・入　出力回路接続制御部、３・・演算部
、４・・・マイクロプログラム記憶部、４Ａ・・・仮数
部マイクロプログラム記憶部、４　ａ・・・指数部マイ
クロプログラム記憶部、５・・・指数演算部、６・・・
仮数演算部７・・・エンコーダ、 代理人　弁理士　　内　原　　音 第２図 第４図 東５図

Claims (1)

【特許請求の範囲】
1. 仮数演算部と、指数演算部と、前記仮数演算部と指数演
   算部との動作を制御するマイクロプログラム記憶部と、
   該マイクロプログラム記憶部の制御にしたがって外部と
   の入・出力制御を行う入・出力回路接続制御部と、前記
   仮数演算部と指数演算部と入・出力回路接続制御部との
   動作状態を監視するためそれぞれに接続される外部端子
   とを含むことを特徴とする演算装置。