JPH0566811A - プログラマブル制御装置 - Google Patents
プログラマブル制御装置Info
- Publication number
- JPH0566811A JPH0566811A JP25600791A JP25600791A JPH0566811A JP H0566811 A JPH0566811 A JP H0566811A JP 25600791 A JP25600791 A JP 25600791A JP 25600791 A JP25600791 A JP 25600791A JP H0566811 A JPH0566811 A JP H0566811A
- Authority
- JP
- Japan
- Prior art keywords
- control
- controlled
- unit
- programmable
- side bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【目的】 既存のハードウエアを有効に利用しながら機
能処理を容易にバージョンアップできる。 【構成】 接続部１０３を介して第２のバスライン（制
御部側バス１０４）が接続されると、プログラマブル制
御部（プログラマブル制御部１０２）の制御部が記憶部
に記憶された制御プログラムに基づいて被制御機器１０
１を外部制御可能に構成したことを特徴とする。
能処理を容易にバージョンアップできる。 【構成】 接続部１０３を介して第２のバスライン（制
御部側バス１０４）が接続されると、プログラマブル制
御部（プログラマブル制御部１０２）の制御部が記憶部
に記憶された制御プログラムに基づいて被制御機器１０
１を外部制御可能に構成したことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、プログラマブル制御装
置に係り、特に汎用バスに外部接続される制御部が被制
御機器を外部制御可能な装置に関するものである。
置に係り、特に汎用バスに外部接続される制御部が被制
御機器を外部制御可能な装置に関するものである。
【０００２】
【従来の技術】従来、内部に制御機能を有する機器で
は、ハードロジックによって機器の動作機能の制御を行
うタイプと、機器内部に制御プログラムとＣＰＵを内蔵
していて前記制御プログラムに従ってＣＰＵが機器の動
作機能を制御するタイプの２種類のタイプが知られてい
る。また、後者のタイプの機器ではコンピュータ機器等
の制御プログラムを外部から入力する手段を備え、機器
のハードウエアは同一であるが、入力された制御プログ
ラムによって全く別の機能を有する機器として動作させ
ることができるものとする。
は、ハードロジックによって機器の動作機能の制御を行
うタイプと、機器内部に制御プログラムとＣＰＵを内蔵
していて前記制御プログラムに従ってＣＰＵが機器の動
作機能を制御するタイプの２種類のタイプが知られてい
る。また、後者のタイプの機器ではコンピュータ機器等
の制御プログラムを外部から入力する手段を備え、機器
のハードウエアは同一であるが、入力された制御プログ
ラムによって全く別の機能を有する機器として動作させ
ることができるものとする。
【０００３】図３は従来のプログラマブル制御装置の構
成例を示すブロック図である。
成例を示すブロック図である。
【０００４】図において、２０１は機器全体の制御を行
うＣＰＵで、ＲＯＭ２０２に格納されたプログラムを解
釈実行することによって機器を総括的に制御している。
２０３はＲＡＭで、ＣＰＵ２０１が実行時に使用する作
業用のメモリとして機能する。ＲＯＭ２０２およびＲＡ
Ｍ２０３はＣＰＵ２０１からアドレスバスＳ２０１に出
力されるアドレスによって選択され、ＲＯＭ２０２の場
合はメモリの内容をデータバスＳ２０２に出力し、ＲＡ
Ｍ２０３の場合はデータバスＳ２０２に対するデータの
入出力を行う。２０４は第１のＩ／Ｏ部であり、ＣＰＵ
２０１から出力されるＩ／Ｏアドレスによって選択さ
れ、ＣＰＵ２０１から出力される制御データを情報表示
部２０５に送ることによって情報表示部２０５の制御が
行われる。２０６は第２のＩ／Ｏ部であり、第１のＩ／
Ｏ部２０４と同様にＣＰＵ２０１から出力される制御デ
ータを情報出力部２０７に送ることにより、情報出力部
２０７の制御が行われ、図示しない機器内部のメカ制御
部や機器外部への情報出力が行われる。２０８は第３の
Ｉ／Ｏ部（入出力インタフェース部）で、情報入力部２
０９からの制御情報および情報をＣＰＵ２０１に入力す
る。２１０は第４のＩ／Ｏ部（入出力インタフェース
部）で、情報検出部２１１から検出された制御情報およ
び情報をＣＰＵ２０１に入力する。
うＣＰＵで、ＲＯＭ２０２に格納されたプログラムを解
釈実行することによって機器を総括的に制御している。
２０３はＲＡＭで、ＣＰＵ２０１が実行時に使用する作
業用のメモリとして機能する。ＲＯＭ２０２およびＲＡ
Ｍ２０３はＣＰＵ２０１からアドレスバスＳ２０１に出
力されるアドレスによって選択され、ＲＯＭ２０２の場
合はメモリの内容をデータバスＳ２０２に出力し、ＲＡ
Ｍ２０３の場合はデータバスＳ２０２に対するデータの
入出力を行う。２０４は第１のＩ／Ｏ部であり、ＣＰＵ
２０１から出力されるＩ／Ｏアドレスによって選択さ
れ、ＣＰＵ２０１から出力される制御データを情報表示
部２０５に送ることによって情報表示部２０５の制御が
行われる。２０６は第２のＩ／Ｏ部であり、第１のＩ／
Ｏ部２０４と同様にＣＰＵ２０１から出力される制御デ
ータを情報出力部２０７に送ることにより、情報出力部
２０７の制御が行われ、図示しない機器内部のメカ制御
部や機器外部への情報出力が行われる。２０８は第３の
Ｉ／Ｏ部（入出力インタフェース部）で、情報入力部２
０９からの制御情報および情報をＣＰＵ２０１に入力す
る。２１０は第４のＩ／Ｏ部（入出力インタフェース
部）で、情報検出部２１１から検出された制御情報およ
び情報をＣＰＵ２０１に入力する。
【０００５】
【発明が解決しようとする課題】しかしながら、後者の
ように外部から制御プログラムを入力して機器制御を行
える機器であっても、内蔵されたハードウエアが同一で
あるため、技術の進歩に伴ってすぐに陳腐化してしまう
という問題点があった。
ように外部から制御プログラムを入力して機器制御を行
える機器であっても、内蔵されたハードウエアが同一で
あるため、技術の進歩に伴ってすぐに陳腐化してしまう
という問題点があった。
【０００６】つまり、現在の半導体技術の進歩によりＣ
ＰＵ２０１の性能，メモリ、例えばＲＡＭ２０３の高容
量化，高速化等が日に日に進歩するため、ハードウエア
が固定化された機器においては、これらの技術を既存の
機器に取り入れることができないため、上記技術を取り
入れた新規の機器を開発するというプロセスが採用され
る場合が多い。このため、市場に出荷された新規投入機
器に代わる承継機器等に至るまでの商品のライフタイム
が短縮化し、有効資源の浪費を招来してしまう等の問題
もあった。
ＰＵ２０１の性能，メモリ、例えばＲＡＭ２０３の高容
量化，高速化等が日に日に進歩するため、ハードウエア
が固定化された機器においては、これらの技術を既存の
機器に取り入れることができないため、上記技術を取り
入れた新規の機器を開発するというプロセスが採用され
る場合が多い。このため、市場に出荷された新規投入機
器に代わる承継機器等に至るまでの商品のライフタイム
が短縮化し、有効資源の浪費を招来してしまう等の問題
もあった。
【０００７】本発明は、上記の問題点を解決するために
なされたもので、外部から新規のコントローラをバス接
続可能とすることにより、既存の制御機器内のコントロ
ーラ等の機能が陳腐化しても、既存のハードウエアを有
効に利用しながら機能処理を容易にバージョンアップで
きるプログラマブル制御装置を得ることを目的とする。
なされたもので、外部から新規のコントローラをバス接
続可能とすることにより、既存の制御機器内のコントロ
ーラ等の機能が陳腐化しても、既存のハードウエアを有
効に利用しながら機能処理を容易にバージョンアップで
きるプログラマブル制御装置を得ることを目的とする。
【０００８】
【課題を解決するための手段】本発明に係るプログラマ
ブル制御装置は、第１のバスラインを介して接続される
デバイスを制御する制御部を備えた被制御機器と、第１
のバスラインに外部から着脱自在に第２のバスラインを
接続する接続部とを有し、この第２のバスラインに対し
て被制御機器を外部制御する制御プログラムを記憶する
記憶部およびこの記憶部に記憶された制御プログラムを
実行する制御部とを備えるプログラマブル制御部を接続
可能に構成したものである。
ブル制御装置は、第１のバスラインを介して接続される
デバイスを制御する制御部を備えた被制御機器と、第１
のバスラインに外部から着脱自在に第２のバスラインを
接続する接続部とを有し、この第２のバスラインに対し
て被制御機器を外部制御する制御プログラムを記憶する
記憶部およびこの記憶部に記憶された制御プログラムを
実行する制御部とを備えるプログラマブル制御部を接続
可能に構成したものである。
【０００９】また、記憶部およびプログラマブル制御部
をワンチップで構成したものである。
をワンチップで構成したものである。
【００１０】さらに、記憶部に任意の情報を入力設定す
る設定手段を設け、この設定手段をプログラマブル制御
部に接続可能に構成したものである。
る設定手段を設け、この設定手段をプログラマブル制御
部に接続可能に構成したものである。
【００１１】
【作用】本発明においては、接続部を介して第２のバス
ラインが接続されると、プログラマブル制御部の制御部
が記憶部に記憶された制御プログラムに基づいて被制御
機器を外部制御可能とする。
ラインが接続されると、プログラマブル制御部の制御部
が記憶部に記憶された制御プログラムに基づいて被制御
機器を外部制御可能とする。
【００１２】また、記憶部およびプログラマブル制御部
をワンチップで構成し、プログラマブル制御部を小型化
することを可能とする。
をワンチップで構成し、プログラマブル制御部を小型化
することを可能とする。
【００１３】さらに、設定手段がプログラマブル制御部
に接続されると、記憶部に記憶された被制御機器に対す
る種々のパラメータ等を書き換え設定可能とする。
に接続されると、記憶部に記憶された被制御機器に対す
る種々のパラメータ等を書き換え設定可能とする。
【００１４】
【実施例】図１は本発明の一実施例を示すプログラマブ
ル制御装置の要部構成を説明するブロック図であり、以
下、構成ならびに動作について説明する。
ル制御装置の要部構成を説明するブロック図であり、以
下、構成ならびに動作について説明する。
【００１５】図において、１０１は被制御機器であり、
プログラマブル制御部１０２によって制御される機器本
体である。プログラマブル制御部１０２は被制御機器１
０１を制御するためのワンチップマイクロコンピュータ
１１５やこのワンチップマイクロコンピュータ１１５を
動作させるための図示しないクロック発生回路等の周辺
回路を含んでいる。また、ワンチップマイクロコンピュ
ータ１１５内部にはプログラム用のＲＯＭ，ＲＡＭ，Ｉ
／Ｏポート等の回路が含まれている。
プログラマブル制御部１０２によって制御される機器本
体である。プログラマブル制御部１０２は被制御機器１
０１を制御するためのワンチップマイクロコンピュータ
１１５やこのワンチップマイクロコンピュータ１１５を
動作させるための図示しないクロック発生回路等の周辺
回路を含んでいる。また、ワンチップマイクロコンピュ
ータ１１５内部にはプログラム用のＲＯＭ，ＲＡＭ，Ｉ
／Ｏポート等の回路が含まれている。
【００１６】１０４は制御部側バスで、接続部１０３を
介して被制御部側バス１０５に接続され、この制御部側
バス１０４に対してワンチップマイクロコンピュータ１
１５が被制御機器１０１を外部制御可能となる。なお、
本実施例において、制御部側バス１０４，被制御部側バ
ス１０５のアドレスバスおよびデータバスのバス幅は３
２ビットで構成され、その他に電源，メモリ制御信号，
ＤＭＡ制御信号，ＣＰＵへの割込み制御信号，システム
クロック等の各制御信号ラインを含んでシステムバスが
構成される。１０６は第１のＩ／Ｏ部で、接続部１０
３，被制御部側バス１０５を介して受け取った制御部側
バス１０４上の制御情報および情報を情報表示部１１１
に表示する。１０７は第２のＩ／Ｏ部で、接続部１０
３，被制御部側バス１０５を介して受け取った制御部側
バス１０４上の制御情報および情報を情報出力部１１４
に出力する。１０８は第３のＩ／Ｏ部で、情報入力部１
１２から入力された情報を被制御部側バス１０５，接続
部１０３を介して制御部側バス１０４上に出力する。１
０９は第４のＩ／Ｏ部で、情報検出部１１３から検出さ
れた制御情報および情報を被制御部側バス１０５，接続
部１０３を介して制御部側バス１０４上に出力する。
介して被制御部側バス１０５に接続され、この制御部側
バス１０４に対してワンチップマイクロコンピュータ１
１５が被制御機器１０１を外部制御可能となる。なお、
本実施例において、制御部側バス１０４，被制御部側バ
ス１０５のアドレスバスおよびデータバスのバス幅は３
２ビットで構成され、その他に電源，メモリ制御信号，
ＤＭＡ制御信号，ＣＰＵへの割込み制御信号，システム
クロック等の各制御信号ラインを含んでシステムバスが
構成される。１０６は第１のＩ／Ｏ部で、接続部１０
３，被制御部側バス１０５を介して受け取った制御部側
バス１０４上の制御情報および情報を情報表示部１１１
に表示する。１０７は第２のＩ／Ｏ部で、接続部１０
３，被制御部側バス１０５を介して受け取った制御部側
バス１０４上の制御情報および情報を情報出力部１１４
に出力する。１０８は第３のＩ／Ｏ部で、情報入力部１
１２から入力された情報を被制御部側バス１０５，接続
部１０３を介して制御部側バス１０４上に出力する。１
０９は第４のＩ／Ｏ部で、情報検出部１１３から検出さ
れた制御情報および情報を被制御部側バス１０５，接続
部１０３を介して制御部側バス１０４上に出力する。
【００１７】この図に示されるように、従来機器本体に
組み込まれる形態で構成されていた制御部を機器本体か
ら分離し、被制御機器１０１とプログラム制御部１０２
とに分割し、使用時は両者の制御部側バス１０４と被制
御部側バス１０５を接続部１０３で接続して用いるよう
に構成されているので、ＣＰＵの機能およびメモリが既
存のハードウエアの性能よりも向上した際には、プログ
ラマブル制御部１０２のみを新たに変更して行くことに
より、被制御機器１０１の実質的なハード構成を変更す
ることなく、機器のパフォーマンスを向上することがで
きる。なお、制御部側バス１０４および被制御部側バス
１０５は標準化された不変のもので構成されているもの
とする。
組み込まれる形態で構成されていた制御部を機器本体か
ら分離し、被制御機器１０１とプログラム制御部１０２
とに分割し、使用時は両者の制御部側バス１０４と被制
御部側バス１０５を接続部１０３で接続して用いるよう
に構成されているので、ＣＰＵの機能およびメモリが既
存のハードウエアの性能よりも向上した際には、プログ
ラマブル制御部１０２のみを新たに変更して行くことに
より、被制御機器１０１の実質的なハード構成を変更す
ることなく、機器のパフォーマンスを向上することがで
きる。なお、制御部側バス１０４および被制御部側バス
１０５は標準化された不変のもので構成されているもの
とする。
【００１８】このように本実施例のプログラマブル制御
装置は、接続部を介して第２のバスラインが接続される
と、プログラマブル制御部の制御部が記憶部に記憶され
た制御プログラムに基づいて被制御機器を外部制御可能
に構成され、容易にバージンアップされた外部ＣＰＵに
より機能アップされた種々の処理を被制御機器に実行さ
せることができる。
装置は、接続部を介して第２のバスラインが接続される
と、プログラマブル制御部の制御部が記憶部に記憶され
た制御プログラムに基づいて被制御機器を外部制御可能
に構成され、容易にバージンアップされた外部ＣＰＵに
より機能アップされた種々の処理を被制御機器に実行さ
せることができる。
【００１９】また、記憶部およびプログラマブル制御部
をワンチップで構成することにより、プログラマブル制
御部の構成を小型化することができる。
をワンチップで構成することにより、プログラマブル制
御部の構成を小型化することができる。
【００２０】なお、上記実施例ではプログラマブル制御
部１０２がワンチップマイクロコンピュータ１１５によ
り構成される場合ついて説明したが、図２に示すように
ＣＰＵ１１６，ＲＯＭ１１７，ＲＡＭ１１８，Ｉ／Ｏポ
ート１１９等から構成され、かつ入力設定部１２０等か
らＩ／Ｏポート１１９を介してＲＡＭ１１８に設定した
いパラメータ等を任意に設定できるように構成されてい
ても良い。
部１０２がワンチップマイクロコンピュータ１１５によ
り構成される場合ついて説明したが、図２に示すように
ＣＰＵ１１６，ＲＯＭ１１７，ＲＡＭ１１８，Ｉ／Ｏポ
ート１１９等から構成され、かつ入力設定部１２０等か
らＩ／Ｏポート１１９を介してＲＡＭ１１８に設定した
いパラメータ等を任意に設定できるように構成されてい
ても良い。
【００２１】このように記憶部となるＲＡＭ１１８に任
意の情報を入力設定部１２０から設定可能に構成するこ
とにより、固定化されていたパラメータ等を容易に書き
換えることができる。
意の情報を入力設定部１２０から設定可能に構成するこ
とにより、固定化されていたパラメータ等を容易に書き
換えることができる。
【００２２】図２は本発明の他の実施例を示すプログラ
マブル制御装置の要部構成を説明するブロック図であ
り、１０２Ａ，１０２Ｂはプログラマブル制御部であ
り、プログラマブル制御部１０２Ａは図１に示したプロ
グラマブル制御部１０２と同等に機能し、プログラマブ
ル制御部１０２Ｂは接続部１０３を介して被制御機器１
０１を制御可能となる。
マブル制御装置の要部構成を説明するブロック図であ
り、１０２Ａ，１０２Ｂはプログラマブル制御部であ
り、プログラマブル制御部１０２Ａは図１に示したプロ
グラマブル制御部１０２と同等に機能し、プログラマブ
ル制御部１０２Ｂは接続部１０３を介して被制御機器１
０１を制御可能となる。
【００２３】なお、接続部１０３を複数備え、同時にプ
ログラマブル制御部１０２Ａ，１０２Ｂが併設された状
態で、使用者がディップスイッチ等により、何れかのプ
ログラマブル制御部１０２Ａ，１０２Ｂを選択できるよ
うに構成してもよい。
ログラマブル制御部１０２Ａ，１０２Ｂが併設された状
態で、使用者がディップスイッチ等により、何れかのプ
ログラマブル制御部１０２Ａ，１０２Ｂを選択できるよ
うに構成してもよい。
【００２４】また、上記実施例ではプログラマブル制御
部の形態は限定されていないが、プログラマブル制御部
をカードの形態として構成し、接続部１０３にカ−ド本
体がコネクタ接続することにより、被制御部側バス１０
５にバス接続される構成としても良い。
部の形態は限定されていないが、プログラマブル制御部
をカードの形態として構成し、接続部１０３にカ−ド本
体がコネクタ接続することにより、被制御部側バス１０
５にバス接続される構成としても良い。
【００２５】
【発明の効果】以上説明したように、本発明は接続部を
介して第２のバスラインが接続されると、プログラマブ
ル制御部の制御部が記憶部に記憶された制御プログラム
に基づいて被制御機器を外部制御可能に構成したので、
何ら被制御機器のハード構成を変更することなく、制御
主体を外部に切り換えてバージンアップされた種々の制
御プログラムに基づいて被制御機器を制御できる。
介して第２のバスラインが接続されると、プログラマブ
ル制御部の制御部が記憶部に記憶された制御プログラム
に基づいて被制御機器を外部制御可能に構成したので、
何ら被制御機器のハード構成を変更することなく、制御
主体を外部に切り換えてバージンアップされた種々の制
御プログラムに基づいて被制御機器を制御できる。
【００２６】また、記憶部およびプログラマブル制御部
をワンチップで構成したので、プログラマブル制御部の
構成を小型化できる。
をワンチップで構成したので、プログラマブル制御部の
構成を小型化できる。
【００２７】さらに、設定手段がプログラマブル制御部
に接続されると、記憶部に記憶された被制御機器に対す
る種々のパラメータ等を書き換え設定可能に構成したの
で、プログラマブル制御部の制御プログラムのバグ等に
対応して適正なパラメータ設定を更新設定することがで
きる。
に接続されると、記憶部に記憶された被制御機器に対す
る種々のパラメータ等を書き換え設定可能に構成したの
で、プログラマブル制御部の制御プログラムのバグ等に
対応して適正なパラメータ設定を更新設定することがで
きる。
【００２８】従って、接続されるプログラマブル制御部
の制御に見合った処理速度で被制御機器を外部制御でき
るため、被制御機器の本来の処理速度よりも高速処理可
能となり、機能アップされた種々の処理を被制御機器に
実行することができる。また、ハード構成を変更するこ
となく被制御機器を使用することができ、製品のライフ
サイクルを延命することができる等の幾多の効果を奏す
る。
の制御に見合った処理速度で被制御機器を外部制御でき
るため、被制御機器の本来の処理速度よりも高速処理可
能となり、機能アップされた種々の処理を被制御機器に
実行することができる。また、ハード構成を変更するこ
となく被制御機器を使用することができ、製品のライフ
サイクルを延命することができる等の幾多の効果を奏す
る。
【図１】本発明の一実施例を示すプログラマブル制御装
置の要部構成を説明するブロック図である。
置の要部構成を説明するブロック図である。
【図２】本発明の他の実施例を示すプログラマブル制御
装置の要部構成を説明するブロック図である。
装置の要部構成を説明するブロック図である。
【図３】従来のプログラマブル制御装置の構成例を示す
ブロック図である。
ブロック図である。
１０１ 被制御機器 １０２ プログラマブル制御部 １０３ 接続部 １０４ 制御部側バス １０５ 被制御部側バス
Claims (3)
- 【請求項１】 第１のバスラインを介して接続されるデ
バイスを制御する制御部を備えた被制御機器と、前記第
１のバスラインに外部から着脱自在に第２のバスライン
を接続する接続部とを有し、この第２のバスラインに対
して前記被制御機器を外部制御する制御プログラムを記
憶する記憶部およびこの記憶部に記憶された前記制御プ
ログラムを実行する制御部とを備えるプログラマブル制
御部を接続可能に構成したことを特徴とするプログラマ
ブル制御装置。 - 【請求項２】 記憶部およびプログラマブル制御部をワ
ンチップで構成したことを特徴とする請求項１記載のプ
ログラマブル制御装置。 - 【請求項３】 記憶部に任意の情報を入力設定する設定
手段を設け、この設定手段をプログラマブル制御部に接
続可能に構成したことを特徴とする請求項１記載のプロ
グラマブル制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25600791A JPH0566811A (ja) | 1991-09-09 | 1991-09-09 | プログラマブル制御装置 |
| US08/402,977 US5579488A (en) | 1991-09-09 | 1995-03-13 | Programmable control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25600791A JPH0566811A (ja) | 1991-09-09 | 1991-09-09 | プログラマブル制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0566811A true JPH0566811A (ja) | 1993-03-19 |
Family
ID=17286614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25600791A Pending JPH0566811A (ja) | 1991-09-09 | 1991-09-09 | プログラマブル制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0566811A (ja) |
-
1991
- 1991-09-09 JP JP25600791A patent/JPH0566811A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3990332B2 (ja) | データ処理システム | |
| JP2003044303A (ja) | コンピュータ装置 | |
| JPH0566811A (ja) | プログラマブル制御装置 | |
| JP2004348327A (ja) | デジタル信号処理装置及びデジタル信号処理方法 | |
| KR100557518B1 (ko) | 시스템 대규모 집적 회로, 그 설계 방법, 및 그에 대한프로그램 | |
| JPH08307246A (ja) | 集積回路装置および論理回路の構成方法 | |
| JP3129397B2 (ja) | マイクロコンピュータ用エミュレーション装置 | |
| JP4633073B2 (ja) | データ処理システム | |
| JP2856715B2 (ja) | クロックの周波数多段階変更制御装置および周波数多段階変更制御方法 | |
| JP3111911B2 (ja) | マイクロプロセッサ搭載装置 | |
| JPH07175631A (ja) | 演算処理装置 | |
| JP2000105701A (ja) | データ処理装置 | |
| JPS58221405A (ja) | プログラマブル・コントロ−ラ | |
| JPH04275603A (ja) | プログラマブル・コントローラ | |
| KR100467514B1 (ko) | 바이오스이미지를라이트하는방법 | |
| JPH04191904A (ja) | シーケンス命令実行プロセッサ | |
| JPH1049248A (ja) | マイクロコンピュータ | |
| JP2007072992A (ja) | 制御装置 | |
| KR20020053266A (ko) | 시스템 초기화 제어장치 및 방법 | |
| JPH0981275A (ja) | 演算処理装置 | |
| JPH071478B2 (ja) | マイクロプログラムの制御装置 | |
| JPH02226307A (ja) | 数値制御装置 | |
| JPS62162104A (ja) | フロ−チヤ−ト式プログラマブルコントロ−ラ | |
| JPH02282823A (ja) | マイクロプロセッサ搭載システムにおけるソフトウエアバージョンアップ方式 | |
| JPH03265905A (ja) | シーケンス命令実行プロセッサ |