JPS59184952A - 制御装置等の自己診断方式 - Google Patents
制御装置等の自己診断方式Info
- Publication number
- JPS59184952A JPS59184952A JP5890183A JP5890183A JPS59184952A JP S59184952 A JPS59184952 A JP S59184952A JP 5890183 A JP5890183 A JP 5890183A JP 5890183 A JP5890183 A JP 5890183A JP S59184952 A JPS59184952 A JP S59184952A
- Authority
- JP
- Japan
- Prior art keywords
- diagnosis
- memory
- program
- microprocessor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、マイクロプロセッサによりｆｌ７［制御さ
れている計算機の人出力制御装置または端末装置の自己
診断方式に関するものである。
れている計算機の人出力制御装置または端末装置の自己
診断方式に関するものである。
従来、上記した入出力制御装置または端末装置として、
フレキシブルディスク装置等の外部記憶装置または上位
装置からのダウンローディングにより、上記入出力装置
等の構成要素であるマイクロプロセッサ内のＲ・ＡＭ領
域に直接診断プログラムをロードすることができ１【い
ようなＨ／ Ｗ構成のときの自己診断方式として次のよ
うなものがあった。
フレキシブルディスク装置等の外部記憶装置または上位
装置からのダウンローディングにより、上記入出力装置
等の構成要素であるマイクロプロセッサ内のＲ・ＡＭ領
域に直接診断プログラムをロードすることができ１【い
ようなＨ／ Ｗ構成のときの自己診断方式として次のよ
うなものがあった。
第１の方式は、装置の電源投入時に、構成要素であるマ
イクロプロセッサのＲＯＭ領域、に書込まｆｌている自
己診断プログラムを実行し、エラーが７、「ければ装置
本来の機能を発・揮させるためのプログラムに実行を移
し、稼動状態となるもの。
イクロプロセッサのＲＯＭ領域、に書込まｆｌている自
己診断プログラムを実行し、エラーが７、「ければ装置
本来の機能を発・揮させるためのプログラムに実行を移
し、稼動状態となるもの。
第２の方式は、構成要素であるマイクロプロセッサのバ
スにより内側から診断するのではなく、上記マイクロプ
ロセッサの外側、 ｆｆ１Ｊち上記マイクロプロセッサ
を制御している上位のＣＰＵまたはマイクロプロセッサ
により間接的に診断するものである。
スにより内側から診断するのではなく、上記マイクロプ
ロセッサの外側、 ｆｆ１Ｊち上記マイクロプロセッサ
を制御している上位のＣＰＵまたはマイクロプロセッサ
により間接的に診断するものである。
従来の制御装置等の診断方式は上記のようであり、第１
の方式ではＮ源投入時に、自動的に診断プログラムが実
行されるので、その制御装置を早く使用可能状態にする
には、上記診断の時間を制限しなければならず、また使
用できるメモリ空間の大きさが診断プログラムのサイズ
分だけ／Ｊ）さくなるという欠点があった。上記第２の
方式では、マイクロブ、ロセツサの外側から診断するた
め、効果的な診断ができなかった。
の方式ではＮ源投入時に、自動的に診断プログラムが実
行されるので、その制御装置を早く使用可能状態にする
には、上記診断の時間を制限しなければならず、また使
用できるメモリ空間の大きさが診断プログラムのサイズ
分だけ／Ｊ）さくなるという欠点があった。上記第２の
方式では、マイクロブ、ロセツサの外側から診断するた
め、効果的な診断ができなかった。
この発明は、上記のような従来のものの欠点を除去する
ためになされたものであり、診断プログラムのメモリ領
域と、その装置本来の機能を実現するプログラムとをバ
ンク切換できるようになし、これにより効果的な診断が
できるようにした制御装置等の自己診断方式を提供する
ことを目的としている。
ためになされたものであり、診断プログラムのメモリ領
域と、その装置本来の機能を実現するプログラムとをバ
ンク切換できるようになし、これにより効果的な診断が
できるようにした制御装置等の自己診断方式を提供する
ことを目的としている。
以下、この発明の一実施例を図について説明する。第１
図において、１はこの釉の入出力制御装置等を構成する
マイクロプロセッサ、２は該マイクロプロセッサのバス
にＩｉ続された読出専用メモリとその周辺回路、６は読
みゼ）きｒ＋］能なメモリ、４は上記マイクロプロセッ
サ１により制御さ才１、Ｈ／Ｗ的な機能が構築される入
出力■１０ボートトソの周辺回路、５は上記マ・ｆクロ
プロセッサ１により診断プログラムを実行した結果を外
部へ伝達するための出力Ｉ１０ボートでおる。
図において、１はこの釉の入出力制御装置等を構成する
マイクロプロセッサ、２は該マイクロプロセッサのバス
にＩｉ続された読出専用メモリとその周辺回路、６は読
みゼ）きｒ＋］能なメモリ、４は上記マイクロプロセッ
サ１により制御さ才１、Ｈ／Ｗ的な機能が構築される入
出力■１０ボートトソの周辺回路、５は上記マ・ｆクロ
プロセッサ１により診断プログラムを実行した結果を外
部へ伝達するための出力Ｉ１０ボートでおる。
上記の続出専用メモリとその周辺回路２の詳細は第２図
に示されている。この図において、１０＆Ｊ、その装置
の機能を実現するプログラム及び診断プログラムが格納
されている読出専用メモリ、１１はメモリアドレス情報
の演算を行う加算器、１２はアドレス情報な屋ンコード
するエンコーダ、１６目−該エンコーダを制御するバン
ク切換制御信号の入力端子である。
に示されている。この図において、１０＆Ｊ、その装置
の機能を実現するプログラム及び診断プログラムが格納
されている読出専用メモリ、１１はメモリアドレス情報
の演算を行う加算器、１２はアドレス情報な屋ンコード
するエンコーダ、１６目−該エンコーダを制御するバン
ク切換制御信号の入力端子である。
上記読ｍ 専用メモリ１０そのもののメモリマツプは第
３図に示されている。この図では、メモリアドレス空間
が２ 〔ｎ≧６の整数〕で、その空間を２””（ｎ：＞
（ｍ−１−ａ ）＞Ｏで、ｍ及びａは整数〕で２分割し
たものが例示されている。ここでは、０かも２ ｒｎ
ｐ３ １までのＲＯＭ領域な■とし、その装置の機能を
実現するプログラムが格納サレル。残りのＲＯＭ領域（
２ｍ＋３から２ｎ−１）を■としてそのマイクロプロセ
ッサ１と直接関連するＨ／Ｗを診断する診断プログラム
が格納されている。
３図に示されている。この図では、メモリアドレス空間
が２ 〔ｎ≧６の整数〕で、その空間を２””（ｎ：＞
（ｍ−１−ａ ）＞Ｏで、ｍ及びａは整数〕で２分割し
たものが例示されている。ここでは、０かも２ ｒｎ
ｐ３ １までのＲＯＭ領域な■とし、その装置の機能を
実現するプログラムが格納サレル。残りのＲＯＭ領域（
２ｍ＋３から２ｎ−１）を■としてそのマイクロプロセ
ッサ１と直接関連するＨ／Ｗを診断する診断プログラム
が格納されている。
上記マイクロプロセッサ１からみたときのメモリマツプ
は第４図のようであり、ＲＯＭ領域■とＲＯＭ領域領域
間一空間上にアサインされている。
は第４図のようであり、ＲＯＭ領域■とＲＯＭ領域領域
間一空間上にアサインされている。
次に上記実施例の動作について説明する。この制御装置
の電源が投入されると、マイクロプロセッサ１はメモリ
００杏地の内容を読込み、解読し実行して行（ことにな
るが、普通、の使′用状態では端子１３からのバンク切
換制御信号がアクティブになっていない。このアクティ
ブでない状態では、エンコーダ１２の出力がｔ′０″に
なるように制御され、その結果加算器１１の出力はマイ
クロプロセッサ１のアドレスバス信号中のＡｍ〜Ａｎが
そのまま出力される。読出専用メモリ１０からはその装
置の機能を実現するプログラム等が格納されたメモリ領
域■が読出されることＫ ｔｑす、マイクロプロセッサ
１からみねば、バンク″′０″が選択さねていることに
なる。この状態では電源投入と共にその装置本来のプロ
グラムが回実行を開始するので、直ちにその装置を立上
げることができる。
の電源が投入されると、マイクロプロセッサ１はメモリ
００杏地の内容を読込み、解読し実行して行（ことにな
るが、普通、の使′用状態では端子１３からのバンク切
換制御信号がアクティブになっていない。このアクティ
ブでない状態では、エンコーダ１２の出力がｔ′０″に
なるように制御され、その結果加算器１１の出力はマイ
クロプロセッサ１のアドレスバス信号中のＡｍ〜Ａｎが
そのまま出力される。読出専用メモリ１０からはその装
置の機能を実現するプログラム等が格納されたメモリ領
域■が読出されることＫ ｔｑす、マイクロプロセッサ
１からみねば、バンク″′０″が選択さねていることに
なる。この状態では電源投入と共にその装置本来のプロ
グラムが回実行を開始するので、直ちにその装置を立上
げることができる。
その装ｆｆＮＫ何等・かの異常が検出されたとき、また
は積析的に診断する必要があるときには、先ず端子１３
からのバンク切換制御信号をアクティブ１’７１ して
マイクロプロセッサ１を０＠地から起動するようにづる
。上記バンク切換制御信号がアクティブにｔｘると、エ
ンコーダ１２の出力からの値としてａ （ｏ （： ａ
（２の整数）が出力される。
は積析的に診断する必要があるときには、先ず端子１３
からのバンク切換制御信号をアクティブ１’７１ して
マイクロプロセッサ１を０＠地から起動するようにづる
。上記バンク切換制御信号がアクティブにｔｘると、エ
ンコーダ１２の出力からの値としてａ （ｏ （： ａ
（２の整数）が出力される。
その結果加算器１１の出力はマイクロプロセッサ１のア
ドレスバス信号中のＡｍ−Ａ ｎの値にａが加わった値
になり、読出界゛用メモリ１０からは、その装置の診断
プログラム等が格納されたメモリ領域■が続出されるこ
とになる。これは、マイクロプロセッサ１からみればバ
ンク″′１ｎか選択されていることになり、診断プログ
ラムの実行が開始される。この診断結果は出力ｌ」ポー
ト５を介して外部へ送られる。
ドレスバス信号中のＡｍ−Ａ ｎの値にａが加わった値
になり、読出界゛用メモリ１０からは、その装置の診断
プログラム等が格納されたメモリ領域■が続出されるこ
とになる。これは、マイクロプロセッサ１からみればバ
ンク″′１ｎか選択されていることになり、診断プログ
ラムの実行が開始される。この診断結果は出力ｌ」ポー
ト５を介して外部へ送られる。
上記実施例では、マイクロプロセッサの実行開始番地な
Ｏ＠地としたが、これ以外の番地でもよい。
Ｏ＠地としたが、これ以外の番地でもよい。
以上のように、この発明によれば、読出専用メモ°りの
メモリ空間をバンク切換により分割し、診断プログラム
とその装置本来の機能を実現するプログラムとを分離し
たため、通常動作中は診断プログラムのためにメモリ空
間を用：ばしておく必要がな（、また診断プログラムを
動作させるときには充分なメモリ空間及び診断時間を確
保しても問題がないので、精度の高い診断が可能となる
。
メモリ空間をバンク切換により分割し、診断プログラム
とその装置本来の機能を実現するプログラムとを分離し
たため、通常動作中は診断プログラムのためにメモリ空
間を用：ばしておく必要がな（、また診断プログラムを
動作させるときには充分なメモリ空間及び診断時間を確
保しても問題がないので、精度の高い診断が可能となる
。
第１図はこの発１！１１の一実施例を示ずブロック図、
第２図は第１図のものの要部である読出専用メモリ及び
その周辺回路のブロック図、第３図は読出専用メモリ自
身のメモリマツプ、第４図はマイクロプロセッサからみ
たときのメモリマツプを示すものである。 １：マイクロプロセッサ、２：読出専用メモリとその周
辺回路、３：読み書き可能なメモリ、４：入出力Ｉ１０
ポートと周辺回路、５：出力Ｉ１０ポート、１０：読出
専用メモリ、１１：加算器、１２：エンコーダ、１６：
バンク切換制御信号の入力端子。 代理人 大 岩 増 雄 第１図 第２図 第３図 第４図 ）（ンタＯ）（ン２１
第２図は第１図のものの要部である読出専用メモリ及び
その周辺回路のブロック図、第３図は読出専用メモリ自
身のメモリマツプ、第４図はマイクロプロセッサからみ
たときのメモリマツプを示すものである。 １：マイクロプロセッサ、２：読出専用メモリとその周
辺回路、３：読み書き可能なメモリ、４：入出力Ｉ１０
ポートと周辺回路、５：出力Ｉ１０ポート、１０：読出
専用メモリ、１１：加算器、１２：エンコーダ、１６：
バンク切換制御信号の入力端子。 代理人 大 岩 増 雄 第１図 第２図 第３図 第４図 ）（ンタＯ）（ン２１
Claims (1)
- 電子計算機の入出力制御装置または端末装置における自
己診断方式において、マイクロプロセッサと、該マイク
ロプロセッサのバスに接続された読出専用メモリのアド
レス入力とアドレスバスとの間に挿入された加算器とを
有し、該加算器の一方の入力としてアドレスバス情報を
、また他方にはパンク切換データを入力するようになし
、これにより上記読出専用メモリのメモリ空間を分割し
、その分割されたメモリ空間の一方には装置本来の機能
を実現するプログラムを、他方のメモリ空間には診断プ
ログラムを格納することを特徴とする制御装置等の自己
診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5890183A JPS59184952A (ja) | 1983-04-04 | 1983-04-04 | 制御装置等の自己診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5890183A JPS59184952A (ja) | 1983-04-04 | 1983-04-04 | 制御装置等の自己診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59184952A true JPS59184952A (ja) | 1984-10-20 |
Family
ID=13097702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5890183A Pending JPS59184952A (ja) | 1983-04-04 | 1983-04-04 | 制御装置等の自己診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59184952A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5469563A (en) * | 1992-08-03 | 1995-11-21 | Sony Corporation | Method and control apparatus for self diagnosis |
-
1983
- 1983-04-04 JP JP5890183A patent/JPS59184952A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5469563A (en) * | 1992-08-03 | 1995-11-21 | Sony Corporation | Method and control apparatus for self diagnosis |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59184952A (ja) | 制御装置等の自己診断方式 | |
| EP0827080A2 (en) | Mircrocomputer with selfdiagnostic unit | |
| JPS6363935B2 (ja) | ||
| JPS5854418A (ja) | 割込み処理方式 | |
| US7596717B2 (en) | Microcomputer and debugging method | |
| JPS6223896B2 (ja) | ||
| JPS6180444A (ja) | メモリ内容保持機能診断装置 | |
| JPS61177551A (ja) | 処理装置の立上げ制御方式 | |
| JP2659115B2 (ja) | シーケンスコントローラ | |
| JPH01166138A (ja) | 情報処理装置の診断方式 | |
| JPH0223432A (ja) | 自己診断方式 | |
| JPS6243408Y2 (ja) | ||
| JPS63106840A (ja) | デ−タ処理装置 | |
| JPS6043757A (ja) | １チツプのマイクロコンピユ−タ | |
| JPH01144133A (ja) | 計算機システムの診断方式 | |
| JPS5931800B2 (ja) | 制御メモリ診断方式 | |
| JP2779300B2 (ja) | Ｃｐｕ搭載集積回路チップ及びエミュレータポッド | |
| JPS62241041A (ja) | 情報処理装置 | |
| JPH03130996A (ja) | Ｅｅｐｒｏｍの初期設定方式 | |
| JPH02148162A (ja) | スレーブプロセッサへのプログラムロード方法 | |
| JPS5943768B2 (ja) | チヤネル装置の初期起動方式 | |
| JPH03296146A (ja) | プログラム開発支援装置 | |
| JPS58102396A (ja) | メモリ診断方式 | |
| JPS5849903B2 (ja) | 計算機並列接続システム | |
| JPH0417200A (ja) | 自己診断機能付きｒａｍ |