JPS62122144A - 素子分離領域の形成方法 - Google Patents

素子分離領域の形成方法

Info

Publication number
JPS62122144A
JPS62122144A JP23720085A JP23720085A JPS62122144A JP S62122144 A JPS62122144 A JP S62122144A JP 23720085 A JP23720085 A JP 23720085A JP 23720085 A JP23720085 A JP 23720085A JP S62122144 A JPS62122144 A JP S62122144A
Authority
JP
Japan
Prior art keywords
film
polycrystalline silicon
groove
oxide film
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23720085A
Other languages
English (en)
Other versions
JPH0626233B2 (ja
Inventor
Hidetoshi Wakamatsu
若松 秀利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP23720085A priority Critical patent/JPH0626233B2/ja
Publication of JPS62122144A publication Critical patent/JPS62122144A/ja
Publication of JPH0626233B2 publication Critical patent/JPH0626233B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体素子の素子分離領域の形成方法に関す
るものである。
(従来の技術) 従来、半導体集積回路を成形する場合、各素子の素子分
離領域の形成方法としては、耐酸化性のシリコン窒化膜
を用いて局部的に酸化する選択酸化方法が良く用いられ
ている。そして、最近、■LSI化が進み、素子の微細
化に相俟って素子分離領域の微細化が必要になってきて
いる。
第3図は係る従来の素子分離領域の形成工程図である。
まず、第3図(a)に示されるように、シリコン基体2
1の素子分981域が形成される部分にマスクとしてパ
ッド酸化膜22を400人、シリコン窒化膜23を14
00人、CVD酸化膜を2000人の3層膜を用いて、
内壁がシリコン基体表面に対して、略垂直な溝25を形
成する。次に、溝の内壁をウェット酸化法により酸化し
、1500人の酸化膜26を成長させる。その後、溝を
多結晶シリコン膜28で埋め込む。
次に、第3図(b)に示されるように、反応性イオンエ
ツチング(RIB)法により異方性エツチングか、また
はウェノトエ、チングを行うことにより、溝の内部のみ
に、多結晶シリコン膜を残留させ、平坦な表面29を形
成する。
次に、第3図(c)に示されるように、多結晶シリコン
の表面を酸化し、表面が平坦な分離領域をシリコン基体
中に形成する。
また、この溝型素子分離法においては、チャネルストッ
プイオン注入を溝の底部に施しているため、チャネルと
チャネルストップ領域27とが深さ方向に分離され、後
の熱処理工程によるチャネルストップ領域の不純物(ボ
ロン)の横方向への拡散による影響がない。そのため、
分離領域と分離領域間の間隔を狭くすることができ、ま
た、問題になるパンチスルー耐圧、狭チャネル効果は十
分に抑えられる。
なお、この種の素子分離方法としては、例えば、特開昭
58−82532号公報が挙げられる。
(発明が解決しようとする問題点) しかしながら、従来の製造方法によれば、溝部のみに多
結晶シリコン膜を残留させるために、(1)ウェットエ
ツチング法、(2)RIB法を用いている。
ところが、上記(1)の方法では制御性よく溝部のみに
多結晶シリコン膜の表面位置を決めることができないた
めにその表面位置にばらつきが生じる。このような状態
で、多結晶シリコン膜の表面を酸化すると、多結晶シリ
コン膜表面位置がシリコン窒化膜より下にあるところで
はバーズビーク30が発生してしまう。また、その位置
がシリコン窒化膜より上にあがりすぎると多結晶シリコ
ン膜の表面を酸化した時に酸化膜が上に突き出してしま
い平坦性が悪くなる。
一方、上記(2)の方法によって、多結晶シリコン膜を
エツチングすると、エツチング面積が狭(なるとエツチ
ング速度が速くなるという問題が生じる。従って、溝部
のみに多結晶シリコン膜を残留させる場合、溝部でのエ
ツチング速度が非常に速くなり、一定の深さのところに
多結晶シリコン膜表面位置を制御することが困難になる
そこでくこのバーズビークを減少させるには、エッチバ
ックを制御性の良い条件か又は方式で行う他にパッド酸
化膜を薄くすればよいが、これを行うとパターンエツジ
付近に結晶欠陥の発生を増加せしめることになる。
また、埋め込まれた多結晶シリコン膜の表面を酸化した
時に、酸化膜の堆積膨張により、溝部近傍でストレスが
増加して、結晶欠陥を発生する。
このバーズビークは素子領域と素子領域の中間の還移領
域にあるため、集積回路の高密度化の妨げになる。
本発明は、上記問題点を除去し、バーズビークと結晶欠
陥の発生を防止し、高集積化を達成可能な素子分離領域
の形成方法を提供することを目的とする。
(問題点を解決するための手段) 本発明は、上記問題点を解決するために、溝部のみに多
結晶シリコン膜を残すにあたり、バンド酸化膜、シリコ
ン窒化膜の代わりに高融点金属のシリサイド膜を堆積し
、そのシリサンド膜上に酸化膜を堆積させて2層構造に
する。その後、パターニングし、前記シリサイド膜は溝
内壁の酸化膜より外側になるように、オーバエツチング
する。
次に、多結晶シリコン膜を溝内部に残した状態で表面を
酸化する。この時、シリコン基体表面には前記シリサイ
ド膜のみが残るようにする。
(作用) 本発明によれば、多結晶シリコン膜の表面酸化の時、高
融点金属のシリサイド膜上にも酸化膜が成長し、このシ
リサイド膜がシリコン基体内に侵入して行き、横方向へ
のバーズビークの侵入、結晶欠陥の発生を防ぐことがで
きる。
(実施例) 以下、本発明の実施例について図面を参照しながら詳細
に説明する。
第1図は本発明に係る素子骨N領域の形成工程図である
まず、第1図(a)に示されるように、P型ンリコン基
体(100)  1上に減圧CVD法により、タングス
テンシリサイド(WSiz)膜2を3000人程度成長
させる。更に、その膜2上に常圧CVD法により酸化(
SiO□)膜3を6000人程度成長させる。
次に、第1図(b)に示されるように、ホトリソ工程に
より上記酸化膜3、タングステンシリサイド膜2の一部
をRIIE法により、エツチングして開口部4を形成す
る。
次に、第1図(c)に示されるように、酸化膜3、タン
グステンシリサイド膜2をマスク膜にしてRIE法によ
り、シリコン基体1にシリコン基体表面に垂直な幅W、
深さdの溝5を形成し、次いで、このa5の底部に素子
分離領域の反転防止用不純物(ボロンB”)をイオン注
入(40KeV、 2 Xl0I3ions/+4) 
Lt、不純物イオン注入層6を形成する。
次に、第1図(d)に示されるように、溝5の内壁を1
000℃ウェット酸化雰囲気で高温酸化を行い、酸化(
SiO□)膜7を1500人程度成長させる。
次に、第1図(e)に示されるように、エツチング液と
してフッ酸と硝酸の混合液を使用して、ウェットエツチ
ング法により、タングステンシリサイド膜をエツチング
し、開口部8を形成する。この時、エツチング面は内壁
酸化膜7とソリコン基体1の境界付近になるようにする
次に、第1図(f)に示されるように、厚さLがt≧W
/2になるように多結晶シリコン膜9を堆積する。する
と溝5にも多結晶シリコン膜9が埋め込まれる。
次に、第1図(g)に示されるように、多結晶シリコン
膜9をRIE法又はウニ’7ト法によりエッチハックし
、多結晶シリコン膜9を溝5のみに残す。この時、多結
晶シリコン膜表面10は溝内部のタングステンシリサイ
ド膜2付近になるように制御する。
次に、第1図(h)に示されるように、5%フッ酸液を
使用して、ウェット法により酸化膜3をエツチングし、
除去する。
次に、第1図(i)に示されるように、表面をウェット
酸素雰囲気中で約1000℃の高温酸化を行い、約60
00人の酸化(sioz)膜11を成形する。この時、
タングステンシリサイド膜2上にも酸化膜が形成され、
タングステンシリサイド膜はシリコン基体内へ侵入する
。これはタングステンシリサイド膜の酸化機構が単結晶
シリコン及び多結晶シリコン膜を酸化した時の酸化機構
と全く異なっているからである。つまり、シリコン基体
又は多結晶シリコン膜上にタングステンシリサイド膜を
堆積させた状態で表面を酸化すると、タングステンシリ
サイド膜は酸化されず、その膜の下のシリコン基体又は
多結晶シリコン膜のシリコンがタングステンシリサイド
膜中を拡散して、その膜の表面で酸素と反応し、酸化膜
を形成するという機構になっているからである。
なお、この酸化中にタングステンシリサイド膜の形状は
変化しない。また、酸化速度はタングステンシリサイド
膜の膜厚に関係なく一定である。
〔この点については、例えば、J、Appl、phys
、Vol。
56、No、7.10ctoer、1984.P、21
27〜2132記載されている。〕 次に、第1図(j)に示されるように、表面の酸化膜1
1をフッ酸系溶液によるウェット法か又はRIE法によ
りタングステンシリサイド膜2が現れるまで、エツチン
グし、除去する。
次に、第1図(k)に示されるように、シリコン基体表
面のタングステンシリサイド膜2をフッ酸と硝酸の混合
液を利用してウェット法か又はPIE法によりエツチン
グし、除去する。
この後の工程は通常のMOSプロセスによって素子が製
造される。
なお、上記RIE法における各種膜のエツチング条件は
、例えば、第2図に示される通りである。
また、上記実施例においては、MO3構造の装置につい
て説明されているが、酸化珪素(SiO□)膜で分離す
るものであるから、溝を深<シて分離すればバイポーラ
構造の装置についても適用可能である。
更に、タングステンシリサイド以外のTi、 Mo。
Ta等の高融点金属シリサイド材料を用いるようにして
もよい。
なお、本発明は上記実施例に限定されろものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
(発明の効果) 以上詳細に説明したように、本発明によれば、シリコン
基体に溝を形成し、液溝にエッチバックにより多結晶シ
リコン膜を残留させ、その後、該多結晶シリコン膜の表
面を酸化することにより、素子を分離する素子分離領域
の形成方法において、高融点金属のシリサイド膜と酸化
膜の2層膜をマスクにして溝を形成する工程と、前記シ
リサイド膜をオーバエツチングした後、多結晶シリコン
膜を前記溝の内部に堆積する工程と、前記シリサイド膜
と前記多結晶シリコン膜を同時に酸化し、前記シリサイ
ド膜をシリコン基体内に侵入させる工程と、前記シリコ
ン基体内の前記シリサイド膜をエツチングし、除去する
工程とを設けるようにしたので、溝の横方向への酸素の
侵入を防止することができ、従来のように、横方向への
バーズビークの発生及び素子領域と分1iiIt領域の
境界付近に発生する結晶欠陥を防ぐことができる。従っ
て、素子分離領域を微細にでき、ひいては素子の微細化
が達成でき、高集積化を図ることができる。
また、溝の底部にチャネルストップイオン注入を行い、
チャネルストップイオン注入層を形成する場合には、チ
ャネル領域とチャネルストップ領域とが濶さ方向に分離
されることになり、後の高温酸化中にチャネルストップ
領域の不純物(ポロン)が横方向へ拡散して、素子領域
に影響を与えることがない。このため、分H領域と分N
SR域の間隔を狭くすることができ、素子領域へのデバ
イスに対して問題となるパンチスルー現象及び狭いチャ
ネル効果は十分に防止でき、高集積化を図ることができ
る。
このように、本発明は、種々の利点を有し、それによっ
てもたらされる効果は著大である。
【図面の簡単な説明】
第1図は本発明に係る素子分離領域の形成工程図、第2
図はRIE法における各挿脱のエツチング条件を示す図
、第3図は従来の素子分1lilHU域の形成工程図で
ある。 1・・・シリコン基体、2・・・タングステンシリサイ
ド膜、3. 7.11・・・酸化膜、4・・・開口、5
・・・溝、6・・・不純物イオン注入層、8・・・開口
部、9・・・多結晶シリコン膜、IO・・・多結晶シリ
コン膜表面。

Claims (1)

  1. 【特許請求の範囲】 シリコン基体に溝を形成し、該溝にエッチバックにより
    多結晶シリコン膜を残留させ、その後、該多結晶シリコ
    ン膜の表面を酸化することにより、素子を分離する素子
    分離領域の形成方法において、(a)高融点金属のシリ
    サイド膜と酸化膜の2層膜をマスクにして溝を形成する
    工程と、 (b)前記シリサイド膜をオーバエッチングした後、多
    結晶シリコン膜を前記溝の内部に堆積する工程と、 (c)前記シリサイド膜と前記多結晶シリコン膜を同時
    に酸化し、前記シリサイド膜をシリコン基体内に侵入さ
    せる工程と、 (d)前記シリコン基体内の前記シリサイド膜をエッチ
    ングし、除去する工程とを有することを特徴とする素子
    分離領域の形成方法。
JP23720085A 1985-10-25 1985-10-25 素子分離領域の形成方法 Expired - Lifetime JPH0626233B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23720085A JPH0626233B2 (ja) 1985-10-25 1985-10-25 素子分離領域の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23720085A JPH0626233B2 (ja) 1985-10-25 1985-10-25 素子分離領域の形成方法

Publications (2)

Publication Number Publication Date
JPS62122144A true JPS62122144A (ja) 1987-06-03
JPH0626233B2 JPH0626233B2 (ja) 1994-04-06

Family

ID=17011856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23720085A Expired - Lifetime JPH0626233B2 (ja) 1985-10-25 1985-10-25 素子分離領域の形成方法

Country Status (1)

Country Link
JP (1) JPH0626233B2 (ja)

Also Published As

Publication number Publication date
JPH0626233B2 (ja) 1994-04-06

Similar Documents

Publication Publication Date Title
JPS63314844A (ja) 半導体装置の製造方法
JPH02222161A (ja) 半導体装置の製造方法
JP2001102439A (ja) 半導体装置の製造方法
EP0641022B1 (en) Isolation structure and method for making same
JP3385981B2 (ja) 半導体装置及びその製造方法
JPH02304927A (ja) 半導体装置の製造方法
JPH03152954A (ja) 集積misfetデバイス中に電界分離構造及びゲート構造を形成する方法
JPS59165434A (ja) 半導体装置の製造方法
JPS62122144A (ja) 素子分離領域の形成方法
JPH05304202A (ja) 半導体装置の製造方法
US5668043A (en) Method for forming isolated regions in a semiconductor device
JPH0521592A (ja) 半導体装置の製造方法及び半導体装置
JPS6213047A (ja) 半導体装置の製造方法
JPS59124142A (ja) 半導体装置の製造方法
JPS60137037A (ja) 半導体装置の製造方法
JPS61128533A (ja) 半導体装置の製造方法
JPS59177941A (ja) 素子分離領域の製造方法
JPS62232143A (ja) 半導体装置の製造方法
JPS59177940A (ja) 素子分離領域の製造方法
JPS6324635A (ja) 半導体装置の製造方法
JPS61219150A (ja) 半導体装置の製造方法
JPS59942A (ja) 半導体装置の製造方法
JPH0429354A (ja) 半導体集積回路装置の製造方法
JPS6197847A (ja) 半導体素子間分離領域の形成法
JPH0152900B2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term