JPS62104341A - コマンド受信回路 - Google Patents
コマンド受信回路Info
- Publication number
- JPS62104341A JPS62104341A JP60245375A JP24537585A JPS62104341A JP S62104341 A JPS62104341 A JP S62104341A JP 60245375 A JP60245375 A JP 60245375A JP 24537585 A JP24537585 A JP 24537585A JP S62104341 A JPS62104341 A JP S62104341A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- command
- register group
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ変復調装置におけるコマンド受信回路に
関する。
関する。
従来、この種のコマンド受信回路は、第３図に示すよう
に、入力端子ｌと、データ受信回路２と、キャリッジリ
ターンデータ検出回路３と、第１のレジスタ群４と、第
２のレジスタ群５で構成されていた。
に、入力端子ｌと、データ受信回路２と、キャリッジリ
ターンデータ検出回路３と、第１のレジスタ群４と、第
２のレジスタ群５で構成されていた。
端末から調歩式のコマンドデータが送られてくると、入
力端子１を経てまずデータ受信回路２に入力され、デー
タ受信回路２では、コマンドデータのスタートビットを
検出した後、キャラクタビット、ストップビットをビッ
ト中央でサンプルしてコマンドデータの受信を行なう、
そしてストップビットを検出すると、コマンドデータの
受信が終了し、データ受信回路２はスタートビット、ス
トップビットを除いたデータビットのみを第１のレジス
タ群４の１つのレジスタに格納する。このようにデータ
受信回路２は順次コマンドデータを受信し、第１のレジ
スタ群４に格納していき、そしてコマンド終了を示すキ
ャリッジリターンデータを受信すると、第１のレジスタ
群４の内容を第２のレジスタ群５に移動させ、第１のレ
ジスタ群４は次の新しいコマンドデータが格納されるの
を待つ、ここでは、コマンドの中の個々のデータをコマ
ンドデータと呼んでいる。
力端子１を経てまずデータ受信回路２に入力され、デー
タ受信回路２では、コマンドデータのスタートビットを
検出した後、キャラクタビット、ストップビットをビッ
ト中央でサンプルしてコマンドデータの受信を行なう、
そしてストップビットを検出すると、コマンドデータの
受信が終了し、データ受信回路２はスタートビット、ス
トップビットを除いたデータビットのみを第１のレジス
タ群４の１つのレジスタに格納する。このようにデータ
受信回路２は順次コマンドデータを受信し、第１のレジ
スタ群４に格納していき、そしてコマンド終了を示すキ
ャリッジリターンデータを受信すると、第１のレジスタ
群４の内容を第２のレジスタ群５に移動させ、第１のレ
ジスタ群４は次の新しいコマンドデータが格納されるの
を待つ、ここでは、コマンドの中の個々のデータをコマ
ンドデータと呼んでいる。
上述した従来のコマンド受信回路は、キャリッジリター
ンデータ検出回路３がキャリッジリターンデータの検出
を誤った場合、第２レジスタ群４から第２レジスタ群５
へのコマンドデータの移動は行なわれず、新たに端末か
ら新しいコマンドデータが送られてくると、第１のレジ
スタ群４の中で前のコマンドと新しいコマンドがつなが
ってしまい、新しいコマンドの正しい判別ができず、ま
た新しいコマンドまでがつぶれてしまうという欠点があ
る。
ンデータ検出回路３がキャリッジリターンデータの検出
を誤った場合、第２レジスタ群４から第２レジスタ群５
へのコマンドデータの移動は行なわれず、新たに端末か
ら新しいコマンドデータが送られてくると、第１のレジ
スタ群４の中で前のコマンドと新しいコマンドがつなが
ってしまい、新しいコマンドの正しい判別ができず、ま
た新しいコマンドまでがつぶれてしまうという欠点があ
る。
本発明のコマンド受信回路は、入力端子から入力された
コマンドデータを受信するデータ受信回路と、データ受
信回路の出力が格納される第１のレジスタ群と、データ
受信回路の出力を入力してキャリッジリターンデータを
検出するキャリッジリターンデータ検出回路と、データ
受信回路の出力を入力してコマンドデータのファースト
データを検出するファーストデータ検出回路と、ファー
ストデータ検出回路の出力により動作を開始し、タイマ
値が、ファーストデータが入力してからキャリッジリタ
ーンデータが入力するまでの時間を超えたとき信号を出
力するタイマ回路と、キャリッジリターンデータ検出回
路の出力とタイマ回路の出力の論理和を求める論理和回
路と、論理和回路の出力により第１のレジスタ群のコマ
ンドデータが移動して格納される第２のレジスタ群を有
する。
コマンドデータを受信するデータ受信回路と、データ受
信回路の出力が格納される第１のレジスタ群と、データ
受信回路の出力を入力してキャリッジリターンデータを
検出するキャリッジリターンデータ検出回路と、データ
受信回路の出力を入力してコマンドデータのファースト
データを検出するファーストデータ検出回路と、ファー
ストデータ検出回路の出力により動作を開始し、タイマ
値が、ファーストデータが入力してからキャリッジリタ
ーンデータが入力するまでの時間を超えたとき信号を出
力するタイマ回路と、キャリッジリターンデータ検出回
路の出力とタイマ回路の出力の論理和を求める論理和回
路と、論理和回路の出力により第１のレジスタ群のコマ
ンドデータが移動して格納される第２のレジスタ群を有
する。
コマンドデータが第２図に示すように連続して端末から
入力され、かつコマンドの最大炎が決められている場合
、コマンドの最初のデータ（ファーストデータ）が入力
されてからキャリッジリターンデータが入力されるまで
の最大時間（Ｔ ｗａｘ）が定まる。タイマ回路のタイ
マ値がＴＩＩａｘを越えたとき、第１のレジスタ群から
第２のレジスタ群へコマンドデータが移動する。また、
キャリッジリターンデータが検出された場合でも第１の
レジスタ群から第２のレジスタ群へのコマンドデータの
移動が行なわれる。
入力され、かつコマンドの最大炎が決められている場合
、コマンドの最初のデータ（ファーストデータ）が入力
されてからキャリッジリターンデータが入力されるまで
の最大時間（Ｔ ｗａｘ）が定まる。タイマ回路のタイ
マ値がＴＩＩａｘを越えたとき、第１のレジスタ群から
第２のレジスタ群へコマンドデータが移動する。また、
キャリッジリターンデータが検出された場合でも第１の
レジスタ群から第２のレジスタ群へのコマンドデータの
移動が行なわれる。
このように１本発明のコマンド受信回路においては、キ
ャリッジリターンデータの検出あるいはタイマ回路のタ
イマ値がＴ■ａ！を越えたときに、第１のレジスタ群か
ら第２のレジスタ群へのコマンドデータの移動が行なわ
れる。
ャリッジリターンデータの検出あるいはタイマ回路のタ
イマ値がＴ■ａ！を越えたときに、第１のレジスタ群か
ら第２のレジスタ群へのコマンドデータの移動が行なわ
れる。
このように、キャリッジリターンデータが検出できなか
った場合でもある時間経過すれば第１のレジスタ群の内
容を第２のレジスタ群に強制的に移動させることにより
、新しいコマンドと前のコマンドがつながってしまい、
正しいコマンド判別ができなくなるという事態を回避す
ることができる。つまり、正しいコマンド判別ができな
くなるのはキャリッジリターンデータを検出できなかっ
たコマンドだけで、その後のコマンドは正しく判別でき
る。
った場合でもある時間経過すれば第１のレジスタ群の内
容を第２のレジスタ群に強制的に移動させることにより
、新しいコマンドと前のコマンドがつながってしまい、
正しいコマンド判別ができなくなるという事態を回避す
ることができる。つまり、正しいコマンド判別ができな
くなるのはキャリッジリターンデータを検出できなかっ
たコマンドだけで、その後のコマンドは正しく判別でき
る。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のコマンド受信回路の一実施例を示すブ
ロック図である。
ロック図である。
本実施例は、第３図の従来例の回路に、データ受信回路
２の出力を入力してコマンドデータのファーストデータ
を検出するファーストデータ検出回路６と、ファースト
データ検出回路６の出力により動作を開始し、タイマ値
が、ファーストデータが入力してからキャリッジリター
ンデータが入力するまでの時間Ｔｍａｘを超えたとき信
号を出力するタイマ回路７と、キャリッジリターンデー
タ検出回路３の出力とタイマ回路７の出力の論理和を求
める論理和回路８が付加されて構成されている。
２の出力を入力してコマンドデータのファーストデータ
を検出するファーストデータ検出回路６と、ファースト
データ検出回路６の出力により動作を開始し、タイマ値
が、ファーストデータが入力してからキャリッジリター
ンデータが入力するまでの時間Ｔｍａｘを超えたとき信
号を出力するタイマ回路７と、キャリッジリターンデー
タ検出回路３の出力とタイマ回路７の出力の論理和を求
める論理和回路８が付加されて構成されている。
本実施例のコマンド受信回路においては、キャリッジリ
ターンデータの検出あるいはタイマ回路７のタイマ値が
７ｍａｘを超えたときに論理和回路８の出力により第１
のレジスタ群４から第２のレジスタ群５へのコマンドデ
ータの移動が行なわれる。したがって、キャリッジリタ
ーンデータが検出できなかった場合でも、ある時間Ｔｔ
ｓａｘ経過すれば第１のレジスタ群４のコマンドデータ
が第２のレジスタ群５へ移動するので、新しいコマンド
が前のコマンドとつながって、正しいコマンド判別がで
きなくなるという事態が避けられる。
ターンデータの検出あるいはタイマ回路７のタイマ値が
７ｍａｘを超えたときに論理和回路８の出力により第１
のレジスタ群４から第２のレジスタ群５へのコマンドデ
ータの移動が行なわれる。したがって、キャリッジリタ
ーンデータが検出できなかった場合でも、ある時間Ｔｔ
ｓａｘ経過すれば第１のレジスタ群４のコマンドデータ
が第２のレジスタ群５へ移動するので、新しいコマンド
が前のコマンドとつながって、正しいコマンド判別がで
きなくなるという事態が避けられる。
以上説明したように本発明は、キャリッジリターンデー
タが検出できなかった場合でもある時間経過すれば強制
的に第１のレジスタ群の内容を第２のレジスタ群へ移動
してやることにより、新しいコマンドが前のコマンドと
つながってしまい、正しいコマンド判別ができなくなる
という事態を回避することができる効果がある。
タが検出できなかった場合でもある時間経過すれば強制
的に第１のレジスタ群の内容を第２のレジスタ群へ移動
してやることにより、新しいコマンドが前のコマンドと
つながってしまい、正しいコマンド判別ができなくなる
という事態を回避することができる効果がある。
第１図は本発明のコマンド受信回路の一実施例を示すブ
ロック図、第２図はコマンドデータの形式を示す図、第
３図は従来例を示すブロック図である。 １・・・入力端子、 ２・・・データ受信回路、
３・・・キャリッジリターンデータ検出回路。 ４・・・第１のレジスタ群。 ５・・・第２のレジスタ群。 ６・・・ファーストデータ検出回路、 ７・・・タイマ回路、 ８・・・論理和回路。 ″Ｎ、？〆
ロック図、第２図はコマンドデータの形式を示す図、第
３図は従来例を示すブロック図である。 １・・・入力端子、 ２・・・データ受信回路、
３・・・キャリッジリターンデータ検出回路。 ４・・・第１のレジスタ群。 ５・・・第２のレジスタ群。 ６・・・ファーストデータ検出回路、 ７・・・タイマ回路、 ８・・・論理和回路。 ″Ｎ、？〆
Claims (1)
- 【特許請求の範囲】 入力端子から入力されたコマンドデータを受信するデー
タ受信回路と、 前記データ受信回路の出力が格納される第１のレジスタ
群と、 前記データ受信回路の出力を入力してキャリッジリター
ンデータを検出するキャリッジリターンデータ検出回路
と、 前記データ受信回路の出力を入力してコマンドデータの
ファーストデータを検出するファーストデータ検出回路
と、 前記ファーストデータ検出回路の出力により動作を開始
し、タイマ値が、ファーストデータが入力してからキャ
リッジリターンデータが入力するまでの時間を超えたと
き信号を出力するタイマ回路と、 前記キャリッジリターンデータ検出回路の出力と前記タ
イマ回路の出力の論理和を求める論理和回路と、 前記論理和回路の出力により第１のレジスタ群のコマン
ドデータが移動して格納される第２のレジスタ群を有す
るコマンド受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60245375A JPS62104341A (ja) | 1985-10-31 | 1985-10-31 | コマンド受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60245375A JPS62104341A (ja) | 1985-10-31 | 1985-10-31 | コマンド受信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62104341A true JPS62104341A (ja) | 1987-05-14 |
Family
ID=17132723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60245375A Pending JPS62104341A (ja) | 1985-10-31 | 1985-10-31 | コマンド受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62104341A (ja) |
-
1985
- 1985-10-31 JP JP60245375A patent/JPS62104341A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62104341A (ja) | コマンド受信回路 | |
| JPS58184941U (ja) | 無線個別選択呼出受信機 | |
| JPS63164554A (ja) | デ−タ速度自動認識システム | |
| JP3548943B2 (ja) | 割り込み制御方法 | |
| JPH0265347A (ja) | Ａｔコマンド検出回路 | |
| JPH01315864A (ja) | 情報処理システムのデータ制御回路 | |
| JPS61284148A (ja) | 無手順端末の速度検出方法 | |
| JPH01123376A (ja) | オン・オフ状態変化認識方式 | |
| KR880005528A (ko) | "at"를 이용한 모뎀의 터미널 속도와 포맽 결정방법 | |
| JPH04221463A (ja) | フロッピーディスクコントローラ | |
| JPS61107844A (ja) | デ−タの送受信方式 | |
| JPH0767159A (ja) | ボタン電話装置 | |
| JPH05260128A (ja) | ブロック情報受信装置 | |
| JPS60111854U (ja) | 燃焼制御回路 | |
| JPS61156955A (ja) | 非同期デ−タ転送方式 | |
| JPS59187778U (ja) | 信号入力装置 | |
| JPH04211856A (ja) | クロック同期式シリアルインターフェース | |
| JPS6259459A (ja) | 原稿検出回路 | |
| JPH065236U (ja) | データ伝送用無線機 | |
| JPS5828338U (ja) | ダイレクトメモリアクセス型アナログ入力装置 | |
| JPH05108896A (ja) | Ｉｃカードにおけるデータ転送方法 | |
| JPS63136244A (ja) | 周辺入出力装置 | |
| JPH0369244A (ja) | データ受信制御回路 | |
| JPH05344106A (ja) | 半二重ベースバンド伝送方式 | |
| JPS62269539A (ja) | 通信制御装置 |