JPS62103757A - マイクロプロセツサシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の技術分野） 本発明は、バスアクセス機能を何する複数の外部プロセ
ッサをメインプロセッサに接続して構成したマイクロプ
ロセッサシステムに係わり、特にメインプロセッサと各
外部プロセッサとの間の交換制御１１信号の授受を行な
うバスマスタ交換用インタフェース回路の改良に関する
。

〔発明の技術的背景〕

近年、！１！能拡張のために、メインとなるマイクロプ
ロセッサにＤＭＡコントローラや演算プロセッサ等のバ
スアクセス別記を有する外部プロセッサを接続してシス
テムを構成することが多く行なわれている。通常、この
種のシステムはメインのマイクロプロセッサがバスのア
クセス権を有しており、外部プロセッサがバスをアクセ
スする場合はこのアクセス権をメインのマイクロプロセ
ッサから奪うか選り受けなければならず、このためメイ
ンのマイクロプロしツサには必ずバスアクセス権の交換
を制御するバスマスタ交換回路が設けられている。この
バスマスタ交換回路の制御機能としては１例えば次のも
のがある。

■　外部プロセッサからのバスアクセス要求を受付け、
メーｆンのマイクロプロセッサにその旨を通知する。

■　メインのマイクロプロセッサからのバス使用許可信
号を受け、その旨を要求を行なった外部プロセッサに通
知する。

■　外部プロセッサのバスアクセス終了を検出し、メイ
ンのマイクロプロセッサにその旨を通知してバスアクセ
ス権をメインのマイクロプロセッサに戻す。

ところで、マイクロプロセッサの中には、システムの規
模に応じて小規模モードおよび大規模モードのうちいず
れかを選択できるものがある。小規模モードは、メイン
のマイクロプロセッサに対し１個の外部プロセッサを接
続するもので、この場合には第３図に示す如くメインの
マイクロプロセッサ（以後メインプロセッサと略称する
）１の２本の制御信号線３．４に外部プロセッサ２を接
続し、上記２本の制御信号線でそれぞれ要求信号の送出
および使用許可信号の返送を分けて行なっている。これ
に対し大規模モードは、メインプロセッサに複数の外部
プロセッサを接続可能とじたもので、例えば２個の外部
プロセッサを接続可能なメインプロセッサの場合は、２
本の制御信号線に対し各々１ｍずつ外部プロセッサを接
続する。

このため、メインプロセッサは各外部プロセッサに対し
各々１本の制御信号線で要求信号の送出と使用許可信号
の返送とを行なわなければならず、したがって各外部プ
ロセッサ２ａ、２ｂとメインプロセッサ１との間には例
えば第４図に示す如くインタフェース回路５ａ、５ｂを
介在させ、このインタフェース回路５ａ、５ｂによりメ
インプロセッサ１側の１本の制御信号線３および４と、
２本の制御信号線６ａ、７ａおよび６ｂ、７ｂとの間の
信号のインタフェースを行なわなければならない。

〔背景技術の問題点〕

ところが、この種の従来のインタフェース回路５ａ、５
ｂは、一般に例えば第５図に示す如くＴＴＬ等のディス
クリートロジック回路を使用して構成されており、どう
しても外部プロセッサ２ａ、２ｂ１１［！ｉｆに対し３
〜５個の集積回路および若干の抵抗が必要となる。この
ため、回路規模の大形化が避けられず、またインタフェ
ース回路内で各デバイス間の配線を行なわなければなら
ないことから、製作に時間と手間を要していた。

〔発明の目的〕

本発明は、回路部品数を低減して回路規模の小形（ヒを
図り、かつ回路内での配線を不要として製作を簡単化し
得る一？＝Ｅ−マイクロプロセッサシステムを提供する
ことを目的とする。

〔発明の概要〕

本発明は、上記目的を達成するために、メインプロセッ
サと各外部プロセッサとの間にプログラマブル・ロジッ
ク・デバイスからなるバスマスタ交換用のインタフェー
ス回路を介在設置し、このインタフェース回路によりメ
インプロセッサと各外部プロセッサとの間の交換制御信
号の授受を行なうようにしたちのである。

〔発明の実施例〕

第１図は、本発明の一実施例におけるマイクロプロセッ
サシステムの構成を示すものである。このシステムは、
メインプロセッサ１と各外部プロセッサ２ａ、２ｂとの
間に、プログラマブル・ロジック・システムからなるイ
ンタフェース回路１０を設け、かつメインプロセッサ１
側の各制御信号線３．４をそれぞれプルアップ抵抗１１
ａ。

１１ｂを介して電源（＋Ｖ）に接続したものである。こ
こで、上記インタフェース回路１０は、１パツケージ内
に集積化された２系統の標準プログラマブル・ロジック
回路を有し、これらの標準プログラマブル・ロジック回
路毎に多数のロジックのうち必要とするロジックを残し
て他のロジックを使用不可能に設定したものである。

このような構成において、例えば外部プロセッサ２ａが
バス使用要求信号Ａｓを制御信号１！６ａを介して第２
図のように送出すると、インクフェース回路１０はこの
要求信号ＡＳの立上がりを検出して、バス交換インタフ
ェース信号Ｃ８を制御信号線３を介して第２図のように
メインプロセッサ１に送出する。そして、これに対しメ
インプロセッサ１から応答のバス交換インタフェース信
号Ｃ８′が返送されると、インタフェース回路１０はこ
のバス交換インタフェース信号Ｃ８′を検出してこの時
点でパイ使用許可信号ＢＳを発生し、この信号ＢＳを制
御信号線７ａを介して第２図に示すように外部プロセッ
サ２ａに返送する。しかして外部プロセッサ２ａはバス
アクセスが可能となる。尚、外部プロセッサ２ｂについ
ても同様の手順でバス使用要求信号および許可信号の授
受が行なわれる。

この様に本実施例であれば、バスマスク交換のインタフ
ェース回路をプログラマブル・ロジック・デバイスから
なる１デツプの回路により構成したので、各外部プロセ
ッサ２ａ、２ｂ毎に３〜５個の集積回路と抵抗器を必要
とした従来の回路に比べて部品点数を大幅に低減するこ
とができ、この結果システムの回路規模を小形化するこ
とができる。またインタフェース回路１０のロジックの
設定は、不要のロジックに対し例えば消去電流を流して
ロジックを使用不可能とすることにより簡単に行なえる
ので、従来回路のような各部品間の配線等を行なわずに
済み、その分団路の製作を簡単化することができる。

尚、本発明は上記実施例に限定されるものではない。例
えば、上記実施例ではインタフェース回路として不要ロ
ジックを破壊して使用不可能とすることにより所望のロ
ジック回路を構成するデバイスを使用したが、不要なロ
ジックを何等かの手段により一時的に使用不可能な状態
に設定し、他のシステムに転用する場合にこのロジック
を再び使用可能にできるようなデバイスを使用してもよ
い。その他、プログラマブル・ロジック・デバイスの構
成や外部プロセッサの接続数、メインプロセッサ１と外
部プロセッサとの間の制御信号のプロトコル等について
も、本発明の要旨を逸脱しない範囲で種々変形して実施
できる。

〔発明の効果〕

以上詳述したように、本発明によれば、メインプロセッ
サと各外部プロセッサとの間にプログラマブル・ロジッ
ク・デバイスからなるバスマスタ交換用のインタフェー
ス回路を介在設置し、このインタフェース回路によりメ
インプロセッサと各外部プロセッサとの間の交換制御信
号の授受を行なうようにしたことによって、回路部品数
を低減して回路規模の小形化を図り得、かつ回路内での
配線を不要として製作を簡単化し得るｉ−マイクロプロ
セッサシステムを提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるマイクロプロセッサ
システムの構成を示すブロック図、第２図は同システム
の動作を説明するためのタイミング図、第３図は小規模
モードにおけるメインプロセッサと外部プロセッサとの
接続構成の一例を示すブロック図、第４図は大規模モー
ドにおけるメインプロセッサと外部プロセッサとの接続
構成の一例を示すブロック図、第５図は従来のバスマス
タ交換用インタフェース回路の回路構成図である。 １・・・メインプロセッサ、２．２ａ、２ｂ・・・外部
プロセッサ、３，４・・・メインプロセッサ側の制御信
号線、６ａ〜７ｂ・・・外部プロセッサ側の制御信号線
、１０・・・バスマスタ交換用のインタフェース回路、
１１ａ、１１ｂ・・・プルアップ抵抗、Ａｓ・・・バス
使用要求信号、ＢＳ・・・バス使用許可信号、ｃｓ、ｃ
ｓ’・・・バス交換インタフェース信号。 出願人代理人　　弁理士　鈴江武彦 第３図 第４図 第５図

Claims (1)

【特許請求の範囲】
1. バスアクセス権を交換制御するバスマスタ回路を備えた
   メインプロセッサと、このメインプロセッサに接続され
   各々バスアクセス機能を有する複数の外部プロセッサと
   から構成されるマイクロプロセッサシステムにおいて、
   前記メインプロセッサと各外部プロセッサとの間にプロ
   グラマブル・ロジック・デバイスからなるバスマスタ交
   換用のインタフェース回路を介在設置し、このインタフ
   ェース回路によりメインプロセッサと各外部プロセッサ
   との間の交換制御信号の授受を行なうようにしたことを
   特徴とするマイクロプロセッサシステム。