CN113704148A - 一种服务器系统 - Google Patents
一种服务器系统 Download PDFInfo
- Publication number
- CN113704148A CN113704148A CN202110876886.6A CN202110876886A CN113704148A CN 113704148 A CN113704148 A CN 113704148A CN 202110876886 A CN202110876886 A CN 202110876886A CN 113704148 A CN113704148 A CN 113704148A
- Authority
- CN
- China
- Prior art keywords
- arbiter
- management
- server system
- board
- motherboards
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005192 partition Methods 0.000 claims abstract description 42
- 238000012545 processing Methods 0.000 claims abstract description 10
- 238000012549 training Methods 0.000 claims abstract description 6
- 238000011217 control strategy Methods 0.000 claims abstract description 4
- 239000000872 buffer Substances 0.000 claims description 14
- 238000003780 insertion Methods 0.000 claims description 6
- 230000037431 insertion Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 201000007902 Primary cutaneous amyloidosis Diseases 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 208000014670 posterior cortical atrophy Diseases 0.000 description 1
- 238000000513 principal component analysis Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Hardware Redundancy (AREA)
Abstract
本申请公开了一种服务器系统,包括中背板、n个主板及n个管理板,中背板包括控制器,控制器用于获取主板的在位数量和管理板的在位数量,根据主板的在位数量和管理板的在位数量确定分区配置,按照分区配置控制对应的UPI的链路训练使能;每一管理板中的BMC,用于获取其对应的分区内的主板的处理数据,并根据处理数据调整控制策略。本申请将处理器和管理器件分板设置,可以提高整机的可维护性,同时便于实现多路分区切换,提高服务器系统的灵活性。
Description
技术领域
本申请涉及服务器领域,特别涉及一种服务器系统。
背景技术
随着服务器的发展,客户对于高性能计算、内存计算等关键应用有了越来越高的要求,为支持此设计,各大服务器厂商基于各个平台设计了8路的服务器系统。当前8路服务器的主流系统架构是2路服务器配置或者4路服务器的简单累加,每个主板上集成有各自的PCH(Platform Controller Hub,Intel公司的集成南桥)、BMC(Baseboard ManagementController,基板管理控制器)、CPLD(Complex Programmable Logic Device,复杂可编程逻辑器件)等,服务器成本较高,且上述互联方式也不支持多路分区的切换,灵活性差。
因此,如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。
发明内容
本申请的目的是提供一种服务器系统,将处理器和管理器件分板设置,可以提高整机的可维护性,同时便于实现多路分区切换,提高服务器系统的灵活性。
为解决上述技术问题,本申请提供了一种服务器系统,包括中背板、n个主板及n个管理板,n个所述主板和n个所述管理板均与所述中背板连接,每个所述主板包括两个通过UPI连接的处理器,每一所述主板上的一个所述处理器与其他所述主板上的一个所述处理器通过UPI连接,每一所述主板上的另一个所述处理器与所述其他主板上的另一个所述处理器通过UPI连接,每个所述管理板包括BMC,n为正整数,其中:
所述中背板包括控制器,所述控制器用于获取所述主板的在位数量和所述管理板的在位数量,根据所述主板的在位数量和所述管理板的在位数量确定分区配置,按照所述分区配置控制对应的所述UPI的链路训练使能;
每一所述管理板中的所述BMC,用于获取其对应的分区内的所述主板的处理数据,并根据所述处理数据调整控制策略。
可选的,n为4。
可选的,所述中背板还包括第一仲裁器、第二仲裁器和第三仲裁器,n个所述管理板中的第一管理板和第二管理板分别通过IIC与所述第一仲裁器的两个输入端连接,n个所述管理板中的第三管理板和第四管理板分别通过IIC与所述第二仲裁器的两个输入端连接,所述第一仲裁器的输出端和所述第二仲裁器的输出端分别与所述第三仲裁器的两个输入端连接,所述第三仲裁器的输出端与所述控制器连接。
可选的,所述第一仲裁器、所述第二仲裁器、所述第三仲裁器均为型号为PCA9641的仲裁器。
可选的,与所述中背板连接的所述主板,用于向所述控制器发送主板在位信息;
与所述中背板连接的所述管理板,用于向所述控制器发送在位信息。
可选的,每个所述主板上的两个所述处理器通过所述主板的内部线路互联,相邻的两个所述主板上的相同位置的所述处理器通过所述中背板互联,非相邻的两个所述主板上的两个所述处理器通过线缆一对一互联。
可选的,所述中背板还包括时钟脉冲发生器,每一所述主板还包括第一时钟缓冲器,每一所述功能板还包括第二时钟缓冲器,所述时钟脉冲发生器与各个所述第一时钟缓冲器及各个所述第二时钟缓冲器均连接。
可选的,该服务器系统还包括与所述中背板连接的一个或多个用于散热的风扇板。
可选的,该服务器系统还包括与所述中背板连接的一个或多个用于供电的PDB板。
可选的,所述控制器还用于根据所述主板的在位信息和所述管理板的在位信息,判断所述服务器系统是否存在插卡错误,若是,生产报警信息,并控制所述主板不执行开机操作。
本申请提供了一种服务器系统,将处理器设置在主板上,BMC设置在管理板上,主板和管理板通过中背板实现数据交互,将处理器和管理器件分板设置,可以提高整机的可维护性,同时便于系统分区的实现。具体的,中背板上的控制器根据主板的在位数量和管理板的在位数量确定服务器系统当前的分区配置,然后按照分区配置来控制对应的UPI的链路训练使能,使对应的主板上的处理器连通,实现多路分区切换,在此基础上,在位的管理板的BMC可以获取到其对应分区内的主板的处理数据,从而根据处理数据调整控制策略,提高服务器系统的灵活性。
附图说明
为了更清楚地说明本申请实施例,下面将对实施例中所需要使用的附图做简单的介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请所提供的一种服务器系统的结构示意图;
图2为本申请所提供的一种主板处理器的UPI互联示意图;
图3为本申请所提供的一种服务器系统的结构示意图;
图4为本申请所提供的一种时钟同步结构示意图。
具体实施方式
本申请的核心是提供一种服务器系统,将处理器和管理器件分板设置,可以提高整机的可维护性,同时便于实现多路分区切换,提高服务器系统的灵活性。
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
请参照图1,图1为本申请提供的一种服务器系统的结构示意图,该服务器系统包括:中背板1、n个主板2及n个管理板3,n个主板2和n个管理板3均与中背板1连接,每个主板2包括两个通过UPI连接的处理器,每一主板2上的一个处理器与其他主板2上的一个处理器通过UPI连接,每一主板2上的另一个处理器与其他主板2上的另一个处理器通过UPI连接,每个管理板3包括BMC 31,n为正整数,图1中以n为4为例对本申请的服务器系统进行示意,其中:
中背板1包括控制器11,控制器11用于获取主板2的在位数量和管理板3的在位数量,根据主板2的在位数量和管理板3的在位数量确定分区配置,按照分区配置控制对应的UPI的链路训练使能;
每一管理板3中的BMC 31,用于获取其对应的分区内的主板2的处理数据,并根据处理数据调整控制策略。
具体的,参照图1,以8路服务器系统为例对本申请的方案进行说明。中空板上可插入4块主板2,可插入4块管理板3,但是实际插入主板2的数量和主机插入管理板3的数量需要根据实际工程需要确定。
可以理解的是,8路服务器的各个处理器之间是通过UPI互联的,UPI连接是本实施例服务器系统的实现关键点,在EGS平台上,每个处理器至多可以出4组UPI端口,为满足4块主板2一致,以及任何处理器之间通信不能跨过两个CPU的要求,将UPI拓扑设计参照图2所示,即主板2上的两个处理器通过主板2板内走线连接,四块主板2分别以MB0、MB1、MB2、MB3进行示意,MB0上的一个处理器和MB1上的一个处理器通过中背板1走线连接,MB0上的另一个处理器和MB1上的另一个处理器通过中背板1走线连接,相应的,MB2上的一个处理器和MB3上的一个处理器通过中背板1走线连接,MB2上的另一个处理器和MB3上的另一个处理器通过中背板1走线连接,在此基础上,不相邻的两块主板2之间走线过长,因此,不相邻的两块主板2之间的处理器互联通过线缆实现。
具体的,为满足客户需求,不同的插卡方式可以对应不同的分区,本实施例根据管理板3的在位情况和主板2的在位情况将服务器系统自动配置成单分区、双分区、四分区等配置。参照图1所示,当主板2和管理板3与中背板1连接后,中背板1上的控制器11可以监控到主板2和管理板3的在位状态,然后根据主板2在位状态和管理板3在位状态分配分区。以下论述中,为便于区分各个主板2和各个管理板3,各个主板2分别以MB0、MB1、MB2、MB3进行说明,各个管理板3分别以ICM0、ICM1、ICM2、ICM3进行说明,ICM0在位,MB0-3在位时是单8路分区;ICM0在位,MB0-1在位时是单4路分区;ICM0和2在位,MB0-3在位时是双4路分区;ICM0-2在位,主板20-3在位时,是单2s+单2S+单4路分区;ICM0-3在位,MB0-3在位时是四2路分区。
相应的,在上述分区配置下,对UPI的控制逻辑如下,当采用单8路分区的系统配置时,上述所有UPI拓扑均有连接;当采用双4路分区的系统配置时,BIOS通过配置UPI的Training使能,关闭对CPU0 UPI Port1、3和CPU1 UPI Port0、3的Link Training,以断开线缆的UPI连接;当采用四2路分区的系统配置时,BIOS通过配置UPI的Training使能,只使能CPU0 UPI Port0和CPU1 UPI Port1的Link Training,即只保留主板2内部走线的UPI连接。
当各个处理器按分区实现互联后,管理板3就可以获取到其所对应的分区的主板2处理数据,从而根据各主板2的处理数据调整控制策略。
参照图3所示,该服务器系统还包括与中背板1连接的一个或多个用于散热的风扇板,还包括与中背板1连接的一个或多个用于供电的PDB板。主板2通过PCIE GENZ连接器向外扩展I/O,Eagle Stream平台一个CPU共可至多扩展出5组PCIE X16 Port。管理板3上主要包括PCH、BMC 31和Secrue CPLD,通常服务器的主板2都是集成了PCH、BMC 31和CPLD的,本申请将这部分独立出来,为整系统提供IO扩展和系统监管,这样设计有以下好处,一是提高整机的可维护性,降低整机成本,二是便于系统分区的实现。
可见,本实施例中,将处理器设置在主板2上,BMC 31设置在管理板3上,主板2和管理板3通过中背板1实现数据交互,将处理器和管理器件分板设置,可以提高整机的可维护性,同时便于系统分区的实现。具体的,中背板1上的控制器11根据主板2的在位数量和管理板3的在位数量确定服务器系统当前的分区配置,然后按照分区配置来控制对应的UPI的链路训练使能,使对应的主板2上的处理器连通,实现多路分区切换,在此基础上,在位的管理板3的BMC 31可以获取到其对应分区内的主板2的处理数据,从而根据处理数据调整控制策略,提高服务器系统的灵活性。
在上述实施例的基础上:
作为一种可选的实施例,中背板1还包括第一仲裁器、第二仲裁器和第三仲裁器,n个管理板3中的第一管理板3和第二管理板3分别通过IIC与第一仲裁器的两个输入端连接,n个管理板3中的第三管理板3和第四管理板3分别通过IIC与第二仲裁器的两个输入端连接,第一仲裁器的输出端和第二仲裁器的输出端分别与第三仲裁器的两个输入端连接,第三仲裁器的输出端与控制器11连接。
作为一种可选的实施例,第一仲裁器、第二仲裁器、第三仲裁器均为型号为PCA9641的仲裁器。
具体的,为使得每块管理板3上的BMC 31均可以读取到当前的分区信息,本实施例在中背板1上还设置有三个PCA9641,以级联的方式连接4个管理板3上BMC 31和一个CPLD。I2C链路上只能有一个Master,所以需要使用PCA9641,也即是2:1的Master仲裁器。
作为一种可选的实施例,中背板1还包括时钟脉冲发生器,每一主板2还包括第一时钟缓冲器,每一功能板还包括第二时钟缓冲器,时钟脉冲发生器与各个第一时钟缓冲器及各个第二时钟缓冲器均连接。
具体的,对于8S系统时钟同源的要求,参照图4所示,本申请采用在中背板1上放置时钟脉冲发生器Clock Generator CK440Q上的100M_0-3_P/Nport发出的4组100M时钟给4块主板2分别提供100M,并在各个主板2上放置第一时钟缓冲器Clock buffer DB2000,给各个主板2上的PCIE device、处理器等提供参考时钟;CK440Q MXCK_0-7_P/N配置成25M时钟模式,产生8路25M时钟,直接供给8颗处理器。此外,考虑到管理板3上的PCH需要的25M时钟要求时序更早,CK440Q的25M时钟输出的Port2经过clock buffer 9ZXL0451后分配到4个ICM板上,通过上述方式实现在不同分区模式下,系统时钟均是同源的。
作为一种可选的实施例,控制器11还用于根据主板2的在位信息和管理板3的在位信息,判断服务器系统是否存在插卡错误,若是,生产报警信息,并控制主板2不执行开机操作。
具体的,如果中背板1上的CPLD监控到其他插卡形式,将会通知主板2的CPLD,拒绝当前配置开机,并将当前错误信息通过I2C传递到BMC 31记录当前无法开机原因。
还需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的状况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其他实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种服务器系统,其特征在于,包括中背板、n个主板及n个管理板,n个所述主板和n个所述管理板均与所述中背板连接,每个所述主板包括两个通过UPI连接的处理器,每一所述主板上的一个所述处理器与其他所述主板上的一个所述处理器通过UPI连接,每一所述主板上的另一个所述处理器与所述其他主板上的另一个所述处理器通过UPI连接,每个所述管理板包括BMC,n为正整数,其中:
所述中背板包括控制器,所述控制器用于获取所述主板的在位数量和所述管理板的在位数量,根据所述主板的在位数量和所述管理板的在位数量确定分区配置,按照所述分区配置控制对应的所述UPI的链路训练使能;
每一所述管理板中的所述BMC,用于获取其对应的分区内的所述主板的处理数据,并根据所述处理数据调整控制策略。
2.根据权利要求1所述的服务器系统,其特征在于,n为4。
3.根据权利要求2所述的服务器系统,其特征在于,所述中背板还包括第一仲裁器、第二仲裁器和第三仲裁器,n个所述管理板中的第一管理板和第二管理板分别通过IIC与所述第一仲裁器的两个输入端连接,n个所述管理板中的第三管理板和第四管理板分别通过IIC与所述第二仲裁器的两个输入端连接,所述第一仲裁器的输出端和所述第二仲裁器的输出端分别与所述第三仲裁器的两个输入端连接,所述第三仲裁器的输出端与所述控制器连接。
4.根据权利要求3所述的服务器系统,其特征在于,所述第一仲裁器、所述第二仲裁器、所述第三仲裁器均为型号为PCA9641的仲裁器。
5.根据权利要求1所述的服务器系统,其特征在于,与所述中背板连接的所述主板,用于向所述控制器发送主板在位信息;
与所述中背板连接的所述管理板,用于向所述控制器发送在位信息。
6.根据权利要求1所述的服务器系统,其特征在于,每个所述主板上的两个所述处理器通过所述主板的内部线路互联,相邻的两个所述主板上的相同位置的所述处理器通过所述中背板互联,非相邻的两个所述主板上的两个所述处理器通过线缆一对一互联。
7.根据权利要求1所述的服务器系统,其特征在于,所述中背板还包括时钟脉冲发生器,每一所述主板还包括第一时钟缓冲器,每一所述功能板还包括第二时钟缓冲器,所述时钟脉冲发生器与各个所述第一时钟缓冲器及各个所述第二时钟缓冲器均连接。
8.根据权利要求1所述的服务器系统,其特征在于,该服务器系统还包括与所述中背板连接的一个或多个用于散热的风扇板。
9.根据权利要求1所述的服务器系统,其特征在于,该服务器系统还包括与所述中背板连接的一个或多个用于供电的PDB板。
10.根据权利要求2-9任意一项所述的服务器系统,其特征在于,所述控制器还用于根据所述主板的在位信息和所述管理板的在位信息,判断所述服务器系统是否存在插卡错误,若是,生产报警信息,并控制所述主板不执行开机操作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110876886.6A CN113704148B (zh) | 2021-07-31 | 2021-07-31 | 一种服务器系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110876886.6A CN113704148B (zh) | 2021-07-31 | 2021-07-31 | 一种服务器系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113704148A true CN113704148A (zh) | 2021-11-26 |
CN113704148B CN113704148B (zh) | 2023-08-11 |
Family
ID=78651124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110876886.6A Active CN113704148B (zh) | 2021-07-31 | 2021-07-31 | 一种服务器系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113704148B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101494564A (zh) * | 2008-01-25 | 2009-07-29 | 中兴通讯股份有限公司 | 一种电源监控装置及单板热备份的实现方法 |
WO2018130105A1 (zh) * | 2017-01-13 | 2018-07-19 | 中兴通讯股份有限公司 | 一种多路服务器时钟系统、多路服务器及其控制方法 |
CN111737037A (zh) * | 2020-06-12 | 2020-10-02 | 浪潮(北京)电子信息产业有限公司 | 基板管理控制方法、主从异构bmc控制系统及存储介质 |
CN112000501A (zh) * | 2020-08-07 | 2020-11-27 | 苏州浪潮智能科技有限公司 | 一种多节点分区服务器访问i2c设备的管理系统 |
-
2021
- 2021-07-31 CN CN202110876886.6A patent/CN113704148B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101494564A (zh) * | 2008-01-25 | 2009-07-29 | 中兴通讯股份有限公司 | 一种电源监控装置及单板热备份的实现方法 |
WO2018130105A1 (zh) * | 2017-01-13 | 2018-07-19 | 中兴通讯股份有限公司 | 一种多路服务器时钟系统、多路服务器及其控制方法 |
CN111737037A (zh) * | 2020-06-12 | 2020-10-02 | 浪潮(北京)电子信息产业有限公司 | 基板管理控制方法、主从异构bmc控制系统及存储介质 |
CN112000501A (zh) * | 2020-08-07 | 2020-11-27 | 苏州浪潮智能科技有限公司 | 一种多节点分区服务器访问i2c设备的管理系统 |
Also Published As
Publication number | Publication date |
---|---|
CN113704148B (zh) | 2023-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11907148B2 (en) | OCP adapter card and computer device | |
CN100541444C (zh) | 多主板系统之管理系统 | |
US20020124128A1 (en) | Server array hardware architecture and system | |
US20160026606A1 (en) | Node card management in a modular and large scalable server system | |
WO2007062593A1 (fr) | Type de serveur | |
CN107766282B (zh) | 一种八路服务器背板与双扣板互联系统的设计方法 | |
CN108664440B (zh) | 接口服务器和机箱 | |
CN205139890U (zh) | 一种基于x86架构的双控双活存储系统 | |
JP2017199368A (ja) | マルチノード筐体システムの管理ポートを減少させるためのコンピュータ読み取り可能な記憶装置、システム及び方法 | |
CN112868013B (zh) | 经由边带接口恢复场域可程序门阵列固件的系统及方法 | |
CN117561505A (zh) | 用于动态地配置设备结构的系统、方法、装置和架构 | |
CN214896436U (zh) | 一种模块化多计算节点gpu服务器结构 | |
CN113434445B (zh) | 一种i3c访问dimm的管理系统和服务器 | |
CN216352292U (zh) | 服务器主板及服务器 | |
CN113704148A (zh) | 一种服务器系统 | |
CN112612741B (zh) | 一种多路服务器 | |
Quintero et al. | IBM Power Systems 775 for AIX and Linux HPC solution | |
CN208969660U (zh) | 一种OpenVPX结构的SRIO交换板卡 | |
CN117978759B (zh) | 一种互联装置、高性能交换装置及大模型一体机 | |
CN218273375U (zh) | 基于ast2500的bmc管理模块及服务器系统 | |
WO2007056687A2 (en) | Ic with dual communication interfaces | |
JP3871879B2 (ja) | 階層型バスシステム | |
TWI243311B (en) | Method and apparatus for upgradable computer design | |
JP2001290562A (ja) | 内部コンピュータネットワーク用コンピュータシステム | |
CN116166599A (zh) | 服务器、服务器多cpld信号的管理方法及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |