JPS62100050A - バイシンクプロトコルによる同期送信方法 - Google Patents
バイシンクプロトコルによる同期送信方法Info
- Publication number
- JPS62100050A JPS62100050A JP60240332A JP24033285A JPS62100050A JP S62100050 A JPS62100050 A JP S62100050A JP 60240332 A JP60240332 A JP 60240332A JP 24033285 A JP24033285 A JP 24033285A JP S62100050 A JPS62100050 A JP S62100050A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- bisync
- protocol
- modem
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＲＳ２３２Ｃインタフェースを用いてバイシ
ンクプロトコルによりオートイネーブルモードでデータ
を送信することを可能にしたバイシンクプロトコルによ
る同期送信方法に関する。
ンクプロトコルによりオートイネーブルモードでデータ
を送信することを可能にしたバイシンクプロトコルによ
る同期送信方法に関する。
複数の独立したコンピュータシステムを通信回線で互い
に接続し、各コンピュータシステム間でデータ通信を行
うには、一般にコンピュータシステムにＲＳ２３２Ｃイ
ンタフェースを介して変復調器、すなわちモデムを接続
し、このモデムから通信回線を介して他のコンピュータ
システムにデータを伝送するようにしている。
に接続し、各コンピュータシステム間でデータ通信を行
うには、一般にコンピュータシステムにＲＳ２３２Ｃイ
ンタフェースを介して変復調器、すなわちモデムを接続
し、このモデムから通信回線を介して他のコンピュータ
システムにデータを伝送するようにしている。
このようにコンピュータシステム間でデータ通信を行う
ための通信規約、すなわちプロトコルの１つとして２進
同期式通信（Ｂｉｎａｒｙ ＳｙｎｃｈｒｏｎｏｕｓＣ
ｏｍｍｕｎｉｃａｔｔｏｎの略として、以下、バ・イシ
ンクと略称する）がある。このバイシンクは同期方式に
よるデータ伝送であり、通常データの開始を示すために
２個以上の同期キャラクタを送信している。
ための通信規約、すなわちプロトコルの１つとして２進
同期式通信（Ｂｉｎａｒｙ ＳｙｎｃｈｒｏｎｏｕｓＣ
ｏｍｍｕｎｉｃａｔｔｏｎの略として、以下、バ・イシ
ンクと略称する）がある。このバイシンクは同期方式に
よるデータ伝送であり、通常データの開始を示すために
２個以上の同期キャラクタを送信している。
このようなバイシンクプロトコルを取り扱うこと力くで
きるＲＳ２３２Ｃインタフェースとして日本電気製のマ
ルチプロトコル・シリアル・コントローラμＰＤ７２０
１Ａ集積回路（ＬＳＩ）がある。このＬＳＩはモデムの
信号により送受信の開始を自動制御することができるオ
ートイネーブル（Ａｕｔｏ Ｅｎａｂｌｅ）という機能
を有している。この機能はキャラクタの送信時モデムに
対するＣＴＳ。
きるＲＳ２３２Ｃインタフェースとして日本電気製のマ
ルチプロトコル・シリアル・コントローラμＰＤ７２０
１Ａ集積回路（ＬＳＩ）がある。このＬＳＩはモデムの
信号により送受信の開始を自動制御することができるオ
ートイネーブル（Ａｕｔｏ Ｅｎａｂｌｅ）という機能
を有している。この機能はキャラクタの送信時モデムに
対するＣＴＳ。
すなわち送信可（Ｃ１ｅａｒ Ｔｏ ５ｅｎｄ）信号を
監視してこのＣＴ Ｓｌ言号がオンにならないと送１言
できず、また受信時にはＤＣＤ、すなわちデータキャリ
ア検出（Ｄａｔｅ Ｃａｒｒｉｅｒ Ｄｅｔｅｃｔ
ｉｏｎ）がオンにならないと、受信できないという動作
を自動的に行うものである。すなわち、このオートイネ
ーブル機能においてはμＰＤ７２０１Ａ ＬＳＩがＣ
ＴＳやＤＣＤ信号の監視機能を有しているものであるた
め、ＣＰＵがこれらのＣＴＳやＤＣＤ信号の監視を行う
必要がないので、その分ＣＰＬＪは他の処理を行うこと
ができ、ＣＰＵにとっては効率的で存効な機能である。
監視してこのＣＴ Ｓｌ言号がオンにならないと送１言
できず、また受信時にはＤＣＤ、すなわちデータキャリ
ア検出（Ｄａｔｅ Ｃａｒｒｉｅｒ Ｄｅｔｅｃｔ
ｉｏｎ）がオンにならないと、受信できないという動作
を自動的に行うものである。すなわち、このオートイネ
ーブル機能においてはμＰＤ７２０１Ａ ＬＳＩがＣ
ＴＳやＤＣＤ信号の監視機能を有しているものであるた
め、ＣＰＵがこれらのＣＴＳやＤＣＤ信号の監視を行う
必要がないので、その分ＣＰＬＪは他の処理を行うこと
ができ、ＣＰＵにとっては効率的で存効な機能である。
しかしながら、このＬＳＩは同期方式のバイシンクプロ
トコルでデータ送信を行う場合には、オートイネーブル
モードではレジスタＷＲ６，ＷＲ７にプログラミングさ
れた同期キャラクタを送信する際に所望の動作を行わず
、ＣＰＵによってＣＴＳ信号の監視を行う必要がある。
トコルでデータ送信を行う場合には、オートイネーブル
モードではレジスタＷＲ６，ＷＲ７にプログラミングさ
れた同期キャラクタを送信する際に所望の動作を行わず
、ＣＰＵによってＣＴＳ信号の監視を行う必要がある。
一方、バイシンクプロトコルは送信文字列の先頭にキャ
ラクタ同期を取るための同期キャラクタを２個以上付加
して送信することが必要である。
ラクタ同期を取るための同期キャラクタを２個以上付加
して送信することが必要である。
そして、この動作を行うにはμＰＤ７２０１ＡＬＳＩに
設けられているレジスタＷＲ６，７、すなわちコントロ
ールレジスタＣＲ６，７に同期キャラクタを書き込み、
”ｌ” ｘ Ｅｎａｂｌｅ ％すなわち送信可能にし
た後、最初の送信データをμＰＤ７２０１Ａ ＬＳＩ
に書き込むことによりＷＲ６゜７にセットした同期キャ
ラクタが自動的に送信されるものである。
設けられているレジスタＷＲ６，７、すなわちコントロ
ールレジスタＣＲ６，７に同期キャラクタを書き込み、
”ｌ” ｘ Ｅｎａｂｌｅ ％すなわち送信可能にし
た後、最初の送信データをμＰＤ７２０１Ａ ＬＳＩ
に書き込むことによりＷＲ６゜７にセットした同期キャ
ラクタが自動的に送信されるものである。
しかしながら、この同期キャラクタの自動送（言をオー
トイネーブルモードで正しく行うためには、最初の１キ
ャラクタ送信時のみ通常モードと同様にＣＴＳ信号の監
視を行うことが必要である。
トイネーブルモードで正しく行うためには、最初の１キ
ャラクタ送信時のみ通常モードと同様にＣＴＳ信号の監
視を行うことが必要である。
第５図はこのオートイネーブルモードによる送信フロー
を示す図であるが、最初にＲＴＳすなわち送信要求（Ｒ
ｅｑｕｅｓｔ Ｔｏ ５ｅｎｄ）信号をオンとして出力
した後、次のステップにおいてＣＴＳ信号がオンになる
のをＣＰＵが監視することが必要とされている。そして
、ＣＴＳｉ言号がオンになるのを確認した後、Ｔｘ Ｅ
ｎａｂｌｅとして送信動作を可能にし、Ｔｘ Ｉ Ｅ
ｎａｂｌｅとして割込みを可能にしてデータを１バイト
出力するという動作を行っている。
を示す図であるが、最初にＲＴＳすなわち送信要求（Ｒ
ｅｑｕｅｓｔ Ｔｏ ５ｅｎｄ）信号をオンとして出力
した後、次のステップにおいてＣＴＳ信号がオンになる
のをＣＰＵが監視することが必要とされている。そして
、ＣＴＳｉ言号がオンになるのを確認した後、Ｔｘ Ｅ
ｎａｂｌｅとして送信動作を可能にし、Ｔｘ Ｉ Ｅ
ｎａｂｌｅとして割込みを可能にしてデータを１バイト
出力するという動作を行っている。
以降はＴｘ割込みによって割込みルーチンから順次デー
タを送信している。なお、このυ１込みルーチンではＣ
ＴＳのチェックは不要である。
タを送信している。なお、このυ１込みルーチンではＣ
ＴＳのチェックは不要である。
上述したように、バイシンクプロトコルによるオートイ
ネーブルモードにおける送信フローにおいては、ＣＴＳ
信号がオンになるのをＣＰＵで監視することが必要であ
るため、その分ＣＰＵは余計な動作が必要なことになり
、オートイネーブルモードの利点が有効に生かされてい
す非効率的であるという問題点がある。
ネーブルモードにおける送信フローにおいては、ＣＴＳ
信号がオンになるのをＣＰＵで監視することが必要であ
るため、その分ＣＰＵは余計な動作が必要なことになり
、オートイネーブルモードの利点が有効に生かされてい
す非効率的であるという問題点がある。
また、このＣＴＳの状態変化をＥ／Ｓ割込み、すなわち
Ｅｘｔｅｒｎａｌ／５ｔａｔｕｓ割込みで検出すること
もできるが、この場合にはＥ／Ｓ割込み用の制御回路を
追加する必要があり、非経済的になるという問題点があ
る。
Ｅｘｔｅｒｎａｌ／５ｔａｔｕｓ割込みで検出すること
もできるが、この場合にはＥ／Ｓ割込み用の制御回路を
追加する必要があり、非経済的になるという問題点があ
る。
本発明の目的は、ＣＰＵによるＣＴＳの監視やＥ／Ｓ割
込みの制御を必要とすることなくバイシンクプロトコル
においてもオートイネーブルモードで同期キャラクタお
よびデータの送信を行うことができ、ｃｐｕの動作効率
を向上し経済化を達成したバイシンクプロトコルによる
同期送信方法を提供することにある。
込みの制御を必要とすることなくバイシンクプロトコル
においてもオートイネーブルモードで同期キャラクタお
よびデータの送信を行うことができ、ｃｐｕの動作効率
を向上し経済化を達成したバイシンクプロトコルによる
同期送信方法を提供することにある。
上記問題点を解決するために、本発明のバイシンクプロ
トコルによる同期送信方法は、コンピュータシステムに
ＲＳ２３２Ｃインタフェースを介して変復調器を接続し
、この変復調器を介し２１仕同期式通信（バイシンク）
プロトコルに基づいて他の機器とデータ通イ３を行う場
合において、送信データに先立ってデータの開始を表し
キャラクタ同期を取るための同期キャラクタを通信用Ｌ
ＳＩのコントロールレジスタを使わずにデータとして２
個以上付加することにより送信許可信号（ＣＴＳ）のチ
ェックを不要にしオートイネーブルモードでデータ送信
を可能にしたことを特徴とする。
トコルによる同期送信方法は、コンピュータシステムに
ＲＳ２３２Ｃインタフェースを介して変復調器を接続し
、この変復調器を介し２１仕同期式通信（バイシンク）
プロトコルに基づいて他の機器とデータ通イ３を行う場
合において、送信データに先立ってデータの開始を表し
キャラクタ同期を取るための同期キャラクタを通信用Ｌ
ＳＩのコントロールレジスタを使わずにデータとして２
個以上付加することにより送信許可信号（ＣＴＳ）のチ
ェックを不要にしオートイネーブルモードでデータ送信
を可能にしたことを特徴とする。
本発明のバイシンクプロトコルによる同期送信方法にお
いては、同期キャラクタを通信用ＬＳＩのコントロール
レジスタを使わずにデータとして２個以上付加すること
によりＣＴＳのチェックを不要にし、オートイネーブル
モードを可能にしている。
いては、同期キャラクタを通信用ＬＳＩのコントロール
レジスタを使わずにデータとして２個以上付加すること
によりＣＴＳのチェックを不要にし、オートイネーブル
モードを可能にしている。
以下、図面を用いて本発明の詳細な説明する。
第１図は本発明のバイシンクプロトコルによる同期送信
方法を実施するコンピュータシステムの一例を示すブロ
ック図である。このコンピュータシステムは、例えばマ
イクロプロセッサ等からなるＣＰＵＩを有し、このＣＰ
ＵＩに接続されたバス２にμＰＤ７２０１Ａ ＬＳＩ
からなりＲＳ２３２Ｃインタフェース規格を達成するた
めのＲＳ２３２Ｃインタフェース３、一時的ζこデータ
を記憶するＲＡＭ５、プログラムやデータ等を固定的に
記ｔαするｒｌＯＭ６等が接続されている。また、ＲＳ
２３２Ｃインタフェース３にはモデムインタフェース（
以下、モデムＩ／Ｆと略記する）４が接続され、このモ
デムＩ／Ｆ４はＲＳ２３２Ｃケーブルを介してモデムＩ
／Ｆ８を備えるモデム７に接続されている。そして、モ
デム７は通信回線９を介して他のコンビュータンステム
等に接続され、これにより他のコンピュータシステムと
のデータ通信が可能になっている。なお、ＲＳ２３２Ｃ
インタフェース３とモデムＩ／Ｆ４との間の相互接続線
の名称または信号の種類は第２図の表に示すとおりであ
る。
方法を実施するコンピュータシステムの一例を示すブロ
ック図である。このコンピュータシステムは、例えばマ
イクロプロセッサ等からなるＣＰＵＩを有し、このＣＰ
ＵＩに接続されたバス２にμＰＤ７２０１Ａ ＬＳＩ
からなりＲＳ２３２Ｃインタフェース規格を達成するた
めのＲＳ２３２Ｃインタフェース３、一時的ζこデータ
を記憶するＲＡＭ５、プログラムやデータ等を固定的に
記ｔαするｒｌＯＭ６等が接続されている。また、ＲＳ
２３２Ｃインタフェース３にはモデムインタフェース（
以下、モデムＩ／Ｆと略記する）４が接続され、このモ
デムＩ／Ｆ４はＲＳ２３２Ｃケーブルを介してモデムＩ
／Ｆ８を備えるモデム７に接続されている。そして、モ
デム７は通信回線９を介して他のコンビュータンステム
等に接続され、これにより他のコンピュータシステムと
のデータ通信が可能になっている。なお、ＲＳ２３２Ｃ
インタフェース３とモデムＩ／Ｆ４との間の相互接続線
の名称または信号の種類は第２図の表に示すとおりであ
る。
以上のように構成されるコンピュータシステムにより通
信回線９を介して他のコンピュータシステム等とバイシ
ンクプロトコルに従ってデータ送信を行う場合において
オートイネーブルモードを達成するために、第３図に示
すように送信バンファの状態として先頭に２個以上、例
えば３個の同期キャラクタＳＹＮを設定しておく。なお
、第３図は一例として間合せ用制御キャラクタＥＮＱを
送信する場合の例を示しているものである。
信回線９を介して他のコンピュータシステム等とバイシ
ンクプロトコルに従ってデータ送信を行う場合において
オートイネーブルモードを達成するために、第３図に示
すように送信バンファの状態として先頭に２個以上、例
えば３個の同期キャラクタＳＹＮを設定しておく。なお
、第３図は一例として間合せ用制御キャラクタＥＮＱを
送信する場合の例を示しているものである。
このように設定された場合においては、第４図の送信フ
ローに示すようにＣＴＳのチェックが不要になるととも
に、Ｅ／Ｓ割込み制御も行うことなく同期キャラクタや
データをオートイネーブルモードで送信することができ
る。
ローに示すようにＣＴＳのチェックが不要になるととも
に、Ｅ／Ｓ割込み制御も行うことなく同期キャラクタや
データをオートイネーブルモードで送信することができ
る。
すなわち、第４図においては、まず送信要求信号ＲＴＳ
をオンにして出力した後、ＴｘＥｎａｂＩｅとして送信
動作を可能にし、Ｔｘ Ｉ Ｅｎａｂｌｅとして割込
みを可能にして送信データを要求し、データを１バイト
出力するという動作を行っているのである。以降の動作
においてはＴｘ割込みによって割込みルーチンから順次
データを送信している。
をオンにして出力した後、ＴｘＥｎａｂＩｅとして送信
動作を可能にし、Ｔｘ Ｉ Ｅｎａｂｌｅとして割込
みを可能にして送信データを要求し、データを１バイト
出力するという動作を行っているのである。以降の動作
においてはＴｘ割込みによって割込みルーチンから順次
データを送信している。
なお、この割込みルーチンにおいてもＣＴＳのチェック
は勿論不要である。
は勿論不要である。
上記実施例においてはＲＳ２３２Ｃインタフェース３と
してμＰＤ７２０１Ａを使用した場合について説明した
が、このＬＳＩに限定されるものでなく、同様な機能を
有する他の素子にも適用できるものである。
してμＰＤ７２０１Ａを使用した場合について説明した
が、このＬＳＩに限定されるものでなく、同様な機能を
有する他の素子にも適用できるものである。
以上説明したように、本発明によれば、送信データに先
立ってデータの開始を表しキャラクタ同期を取るための
同期キャラクタを通信用ＬＳＩのコントロールレジスタ
を使わずにデータとして２個以上付加することにより送
信許可信号（ＣＴＳ）のチェックを不要にしオートイネ
ーブルモードによるデータ送信を可能にしているので、
ＣＰＵはその分抽の処理を行うことができ、効率的であ
り、オートイネーブル機能が十分に達成され得るととも
に、Ｅ／Ｓ割込みのように制御回路を追加する必要もな
いため、経済的である。
立ってデータの開始を表しキャラクタ同期を取るための
同期キャラクタを通信用ＬＳＩのコントロールレジスタ
を使わずにデータとして２個以上付加することにより送
信許可信号（ＣＴＳ）のチェックを不要にしオートイネ
ーブルモードによるデータ送信を可能にしているので、
ＣＰＵはその分抽の処理を行うことができ、効率的であ
り、オートイネーブル機能が十分に達成され得るととも
に、Ｅ／Ｓ割込みのように制御回路を追加する必要もな
いため、経済的である。
第１図は本発明のハイシンクプロトコルによる同期送信
方法を実施するためのコンピュータシステムの一例を示
すブロック図、 第２図は第１図のコンピュータシステムに使用されるＲ
５２３２ＣインタフェースとモデムＩ／Ｆとの間の信号
線を示す表、 第３図はバイシンクプロトコルによる同期送信方法を行
うための送信バッファの状態を示す図、第４図は本発明
のバイシンクプロトコルによる同期送信方法におけるオ
ートイネーブルモードにおける送信用のフローチャート
、 第５図は従来の送信用のフローチャートである。 図において、 １・・・ＣＰＵ、 ２・・ ・バス、 ３・・・ＲＳ２３２Ｃインタフェース、４・・・モデム
Ｉ／Ｆ、 ５・・・ＲＡＭ。 ６・・・ＲＯＭ、 ７・・・モデム、 ８・・・モデムＩ／Ｆ。 ９・・・通信回線である。 第１図 第２図 第３図 第４図
方法を実施するためのコンピュータシステムの一例を示
すブロック図、 第２図は第１図のコンピュータシステムに使用されるＲ
５２３２ＣインタフェースとモデムＩ／Ｆとの間の信号
線を示す表、 第３図はバイシンクプロトコルによる同期送信方法を行
うための送信バッファの状態を示す図、第４図は本発明
のバイシンクプロトコルによる同期送信方法におけるオ
ートイネーブルモードにおける送信用のフローチャート
、 第５図は従来の送信用のフローチャートである。 図において、 １・・・ＣＰＵ、 ２・・ ・バス、 ３・・・ＲＳ２３２Ｃインタフェース、４・・・モデム
Ｉ／Ｆ、 ５・・・ＲＡＭ。 ６・・・ＲＯＭ、 ７・・・モデム、 ８・・・モデムＩ／Ｆ。 ９・・・通信回線である。 第１図 第２図 第３図 第４図
Claims (1)
- コンピュータシステムにＲＳ２３２Ｃインタフェースを
介して変復調器を接続し、この変復調器を介し２進同期
式通信（バイシンク）プロトコルに基づいて他の機器と
データ通信を行うバイシンクプロトコルによる同期送信
方法において、送信データに先立ってデータの開始を表
しキャラクタ同期を取るための同期キャラクタを通信用
ＬＳＩのコントロールレジスタを使わずにデータとして
２個以上付加することにより送信許可信号（ＣＴＳ）の
チェックを不要にしオートイネーブルモードでデータ送
信を可能にしたことを特徴とするバイシンクプロトコル
による同期送信方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60240332A JPS62100050A (ja) | 1985-10-25 | 1985-10-25 | バイシンクプロトコルによる同期送信方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60240332A JPS62100050A (ja) | 1985-10-25 | 1985-10-25 | バイシンクプロトコルによる同期送信方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62100050A true JPS62100050A (ja) | 1987-05-09 |
Family
ID=17057902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60240332A Pending JPS62100050A (ja) | 1985-10-25 | 1985-10-25 | バイシンクプロトコルによる同期送信方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62100050A (ja) |
-
1985
- 1985-10-25 JP JP60240332A patent/JPS62100050A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020120795A1 (en) | Serial peripheral interface master device, a serial peripheral interface slave device and a serial peripheral interface | |
| US5111461A (en) | Communication control system | |
| US20030217213A1 (en) | Method and apparatus for implementing chip-to-chip interconnect bus initialization | |
| JPS62100050A (ja) | バイシンクプロトコルによる同期送信方法 | |
| JP2578773B2 (ja) | シリアルデ−タ転送装置 | |
| JP2541492B2 (ja) | マイクロプロセッサ遠隔リセット方式 | |
| TWI818834B (zh) | 微控制器及應用其之序列周邊介面系統 | |
| JP2001236303A (ja) | ユニバーサル・シリアル・バス制御回路 | |
| JP3844024B2 (ja) | 印刷装置 | |
| JPH0477940B2 (ja) | ||
| JPH0126096B2 (ja) | ||
| JP4290067B2 (ja) | シリアル通信システムにおけるデータ同期方法及びそのためのプログラム | |
| JPH0438618Y2 (ja) | ||
| JPH0311848A (ja) | 通信制御装置 | |
| JP2573790B2 (ja) | 転送制御装置 | |
| JPS63313940A (ja) | 通信制御装置 | |
| JPH09293047A (ja) | マイクロコンピュータのデータ転送装置 | |
| JPH06339236A (ja) | 配線用遮断器 | |
| JPS61227451A (ja) | シリアルデ−タ通信制御用集積回路 | |
| JPH0614089A (ja) | 伝送ｉ／ｏターミナルの通信方法 | |
| JPH05134953A (ja) | データ転送制御装置 | |
| JPH0722284B2 (ja) | 通信制御装置 | |
| JPH05344106A (ja) | 半二重ベースバンド伝送方式 | |
| JPH06301614A (ja) | 薬剤揮散性を有する中空繊維及び薬剤揮散方法 | |
| JPH01303947A (ja) | シリアル伝送装置 |