JPH0614089A - 伝送ｉ／ｏターミナルの通信方法 - Google Patents
伝送ｉ／ｏターミナルの通信方法Info
- Publication number
- JPH0614089A JPH0614089A JP4168742A JP16874292A JPH0614089A JP H0614089 A JPH0614089 A JP H0614089A JP 4168742 A JP4168742 A JP 4168742A JP 16874292 A JP16874292 A JP 16874292A JP H0614089 A JPH0614089 A JP H0614089A
- Authority
- JP
- Japan
- Prior art keywords
- reception
- timer
- transmission
- data
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】 差動型のドライバとレシーバを含むＩＣを１
個使用するのみで、しかもアイドル時に発振が生じて
も、システムに悪影響を及ぼさない伝送Ｉ／Ｏターミナ
ルの通信方法を提供する。 【構成】 伝送Ｉ／Ｏターミナルと上位機器間を伝送線
路を介して、一対の差動型のドライバとレシーバとによ
りデータの送受を行い、所定のデータの伝送後に、送受
信を行わないアイドル期間を設ける通信方法において、
受信側で受信処理終了後（ＳＴ１１）に、タイマを起動
するとともに（ＳＴ１２）、以後の受信を禁止し（ＳＴ
１３）、かつ前記タイマはレシーバの出力である受信信
号でリセットされ、前記タイマがタイムアップする（Ｓ
Ｔ２２）と受信を許可する（ＳＴ２３）。
個使用するのみで、しかもアイドル時に発振が生じて
も、システムに悪影響を及ぼさない伝送Ｉ／Ｏターミナ
ルの通信方法を提供する。 【構成】 伝送Ｉ／Ｏターミナルと上位機器間を伝送線
路を介して、一対の差動型のドライバとレシーバとによ
りデータの送受を行い、所定のデータの伝送後に、送受
信を行わないアイドル期間を設ける通信方法において、
受信側で受信処理終了後（ＳＴ１１）に、タイマを起動
するとともに（ＳＴ１２）、以後の受信を禁止し（ＳＴ
１３）、かつ前記タイマはレシーバの出力である受信信
号でリセットされ、前記タイマがタイムアップする（Ｓ
Ｔ２２）と受信を許可する（ＳＴ２３）。
Description
【０００１】
【産業上の利用分野】この発明は、ＦＡ分野等で使用さ
れる伝送Ｉ／Ｏターミナルの通信方法に関する。
れる伝送Ｉ／Ｏターミナルの通信方法に関する。
【０００２】
【従来の技術】近年、省配線のニーズの中で、ＦＡ分野
においても、ＰＣ（プログラマブルコントローラ）とＩ
／Ｏターミナルとを、回線による通信を用いて、データ
制御を行うシステムが増加している。この種のシステム
では、従来、図５に示すように差動型のドライバ１とレ
シーバ２の一対を内蔵し、２本の入出力線を持つ、ＩＣ
構成のトランシーバ３が使用され、このトランシーバ３
を、回線４を介して、ＰＣ５に接続し、ＰＣ５とターミ
ナルコントローラ６で、制御データや、入出力の監視デ
ータ等を通信により、授受している。このシステムにお
ける通信は、例えば、ＰＣ５から、スタートビット、デ
ータビット、ストップビットからなる通信データを送信
し、これをターミナルコントローラ６で受信し、１フレ
ーム送信後で、通信以外の他の通常処理を行うためのア
イドル期間をおいている。また、図５に示すシステムの
改良型として、図６に示すように、図５で使用するＩＣ
３を、３Ａ、３Ｂと２個使用してトランシーバ３を構成
し、ＩＣ３Ａの方は、レシーバ２Ａを使用し、ドライバ
１Ａは使用せず、逆にＩＣ３Ｂの方は、レシーバ２Ｂを
使用せず、ドライバ１Ｂを使用している。そして、回線
４側にフェールセーフ用の抵抗Ｒを設けたものが実施さ
れている。
においても、ＰＣ（プログラマブルコントローラ）とＩ
／Ｏターミナルとを、回線による通信を用いて、データ
制御を行うシステムが増加している。この種のシステム
では、従来、図５に示すように差動型のドライバ１とレ
シーバ２の一対を内蔵し、２本の入出力線を持つ、ＩＣ
構成のトランシーバ３が使用され、このトランシーバ３
を、回線４を介して、ＰＣ５に接続し、ＰＣ５とターミ
ナルコントローラ６で、制御データや、入出力の監視デ
ータ等を通信により、授受している。このシステムにお
ける通信は、例えば、ＰＣ５から、スタートビット、デ
ータビット、ストップビットからなる通信データを送信
し、これをターミナルコントローラ６で受信し、１フレ
ーム送信後で、通信以外の他の通常処理を行うためのア
イドル期間をおいている。また、図５に示すシステムの
改良型として、図６に示すように、図５で使用するＩＣ
３を、３Ａ、３Ｂと２個使用してトランシーバ３を構成
し、ＩＣ３Ａの方は、レシーバ２Ａを使用し、ドライバ
１Ａは使用せず、逆にＩＣ３Ｂの方は、レシーバ２Ｂを
使用せず、ドライバ１Ｂを使用している。そして、回線
４側にフェールセーフ用の抵抗Ｒを設けたものが実施さ
れている。
【０００３】
【発明が解決しようとする課題】上記した図５のシステ
ムを、ＦＡ現場に使用した場合、環境が悪い状況で、し
ばしばノイズの影響を受けたり、回線の短絡、外れが生
じることがあり、例えば回線短絡で、ＩＣ３のレシーバ
２の入力側がハイとなり、発振を生じ、アイドル期間で
あるにもかかわらず、本来のものでない受信データがど
んどん受信され、システムダウンを起こすおそれがあ
る。従来、この問題を解決するために、図６に示した、
ＩＣ２個使用を含むフェイルセーフ回路を採用してい
る。しかしながら、ドライバとレシーバを含むＩＣは、
比較的高価であり、同じものを２個使用するのは、いか
にも不経済である。
ムを、ＦＡ現場に使用した場合、環境が悪い状況で、し
ばしばノイズの影響を受けたり、回線の短絡、外れが生
じることがあり、例えば回線短絡で、ＩＣ３のレシーバ
２の入力側がハイとなり、発振を生じ、アイドル期間で
あるにもかかわらず、本来のものでない受信データがど
んどん受信され、システムダウンを起こすおそれがあ
る。従来、この問題を解決するために、図６に示した、
ＩＣ２個使用を含むフェイルセーフ回路を採用してい
る。しかしながら、ドライバとレシーバを含むＩＣは、
比較的高価であり、同じものを２個使用するのは、いか
にも不経済である。
【０００４】この発明は、上記問題点に着目してなされ
たものであって、差動型のドライバとレシーバを含むＩ
Ｃを１個使用するのみの経済的で、しかも、アイドル時
に発振が生じても、システムに悪影響を及ぼさない伝送
Ｉ／Ｏターミナルの通信方法を提供することを目的とし
ている。
たものであって、差動型のドライバとレシーバを含むＩ
Ｃを１個使用するのみの経済的で、しかも、アイドル時
に発振が生じても、システムに悪影響を及ぼさない伝送
Ｉ／Ｏターミナルの通信方法を提供することを目的とし
ている。
【０００５】
【課題を解決するための手段及び作用】この発明の伝送
Ｉ／Ｏターミナルの通信方法は、伝送Ｉ／Ｏターミナル
と上位機器間を伝送線路を介して、一対の差動型のドラ
イバとレシーバとによりデータの送受を行い、所定のデ
ータの伝送後に、送受信を行わないアイドル期間を設け
る通信方法において、受信側で受信処理終了後に、タイ
マを起動するとともに、以後の受信を禁止し、かつ前記
タイマはレシーバの出力である受信信号でリセットさ
れ、前記タイマがタイムアップすると受信を許可するよ
うにしている。
Ｉ／Ｏターミナルの通信方法は、伝送Ｉ／Ｏターミナル
と上位機器間を伝送線路を介して、一対の差動型のドラ
イバとレシーバとによりデータの送受を行い、所定のデ
ータの伝送後に、送受信を行わないアイドル期間を設け
る通信方法において、受信側で受信処理終了後に、タイ
マを起動するとともに、以後の受信を禁止し、かつ前記
タイマはレシーバの出力である受信信号でリセットさ
れ、前記タイマがタイムアップすると受信を許可するよ
うにしている。
【０００６】この発明が適用されるシステムでは、通
常、上記機器から、伝送Ｉ／Ｏターミナルにデータが伝
送される場合、１フレームのデータが伝送され、受信さ
れた後、伝送Ｉ／Ｏターミナルでは、タイマが起動さ
れ、このタイマがタイムアップするまで受信が禁止され
る。タイマがタイムアップすると、受信許可となり、次
のフレームのデータが伝送される。なお、データ伝送後
に、発振が生じると、この信号により、タイマがリセッ
トされ、発振が続く間は、タイマのリセットが繰り返さ
れ、タイマはタイムアップせず、受信禁止が続く。この
間、伝送Ｉ／Ｏターミナルは、受信以外の通常の制御動
作を継続する。
常、上記機器から、伝送Ｉ／Ｏターミナルにデータが伝
送される場合、１フレームのデータが伝送され、受信さ
れた後、伝送Ｉ／Ｏターミナルでは、タイマが起動さ
れ、このタイマがタイムアップするまで受信が禁止され
る。タイマがタイムアップすると、受信許可となり、次
のフレームのデータが伝送される。なお、データ伝送後
に、発振が生じると、この信号により、タイマがリセッ
トされ、発振が続く間は、タイマのリセットが繰り返さ
れ、タイマはタイムアップせず、受信禁止が続く。この
間、伝送Ｉ／Ｏターミナルは、受信以外の通常の制御動
作を継続する。
【０００７】
【実施例】以下、実施例により、この発明をさらに詳細
に説明する。図１は、この発明が実施される制御システ
ムのブロック図である。このシステムも、図５に示すも
のと同様に、差動型のドライバ１とレシーバ２を内蔵
し、２本の入出力を有する１個のＩＣ構成のトランシー
バ３を備え、このトランシーバ３を回線４を介してＰＣ
５に接続するとともに、ターミナルコントローラである
ＣＰＵ６にも接続されている。また、ＣＰＵ６は、外部
リセット端子付きのタイマを内蔵し、レシーバ２からの
信号により、タイマがリセットされるようになってい
る。
に説明する。図１は、この発明が実施される制御システ
ムのブロック図である。このシステムも、図５に示すも
のと同様に、差動型のドライバ１とレシーバ２を内蔵
し、２本の入出力を有する１個のＩＣ構成のトランシー
バ３を備え、このトランシーバ３を回線４を介してＰＣ
５に接続するとともに、ターミナルコントローラである
ＣＰＵ６にも接続されている。また、ＣＰＵ６は、外部
リセット端子付きのタイマを内蔵し、レシーバ２からの
信号により、タイマがリセットされるようになってい
る。
【０００８】次に、このシステムの動作を図２、図３に
示すフロー図を参照して説明する。ここでは、今、ＰＣ
５を送信元、ターミナルコントローラ６を受信側とする
と、送信元は、スタートビット、１フレームのデータ
（８ビット）、ストップビットを送信し、最小アイドル
時間をタイマで計測する。つまり、送信後、次のデータ
を送信する際に、タイマがタイムアップしたか否かを判
定し（ステップＳＴ１）、タイムアップしていなけれ
ば、送信に移行せず待機する。タイマがタイムアップし
ていれば、ステップＳＴ１の判定がＹＥＳであり、ステ
ップＳＴ２に移り、次の１フレームのデータを送信する
とともに、タイマをスタートさせる（ステップＳＴ
３）。
示すフロー図を参照して説明する。ここでは、今、ＰＣ
５を送信元、ターミナルコントローラ６を受信側とする
と、送信元は、スタートビット、１フレームのデータ
（８ビット）、ストップビットを送信し、最小アイドル
時間をタイマで計測する。つまり、送信後、次のデータ
を送信する際に、タイマがタイムアップしたか否かを判
定し（ステップＳＴ１）、タイムアップしていなけれ
ば、送信に移行せず待機する。タイマがタイムアップし
ていれば、ステップＳＴ１の判定がＹＥＳであり、ステ
ップＳＴ２に移り、次の１フレームのデータを送信する
とともに、タイマをスタートさせる（ステップＳＴ
３）。
【０００９】一方、ターミナルコントローラ６、つま
り、受信側では、１フレームのデータを受け取ると、受
信割込み指令が出され、これにより、受け取ったデータ
の解析を行う等の受信処理を行い（ステップＳＴ１
１）、受信処理終了で、タイマをスタートさせる（ステ
ップＳＴ１２）とともに、受信を禁止する（ステップＳ
Ｔ１３）。この禁止がなされている間、何らかのデータ
を受けても、受信データとして取込むことはない（図４
のタイムチャート参照）。
り、受信側では、１フレームのデータを受け取ると、受
信割込み指令が出され、これにより、受け取ったデータ
の解析を行う等の受信処理を行い（ステップＳＴ１
１）、受信処理終了で、タイマをスタートさせる（ステ
ップＳＴ１２）とともに、受信を禁止する（ステップＳ
Ｔ１３）。この禁止がなされている間、何らかのデータ
を受けても、受信データとして取込むことはない（図４
のタイムチャート参照）。
【００１０】ターミナルコントローラ６は、受信割込み
が入らない常態時は、受信処理以外の通常処理（例えば
入力出力の監視等）を行い（ステップＳＴ２１）、通信
処理の中でタイマのタイムアップか否か判定し（ステッ
プＳＴ２２）、タイムアップがなければ、そのまま通常
処理を継続する（ステップＳＴ２１）。タイマがタイム
アップした場合は、ステップＳＴ２２の判定がＹＥＳと
なり、ここで以後の受信を許可する（ステップＳＴ２
３）。
が入らない常態時は、受信処理以外の通常処理（例えば
入力出力の監視等）を行い（ステップＳＴ２１）、通信
処理の中でタイマのタイムアップか否か判定し（ステッ
プＳＴ２２）、タイムアップがなければ、そのまま通常
処理を継続する（ステップＳＴ２１）。タイマがタイム
アップした場合は、ステップＳＴ２２の判定がＹＥＳと
なり、ここで以後の受信を許可する（ステップＳＴ２
３）。
【００１１】この実施例システムにおいて、回線４に、
短絡が生じると、発振状態となり、あたかも受信データ
を連続して受取る態様となり、アイドル期間において、
受信データが入ると、この受信データにより、タイマに
リセットがかけられる。発振等による擬似的な受信デー
タが続く限り、タイマのリセットが継続し、したがっ
て、タイマがタイムアップすることがなく、受信禁止期
間ＴＮが長くなり、いつまでも受信許容されない。この
ため、コントローラ６には、新たな受信データが取り込
まれることなく、少なくとも、入出力を対象とする制御
は、そのまま継続される。
短絡が生じると、発振状態となり、あたかも受信データ
を連続して受取る態様となり、アイドル期間において、
受信データが入ると、この受信データにより、タイマに
リセットがかけられる。発振等による擬似的な受信デー
タが続く限り、タイマのリセットが継続し、したがっ
て、タイマがタイムアップすることがなく、受信禁止期
間ＴＮが長くなり、いつまでも受信許容されない。この
ため、コントローラ６には、新たな受信データが取り込
まれることなく、少なくとも、入出力を対象とする制御
は、そのまま継続される。
【００１２】
【発明の効果】この発明によれば、 アイドル時間におけるノイズによる誤受信処理がなく
なるため通常処理のパフォーマンスが向上する。 差動型のトランシーバでは、アイドル時の耐ノイズ性
が向上する。
なるため通常処理のパフォーマンスが向上する。 差動型のトランシーバでは、アイドル時の耐ノイズ性
が向上する。
【００１３】レシーバとして差動型を用いた場合、入
力が、ショートに対して誤動作がなくなる。 差動型トランシーバの部品点数が、従来ショート対象
用としてドライバとレシーバが一対のＩＣを２個使用し
ていたものが１個でよく、半分以下になる。 コストも同様に５０％以下になる。
力が、ショートに対して誤動作がなくなる。 差動型トランシーバの部品点数が、従来ショート対象
用としてドライバとレシーバが一対のＩＣを２個使用し
ていたものが１個でよく、半分以下になる。 コストも同様に５０％以下になる。
【００１４】外形も小型化できる。 等の効果がある。
【図１】この発明が実施される制御システムの構成を示
すブロック図である。
すブロック図である。
【図２】同実施例制御システムの送信処理を説明するた
めのフロー図である。
めのフロー図である。
【図３】同実施例制御システムの受信処理を説明するた
めのフロー図である。
めのフロー図である。
【図４】同実施例制御システムの動作を説明するための
タイムチャートである。
タイムチャートである。
【図５】従来の制御システムの構成を示すブロック図で
ある。
ある。
【図６】従来の制御システムの他の構成を示すブロック
図である。
図である。
１ ドライバ ２ レシーバ ３ トランシーバ ４ 回線 ５ ＰＣ ６ ターミナルコントローラ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 25/02 Ｖ 8226−5Ｋ
Claims (1)
- 【請求項１】伝送Ｉ／Ｏターミナルと上位機器間を伝送
線路を介して、一対の差動型のドライバとレシーバとに
よりデータの送受を行い、所定のデータの伝送後に、送
受信を行わないアイドル期間を設ける伝送Ｉ／Ｏターミ
ナルの通信方法において、 受信側で受信処理終了後に、タイマを起動するととも
に、以後の受信を禁止し、かつ前記タイマはレシーバの
出力を受けてリセットされ、前記タイマがタイムアップ
すると受信を許可するようにしたことを特徴とする伝送
Ｉ／Ｏターミナルの通信方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16874292A JP3168702B2 (ja) | 1992-06-26 | 1992-06-26 | 伝送ｉ／ｏターミナルの通信方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16874292A JP3168702B2 (ja) | 1992-06-26 | 1992-06-26 | 伝送ｉ／ｏターミナルの通信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0614089A true JPH0614089A (ja) | 1994-01-21 |
| JP3168702B2 JP3168702B2 (ja) | 2001-05-21 |
Family
ID=15873578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16874292A Expired - Fee Related JP3168702B2 (ja) | 1992-06-26 | 1992-06-26 | 伝送ｉ／ｏターミナルの通信方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3168702B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW416011B (en) | 1998-08-28 | 2000-12-21 | Toray Industries | Colored polymer film, color filter and liquid crystal display device |
-
1992
- 1992-06-26 JP JP16874292A patent/JP3168702B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3168702B2 (ja) | 2001-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3348331B2 (ja) | 電子機器及びその動作モード制御方法 | |
| US5889817A (en) | Communication system with data comparison circuit | |
| KR20000005265A (ko) | 다중 통신 인터페이스 회로 및 그 방법 | |
| JPH0614089A (ja) | 伝送ｉ／ｏターミナルの通信方法 | |
| US7506082B2 (en) | Data transferring system using USB and method thereof | |
| JP2005084792A (ja) | データ通信ユニット | |
| JP3341276B2 (ja) | 通信制御装置 | |
| JP2541492B2 (ja) | マイクロプロセッサ遠隔リセット方式 | |
| KR100525379B1 (ko) | 반이중 데이터 전송방식의 기억장치 직접접근 로직의데이터 충돌 방지 방법 | |
| JP3320570B2 (ja) | システム異常からの復帰方法 | |
| JPH0510437Y2 (ja) | ||
| KR100302599B1 (ko) | 유에스비의정보교환방법 | |
| JP3148765B2 (ja) | 互いに異なった規格のインターフェース間のボーレートを合わせるための通信ケーブル | |
| JPH05158723A (ja) | 分散処理型制御装置の異常診断装置 | |
| KR100962306B1 (ko) | 임베디드 시스템의 양방향 데이터 통신장치 및 그 방법 | |
| JP4257995B2 (ja) | 半二重通信制御方式 | |
| JPH0295055A (ja) | データ回線ループバック方式 | |
| JPH01297591A (ja) | システム時計の設定処理方式 | |
| JP2941266B1 (ja) | バス通信型エンコーダ装置のエンコーダデータ出力方法 | |
| JPH05183605A (ja) | シリアルインタフェースのハードウエア制御システム | |
| JPS62100050A (ja) | バイシンクプロトコルによる同期送信方法 | |
| JPS59231638A (ja) | デ−タ転送方式 | |
| JPH0318141A (ja) | スペクトラム拡散通信における同期方法 | |
| JPH08307478A (ja) | シリアル通信装置 | |
| JPH0722284B2 (ja) | 通信制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |