JPS6198379A

JPS6198379A - 画像表示装置

Info

Publication number: JPS6198379A
Application number: JP59218359A
Authority: JP
Inventors: 保明高原; 貞二岡本
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1984-10-19
Filing date: 1984-10-19
Publication date: 1986-05-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、メモリに記憶したデータを順次読み出しＯＲ
Ｔ上に表示する画像表示装置に係り、特に図形情報と色
情報を合成して表示画面を得るのに好適な画像表示装置
に関する。

〔発明の背景〕

画像表示装置には、第２図に示すように、画素単位で、
１０％２％１１を表わすパターン情報ＰＴと、文字図形
情報の１１１２％Ｏｌにそれぞれ対応した色情報（ＦＧ
、ＢＧと称す。）および、表示の属性（カーソル、フラ
ッシン等）を示す属性情報ＡＴを合成して表示画像を得
る方法がある。

この方法ではこれらの情報を画像メモリから同時に読み
出す必要がある。従来の装置では、これらの情報を同時
に読出すために、第５図に示すようにパターン情報Ｐ　
Ｔ　、色情報ｌ−’Ｇ、ＢＧ。

属性情報ＡＴにそれぞれ独立の画像メモリ１．２３．４
を割り当てていた。しかし、このような構成ではそれぞ
れの情報に対し別個のメモリを割シ当てなければならず
メモリの素子数が増加する欠点があった。

また、メモリ素子数を低減するため、同一メモリ素子か
ら必要な情報をタイミングをずらして読み出し、それら
の２つの情報を合成して出力する技術は既に特開昭５８
−１３９２４２号公報に示されている。しかし、この技
術は連続した２つの情報合成方法について示されている
ものであｐ、ＴＶ装置のように水平送査を行う装置につ
いての問題および色情報などパターン情報以外の情報の
読み出しに関する問題を認識していない。

〔発明の目的〕

本発明の目的は、大容量メモリを使用して少ないメモリ
素子数で構成できる画像表示装置を提供することにある
。

〔発明の概要〕

ｊ　　　　　上記目的を達成するために、異る２種類以
上の情報を記憶する表示メモリを、表示メモリから読み
出したｉ′＃報を一時的に記憶する補助メモリと、表示
メモリから読み出す情報の種類を指定する信号を発生す
る指定信号発生回路を設け、表示メモリから読み出して
補助メモリに書き込んだ情報を異る走査線期間に補助メ
モリから読み出し、表示メモリから同時に読み出した情
報と合成してＯＲ，Ｔ上に表示することを第１の特徴と
し、補助メモリに書き込む情報の徨類を走査期間毎に異
るようにしたことを第２の特徴とするものである。

〔発明の実施例〕

以下、本発明の一実施例を第１図、第４図、第６５図に
よシ説明する。第１図は、本発明の一実施例を示すブロ
ック図である。第４図は第１図で示した実施例の表示画
面の構成を示す図である。第４図において、１０１は１
組の色情報及び属性情報を割シ当でる単位であり、以下
これをブロックと称する。ブロックは、横４画素、縦４
画素の計１６画素のパターン情報から構成され、。っ、
＃）、１６゜素ｃｒ＞＝ｐ−ｙ情報、ヵ１、　１１組の
色情報及び属性情報が割シ当てられる。

１０２はＣＲＴ上に表示される表示画面であシ、横１２
８ブロツク、縦９６ブロツクよシ構成される。

画面１０２のブロックには各々番号を割つけており、左
上隅から右方向へ０から順に番号付けを゛　行っている
。

第１図において、２１はパターン情報２７１色情報（Ｆ
Ｇ、ＢＧ）および属性情報ＡＴを記憶した画像メモリ、
１１はＣＲＴ画面上に表示するブロックの番号をＴＶの
水平走査に従って巡回的に発生するブロック番号発生回
路、Ａ１はブロック番号発生回路１１から出力されたブ
ロック番号信号、１２はブロック番号信号Ａ１に１２８
を加わえ、ブロック番号信号Ａ１が示すブロックの１段
下のブロックの番号Ａ２を出力する加算回路、Ｔ１は、
表示メそす２１からパターン情報を読み出す期間は％Ｏ
１１色情報あるいは属性情報を読み出す期間は１１１と
なるクロック信号、１３は、クロック信号Ｔ１が％ＱＩ
の期間ではブロック番号信号Ａ１を選択し、ｔＩＩの期
間ではブロック番号信号Ａ２を選択して、ブロック番号
信号Ａ３を出力する切換回路、Ａ４は、ブロックの水平
走査線の番号を示すライン信号であシ、０から３までの
値を示す、２２は、表示メモリ２１から読み出された色
情報ＦＧ、ＢＧおよび属性情報ＡＴを記憶する補助メ七
りであり、クロック信号Ｔ１が％１１の期間では表示メ
モリから読み出された情報ＤＴが補助メモリ２２に書き
込まれ、クロック信号Ｔ１が％ＱＩの期間では、補助メ
モリ２２から色情報であるＦＧ及びＢＧ、さらに属性情
報ＡＴが読み出される。５は、表示メモリ２１．２２か
ら読みだされた情報ＦＴ、ＦＧ。

ＢＧ、ＡＴに従って、３原色信号ＲＧＢ及び輝度信号Ｙ
を合成しＣＲＴに出力する画像合成回路である。

以下、第１図に示した実施例の動作を第４図、第５図と
ともに詳細に説明する。第５図は、表示画面上の第１２
８ブロツクの情報を読み出すタイミングを示した図であ
る。第５図において、左側に付された符号は、第１図に
付した信号と同一である。ライン信号Ａ４は表示するブ
ロックの水平走査線の番号を示すものであり、第５図に
示したタイミング図は、左から第１２８ブロツクの第０
水平走査、第１水平走査及び第２水平走査の読み出しタ
イミングを示している。

クロック信号Ｔ１が１０′の期間では、表示メモＩＪ　
２１．２２に与えられるブロック番号信号Ａ３としてブ
ロック番号信号Ａ１が切換回路１３から出力される。ク
ロック信号Ｔ１は表示メ七す２１にも接続されており、
これによシこの期間では、表示メモリ２１からパターン
情報Ｐ　Ｔ　１２８が読み出される。一方、クロック信
号Ｔ１は補助メモリ２２に、書き込み制御信号として接
続されており、クロック信号Ｔ１が％ローのとき読出し
状態となシ、補助メモリ２２から色情報ＦＧ、ＢＧおよ
び属性情報ＡＴが読み出される。このクロック信号Ｔ１
が％ＱＩの期間に表示メモリ２１及び補助メモリ２２か
ら読み出された情報ＰＴ、ＦＧ、ＢＩ　　　　Ｑ、ＡＴ
は、画像合成回路５に取り込まれ、画像）・１信号Ｒ，Ｇ、　Ｄ、　Ｙに変換された後ＣＲＴ上に表示
される。

クロック信号Ｔ１が１１１の期間では、表示メモリ２１
及び補助メモリ２２に与えられるブロック番号信号Ａ３
としてブロック番号信号Ａ２が切換回路１３から出力さ
れる。ブロック番号信号Ａ２は、加算回路１２によシ、
ブロック番号信号Ａ１に１２８が加わえられ２５６とな
る。クロック信号Ｔ１は表示メモリ２１にも接続されて
おシ、クロック信号Ｔ１が１１１の期間では、表示メモ
リ２１から、色情報ＦＧかＢＧあるいは属性情報ＡＴが
読み出される０表示メモリ２１からどの情報を読み出す
かは、表示メモリ２１に接続されたライン番号Ａ４によ
り選択できるようにしておく０これにより、ライン番号
Ａ４が′″ｏｌのとき表示メモリ２１から色情報ＦＧが
読み出され、ｓｌｌのとき色情報ＢＧが、１２１のとき
属性情報ＡＴが読み出されることになる。またクロック
信号Ｔ１は補助メモリ２２に書き込み制御信号として接
続されておシ、クロック信号Ｔ１が％１１の期間で　　
　１は表示メモリ２１から読み出された情報ＤＴが補助
メモリ２２に書き込まれることになる。嬉５図で示した
動作倉すでは、表示メモリ２１からパターン情報ＰＴ１
２８を読み出すとともに、クロック信号Ｔ１が１１１の
期間で第２５６ブロツクの色情報であるＦＧ２５６．Ｂ
Ｇ２５６．ＡＴ２５６をライン番号Ａ４に従って読み出
し補助メモリ２２　　に筈き込むタイミングを示してい
る。補助メモリ２２に書き込まれた第２５６ブロツクの
情報Ｆ　Ｇ　２５６ＢＧ　２５６．　ＡＴ　２５６は、
表示メモリ２１から第２５６ブロツクのパターン情報Ｐ
　Ｔ　２５６が読み出されると同時に補助メモリ２２か
ら読み出される。

これは、第５図において、第１２８ブロツクのパターン
情報ＦＴ１２Ｂが表示メモリ２１から読み出されると同
時に第１２８７″＝、Ｘ情報Ｆ’Ｇ１２８．ＢＧ１２８
　、　Ａ　Ｔ　１２８が補助メモリから読み出されるの
と同様なタイミングで実行されるものである。

また、第５図において補助メモリ２２から読み出される
第１２８ブロツクの情報ＦＧ１２８．　　ＢＧ１２８Ａ
、Ｔ１２８は、第０ブロツクのパターン情報が表示メモ
リ２２から読み出されるときに、第５図に示したタイミ
ングと同様なタイミングで表示メモリ２２から読み出さ
れ補助メモリ２２に書き込まれる。つまシ、第１図に示
した実施例では、色情報と属性情報をパターン情報よシ
もブロック１列分先に表示メモリ２１から読み出して補
助メモリ２２に一時的に記憶しておき、表示メモリ２１
から当該ブロック、パターン情報を読み出すタイミング
に合わせて、補助メモリ２２から読み出して所定の画像
をＣＲＴ上に表示するものでめるＯ以上述べた様に、本実施例によると、色情報及び属性情
報を、ブロック１列分先に表示メモリ２１よシ読み出す
ことができるので、色情報、属性情報及びパターン情報
をすべて同一メモリに記憶しておくことができ、それぞ
れの情報に独立のメモリを割り当てていた従来４ｙＢに
比べ、メモリ素子数を低減することができるという効果
がある。

第１図に示した実施例では補助メモリ２２として、色情
＠ＦＧ、ＢＧ及び属性情報ＡＴが同時に読みだすように
したものであるが、第６図及び第７図に示すように各情
報を時分割で補助メ七り２２１から読み出し、ラッチ回
路２２３．２２４．２２５に読み出した情報を一時記憶
することによっても本発明の目的を達成することができ
る。第６図において２２１は、書き込みビット数と読み
出しビット数が等しい補助メモリである。２２２はクロ
ック信号Ｔ１に従って交互に切シ換わる切り換え回路、
２２１２２４．２２５はラッチ回路である。

なお第１図と同一の信号には同一符号を付しである。Ａ
５は、第７図に示した様に、クロック信号Ｔ１の半周期
を１周期として、０．１．２と巡回的に変化する信号線
であシ、クロック信号Ｔ１が１１１の期間、アドレス信
号として補助メモリ２２１に供給される。クロック信号
Ｔ１が％Ｏａの期間では、ライン信号Ａ４が補助メモリ
２２１に供給され、第１図の実施例と同様に表示メモリ
２１から読み出された情報ＤＴが補助メ七り（２２１に
書き込まれる。クロック信号Ｔ１が１１１の期間では、
ブロック番号信号Ａ３及び信号Ａ５に従りて補助メモリ
２２１から情報が読み出される。信号Ａ５が０の期間で
は色情報ＦＧが読み出すれ、パルスＴ２によシラッチ２
２３に一時記憶され出力される。同様に信号Ａ５が％１
〃の期間では色情報ＢＧが、％２１の期間では属性情報
ＡＴが読み出され、それぞれラッチ２２４．２２５に一
時記憶され出力される０以上述べたように書き込むビッ
ト数と読み出すビット数が等しいメモリも、書き込んだ
情報を時分割で読み出すことによシ、補助メモリ２２と
同等に用いることができ、本発明を適用することができ
る・以上述べた実施例では、パターン情報、色情報、属
性情報すべてを同一メモリに記憶したが、第８図に示す
実施例の様にパターン情報を記憶する表示メモリ２１′
と色情報と属性情報を記憶する表示メモリ２１’を割＃
）轟てることによっても本発明を適用することができる
。この実施例によると、パターン情報と色情報あるいは
属性情報を同時ゝ表示メゝす２１′・２２′力゛ら読み
出す　　１ことができることから、第１図の実施例に比
べ表示メモリの読み出し速度を１／２にすることができ
る・これにより低速のメモリを衣心メモリに用いること
ができるという効果がある。第８図において、第１図と
同一回路には同一符号が付してあり、表示メモリ２１′
からはパターン情報を、表示メモリ２１％からは色情報
または属性情報を読み出すこと以外は、第１図の実施例
と同一動作を実行するので第８図の実施例の詳細な動作
説明は省略する。

以上述べた実施例では補助メモリを一系列しか持たなか
ったが、二系列以上の補助メモリを持つことによりても
本発明を適用することができる。

第９図は補助メモリを２系列待つ場合の実施例である。

第１図と同一回路には同一符号を付しである。２２’、
２２＃は補助メモリ、３１は補助メモリ２２　’、　２
２１の出力を選択する切換え回路、信号へ８は、表示し
ているブロック列が偶数列の期間％０１奇数列の期間１
１１となる信号である。

Ａ７はブロック番号（３号Ａ１の下位部分であシ、ブロ
ックの水平位置を示す信号である。第９図の実施例の動
作を第１０図及び第１１図とともに説明する。第１０図
は第１２８ブロツクの情報を読み出す動作タイミングを
示し、第１１図は第２５６ブロツクの情報を読み出す動
作タイミングを示す、第１０図において、クロック信号
Ｔ１が％Ｏｌの期間では、パターン情報ＰＴ１２８か表
示メモリ２１から読み出される。また、第１２８ブロツ
クは表示画面上第２列に位置することから、信号Ａ８は
％Ｏｌとなり、ＡＮＤゲート３２によシ信号Ｔ５は％Ｑ
Ｉとなる。また切換回路３１は、補助メモリ２２′の出
力を選択する。つまシ第２列に位置するブロックの色情
報ＦＧ：　　ＢＧ及び属性情報ＡＴは補助メモリ２２′
から読み出され、画像合成回路５にパターン情報ＰＴと
共に供給される。クロック信号Ｔ１が１１１の期間では
、あらかじめ、表示メモリ２１に記憶されている第２５
６ブロツクの色情報ＦＧ２５６かＢ　Ｇ　２５６あるい
は属性情報Ａ　Ｔ　２５６が、ライン情報Ａ４に従って
°表示メモリ２１から読み出される。この期間は、Ｔ６
が１１１となることから、表示メモリ２１　　よシ読み
出された情報は補助メモリ２゛２″に書き込まれる、つ
まシ第３列に位置するブロックの色情報ＰＧ、ＢＧ及び
属性情報ＡＴは補助メモリ２２１に書き込まれることに
なる。次に第１１図において、第２５６ブロツクは表示
画面上第３列に位置することから信号Ａ８は％１１とな
る。

従って、切換回路３１は補助メモリ２２Ｉの出力が選択
され、信号Ｔ６は％０１となる。この結果、第３列に位
置するブロックの色情報ＦＧ、、ＢＧ及び属性情報ＡＴ
は補助メモリ２２１から読み出される・一方、表示メモ
リ２１から読み出された第４列のブロックの色情報ＦＧ
、ＢＧ及び属性情報は、補助メモリ２２′に薔き込まれ
る。

つまり、補助メモリ２２　’、　２２Ｎはブロックの列
によシ、交互に、書き込み、読み出しが行なわれるもの
である０以上、述べたように第８図の実施例においても
、表示メモリ２２にパターン情報、１　　　色情報及び
属性情報を記憶させておくことかでｆ　　　　きること
から、表示メモリの個数を低減できるという効果がある
。また、第８図の実施例では、補助メモリを２系列持ち
、読み出し、書き込みを切υ換えて使用できるので、時
分割で読み出し書き込みを行う第１図の実施例に比べ、
低速のメモリを使用できるという効果がある。

また以上述べた実施例では１ブロック単位で情報をメモ
リから読み出したが、２ブロック以上を単位として読み
出す場合でも読み出すビット数が異るだけで本発明を適
用できることは明らかである。さらに、各情報のビット
数が変更された場合、あるいは、情報の種類や数が場合
でも、読み出すビット数の変更、あるいは回数を変更す
ることにより本発明を適用することができる。

〔発明の効果〕

以上、述べた様に本発明によれば、ブロック単位で割当
てられる色情報及び属性情報を同一のメモリに格納でき
るので、メモリ素子数を低減できるという効果がある。

【図面の簡単な説明】

系１図は本発明の第１の実施例を示す構成図、第２図は
表示方式の原理を説明する図、第３図は従来の表示装置
の一例を示す構成図、第４図は表示画面構成例を示す図
、第５図は第１図の実施列の動作タイミング図、第６図
は補助メモリの一例を示す構成図、第７図は第６図の補
助メモリの動作タイミング図、第８図は本発明の第２の
実施例を示す構成図１．第９図は本発明の第３の実施例
を示す構成図、第１０図及び第１１図は第９図の実施例
の動作タイミング図である。２１、２１．　’　２１１・・・・・・表示メモリ２２
、２２．　’　２’１．Ｉ　２２１・・・・・・補助メ
モリ１３．３１・・・・・・切換回路１２・・・・・・加算回路

Claims

【特許請求の範囲】

異る２種類以上の表示情報を記憶する第１の記憶手段と
該第１の記憶手段から選択的に表示情報を読み出す第１
の読み出し手段と前記第１の記憶手段から読み出した特
定の表示情報を一時的に記憶する第２の記憶手段と前記
特定の表示情報をあらかじめ定められた期間の後、前記
第２の記憶手段から読み出す第２の読み出し手段とを有
して成り、前記第１の記憶手段から読み出した表示情報
と前記第２の記憶手段から読み出した前記特定の表示情
報とを合成して表示画像を生成する画像表示装置におい
て、前記第１の記憶手段から読み出して前記第２の記憶
手段に記憶する表示情報の種類を水平走査線毎に変える
ことにより前記第２の記憶手段から複数種類の表示情報
を読み出せるようにしたことを特徴とする画像表示装置
。