JPS59165092A - 陰極線管デイスプレイ装置の画素デ−タ・カラ−デ−タ読出し回路 - Google Patents
陰極線管デイスプレイ装置の画素デ−タ・カラ−デ−タ読出し回路Info
- Publication number
- JPS59165092A JPS59165092A JP58039142A JP3914283A JPS59165092A JP S59165092 A JPS59165092 A JP S59165092A JP 58039142 A JP58039142 A JP 58039142A JP 3914283 A JP3914283 A JP 3914283A JP S59165092 A JPS59165092 A JP S59165092A
- Authority
- JP
- Japan
- Prior art keywords
- color data
- pixel data
- data
- color
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は陰８！線管ディスプレイ装置、特に陰極線管の
画面の水平方向および垂直方向にそれぞれ所定数の画素
に分解した画像の画素データと、これら画素を画面の水
平方向および垂直方向のそれぞれの所定数毎に分割した
ブロック毎に画素を着色するカラーデータを予め記憶し
ておき、前記ブロックの水平方向の所定数の画素毎に画
素データとこれら画素データに対応するカラーデータを
画面の水１１力向そして垂直方向に読出□して、所定の
表示すイクルで順次、画像を表示する陰極線管ディスプ
レイ装置に関する。
画面の水平方向および垂直方向にそれぞれ所定数の画素
に分解した画像の画素データと、これら画素を画面の水
平方向および垂直方向のそれぞれの所定数毎に分割した
ブロック毎に画素を着色するカラーデータを予め記憶し
ておき、前記ブロックの水平方向の所定数の画素毎に画
素データとこれら画素データに対応するカラーデータを
画面の水１１力向そして垂直方向に読出□して、所定の
表示すイクルで順次、画像を表示する陰極線管ディスプ
レイ装置に関する。
背景技術
こ′のような陰極線管ディスフプレイ装置として、テレ
ビジョン文字多重放送受信機がある。
ビジョン文字多重放送受信機がある。
第１図はテレビジョン文字多重放送の画面全面固り、°
表示の場合の画面構成を示すもので、 ２４８ドント／
ライン×２０４ラインの画素で構成され、画面の着色は
水モ方向を８ドツト毎、垂直方向を１２ライン毎に分割
した、３１（水平方向）Ｘ１７（垂直方向）の各ブロッ
ク毎に行なうようになっている。
表示の場合の画面構成を示すもので、 ２４８ドント／
ライン×２０４ラインの画素で構成され、画面の着色は
水モ方向を８ドツト毎、垂直方向を１２ライン毎に分割
した、３１（水平方向）Ｘ１７（垂直方向）の各ブロッ
ク毎に行なうようになっている。
第２図はテレビジョン文字多重放送の画素データおよび
カラーデータの従来の読出し回路のブロック図である。
カラーデータの従来の読出し回路のブロック図である。
画素メモリには ２４８（水１１２方向）Ｘ２０４（＠
直方向）の個数の画素データが、力？−メモリ２には３
１（水１２方向）、Ｘｌ７（重置方向）の個数のカラー
データがそれぞれ記憶されている。画素メモリｌとカラ
ーメモリ２の水平アドレスは、水平同期信号ＨＤによっ
てクリヤされる、不図示のクロック発生器から出方され
るピントロックパルスＢＫをカウントする水−１１ｚア
ドレスカウンタ３によって指示される。画素メモリｌの
取直アドレスＹは、垂直同期信号ｖＩ］によってクリヤ
される水平同期信号ＨＤをカウントする垂直アドレスカ
ウンタ４によって指示される。カラーメモリ２の垂直ア
ドレスＹｃは垂直アドレスカウンタ４がら出力される画
素メモリｌの垂直アドレスＹをアドレス変換回路５によ
り１２ライン毎に１つずつ更新して指示される。そして
画素メモリ１がら並列に読出された８ビツトの画素デー
タは画素データランチ回路６に、カラーメモリ２から読
出された８ビｙｌ・のカラーデータはカラーデータラッ
チ回路７にそれぞれ一時、記憶された後、不図示の表示
クロック発生回路から出力される出力パルスＳ。
直方向）の個数の画素データが、力？−メモリ２には３
１（水１２方向）、Ｘｌ７（重置方向）の個数のカラー
データがそれぞれ記憶されている。画素メモリｌとカラ
ーメモリ２の水平アドレスは、水平同期信号ＨＤによっ
てクリヤされる、不図示のクロック発生器から出方され
るピントロックパルスＢＫをカウントする水−１１ｚア
ドレスカウンタ３によって指示される。画素メモリｌの
取直アドレスＹは、垂直同期信号ｖＩ］によってクリヤ
される水平同期信号ＨＤをカウントする垂直アドレスカ
ウンタ４によって指示される。カラーメモリ２の垂直ア
ドレスＹｃは垂直アドレスカウンタ４がら出力される画
素メモリｌの垂直アドレスＹをアドレス変換回路５によ
り１２ライン毎に１つずつ更新して指示される。そして
画素メモリ１がら並列に読出された８ビツトの画素デー
タは画素データランチ回路６に、カラーメモリ２から読
出された８ビｙｌ・のカラーデータはカラーデータラッ
チ回路７にそれぞれ一時、記憶された後、不図示の表示
クロック発生回路から出力される出力パルスＳ。
によって８画素毎に直列に不図示のカラーマトリックス
回路に出方される。第３図は水平アト九スＸ、’ｊｌｉ
直アドレスＹ、Ｙｃそして出力パルスＳ。
回路に出方される。第３図は水平アト九スＸ、’ｊｌｉ
直アドレスＹ、Ｙｃそして出力パルスＳ。
のタイミングを示すタイミングチャートである。
ここでＴは水平方向８画素分の表示すイクル（８ビツト
分で１．７５ｎｓＸ ８”１．４ｇ５）である。
分で１．７５ｎｓＸ ８”１．４ｇ５）である。
このように、従来の読取り回路において、は画素メモリ
とカラーメモリを別々に備えており。
とカラーメモリを別々に備えており。
この場合、画素メモリに記憶される画素データは２４８
Ｘ ２０４ （ビ・ント）キ８，３（キロバイト）で
あるのに対し、カラーメモリに記憶されるカラーデータ
は３１Ｘ ｌ？Ｘ ８（ビット）＝５２７（バイト）と
非常に小さいので、カラーメモリとして小容量のメモリ
を使用していた。しかしながら、最近、メモリは次第に
大容量化しており、このような小容量のものは次第に生
産量も減ってコスト高になり、あるいは生産中止になり
つつある。かといって、大容量のものをカラーメモリと
して使うことは非畠に不経済である。
Ｘ ２０４ （ビ・ント）キ８，３（キロバイト）で
あるのに対し、カラーメモリに記憶されるカラーデータ
は３１Ｘ ｌ？Ｘ ８（ビット）＝５２７（バイト）と
非常に小さいので、カラーメモリとして小容量のメモリ
を使用していた。しかしながら、最近、メモリは次第に
大容量化しており、このような小容量のものは次第に生
産量も減ってコスト高になり、あるいは生産中止になり
つつある。かといって、大容量のものをカラーメモリと
して使うことは非畠に不経済である。
発明の開示
本発明は−１−述の問題点に鑑み提案されたもので、画
素データとカラーデータを１チツプのメモリに記憶し、
ＣＲＴの表示すイクル内で画素データとこれに対応する
カラーデータを交互に読出すようにした、陰極線管ディ
スプレイ装置の画素データ・カラーデータ読出し回路を
提供することを目的とする。
素データとカラーデータを１チツプのメモリに記憶し、
ＣＲＴの表示すイクル内で画素データとこれに対応する
カラーデータを交互に読出すようにした、陰極線管ディ
スプレイ装置の画素データ・カラーデータ読出し回路を
提供することを目的とする。
このために本発明はＣＲＴの表示すイクルをメモリへの
アクセスがＯｆ能な第１の時間帯と第２の時間帯に分け
て、これら第１の時間帯、第２の時間帯において信号レ
ベルが反転する切換信号により、水平アドレスカウンタ
、毛直アドレスカウン４ぐ りが、画像メモリ（画素データとカラーデータを１チツ
プに記憶したもの）の画素データとこれに対応するカラ
ーデータを交互に読出し、それぞれ画素データランチ回
路、カラーデータ回路に一時記憶した後、出力パルスに
より画素データとカラーデータを交互に出力するように
したものである。
アクセスがＯｆ能な第１の時間帯と第２の時間帯に分け
て、これら第１の時間帯、第２の時間帯において信号レ
ベルが反転する切換信号により、水平アドレスカウンタ
、毛直アドレスカウン４ぐ りが、画像メモリ（画素データとカラーデータを１チツ
プに記憶したもの）の画素データとこれに対応するカラ
ーデータを交互に読出し、それぞれ画素データランチ回
路、カラーデータ回路に一時記憶した後、出力パルスに
より画素データとカラーデータを交互に出力するように
したものである。
本発明は、画素データとカラーデータを１チツプのメモ
リに記憶して、ＣＲＴの表示すイクル内で画素データと
これに対応するカラーデータを交互に読出すようにした
ので、メモリの節約になり、コストが大幅に低減される
。
リに記憶して、ＣＲＴの表示すイクル内で画素データと
これに対応するカラーデータを交互に読出すようにした
ので、メモリの節約になり、コストが大幅に低減される
。
′発明を実施するための最良の形態
以下、本発明を実施例の図面を参照しながら説明する。
第４図は、木°発明の−・実施例である、テレビジョン
文字多重放送受信機の画素データ・カラーデータ読取り
回路のブロフク図、第６図はそのタイミングチャートで
ある。１０は第２図の従来の画素メモリｌとカラーメモ
リ２をｌチンブにまとめた画像メモリである。第５図は
この画像メモリ１０における画素データとカラーデータ
の記憶の状！８を示すもので、水平方向および垂直方向
の０番地から画面の画素構成と同じ構成で画素データが
記憶され、水平方向Ｏ＃に地、垂直方向２０４番地から
画面のと同じ構成でカラーデータが記ｔｆｆ、５れてい
る。１１．１２はそれぞれ第２図の従来の水Ｖアドレス
カウンタ３．垂直アドレスカウンタ４と同じである。１
３は画素データの暇直アドレスＹを変換してカラーデー
タの垂直アドレスＹｃを１１するアドレス変換回路であ
る。、１４はＣＲＴの表示すイクルＴの半サイクル毎に
レベルが反転する３、ｌＪ換イｉ吋Ｓ１ を発生する切
換信号発生回路である。１５は切換信号Ｓｌによって、
ＣＲＴの表示すイクルＴの前半で、カラーデータの垂
直アドレスＹｃと水１１アドレスカウンタ１１の水・１
１アドレスＸとで決まる画像メモリ１０のカラーデータ
をアクセスしてこれを読出し、ＣＲＴの表示すイクルＴ
の後゛Ｖ′で画素データの垂直アドレスＹと水平アドレ
スカウンタ口の水平アドレスＸとで決まる画像メモリ１
０の画素データをアクセスしてこれを読出すセレクタで
ある。
文字多重放送受信機の画素データ・カラーデータ読取り
回路のブロフク図、第６図はそのタイミングチャートで
ある。１０は第２図の従来の画素メモリｌとカラーメモ
リ２をｌチンブにまとめた画像メモリである。第５図は
この画像メモリ１０における画素データとカラーデータ
の記憶の状！８を示すもので、水平方向および垂直方向
の０番地から画面の画素構成と同じ構成で画素データが
記憶され、水平方向Ｏ＃に地、垂直方向２０４番地から
画面のと同じ構成でカラーデータが記ｔｆｆ、５れてい
る。１１．１２はそれぞれ第２図の従来の水Ｖアドレス
カウンタ３．垂直アドレスカウンタ４と同じである。１
３は画素データの暇直アドレスＹを変換してカラーデー
タの垂直アドレスＹｃを１１するアドレス変換回路であ
る。、１４はＣＲＴの表示すイクルＴの半サイクル毎に
レベルが反転する３、ｌＪ換イｉ吋Ｓ１ を発生する切
換信号発生回路である。１５は切換信号Ｓｌによって、
ＣＲＴの表示すイクルＴの前半で、カラーデータの垂
直アドレスＹｃと水１１アドレスカウンタ１１の水・１
１アドレスＸとで決まる画像メモリ１０のカラーデータ
をアクセスしてこれを読出し、ＣＲＴの表示すイクルＴ
の後゛Ｖ′で画素データの垂直アドレスＹと水平アドレ
スカウンタ口の水平アドレスＸとで決まる画像メモリ１
０の画素データをアクセスしてこれを読出すセレクタで
ある。
１６は、水平アドレスカウンタ１１とセレクタ１５でア
クセスして、読出された画素データ（８ピント分）を−
・時、記憶する画素データランチ回路である。１７は水
」ｌアドレスカウンタ１１とセレクタ１５でアクセスし
て、読出されたカラーデータを一時、記憶するカラーデ
ータラッチ回路である。１９はＣＲＴの表示すイクルＴ
の前半に出力されて、カラーデータラッチ回路１７の一
時記七〇されたカラーデータを出力するカラーデータ出
力パルスＳ２を発生するカラーデータ出力パルス発生回
路である。１ＢはＣＲＴの表示すイクルＴの後トに出力
されて、画素データランチ回路１６に一時、記憶された
画素データを出力する画素データ出力パルスＳ、１を発
生する画素データ出力パルス発生回路である。２０はカ
ラーデータランチ回路１７から出力されたカン−データ
が不図示のカラーマトリンクス回路に入力するのを表示
すイクルの゛ト分だけ遅らせて、画素データと同じタイ
ミングでカラーブトリックス回路に入力するようにする
遅延回路である。
クセスして、読出された画素データ（８ピント分）を−
・時、記憶する画素データランチ回路である。１７は水
」ｌアドレスカウンタ１１とセレクタ１５でアクセスし
て、読出されたカラーデータを一時、記憶するカラーデ
ータラッチ回路である。１９はＣＲＴの表示すイクルＴ
の前半に出力されて、カラーデータラッチ回路１７の一
時記七〇されたカラーデータを出力するカラーデータ出
力パルスＳ２を発生するカラーデータ出力パルス発生回
路である。１ＢはＣＲＴの表示すイクルＴの後トに出力
されて、画素データランチ回路１６に一時、記憶された
画素データを出力する画素データ出力パルスＳ、１を発
生する画素データ出力パルス発生回路である。２０はカ
ラーデータランチ回路１７から出力されたカン−データ
が不図示のカラーマトリンクス回路に入力するのを表示
すイクルの゛ト分だけ遅らせて、画素データと同じタイ
ミングでカラーブトリックス回路に入力するようにする
遅延回路である。
実施例ではカラーデータを画素データよりも先に画像メ
モリから読出すようにしているが、逆にすることもでき
る。また実施例ではＣＲＴの表示すイクルを半分に分け
て、各々でカラーデータと画素データを画像メモリから
読出すようにしているが、メモリのアクセスタイ１、（
通常３００ｎｓ以ド）より大きければ、必ずしも半分に
分ける必要はない。
モリから読出すようにしているが、逆にすることもでき
る。また実施例ではＣＲＴの表示すイクルを半分に分け
て、各々でカラーデータと画素データを画像メモリから
読出すようにしているが、メモリのアクセスタイ１、（
通常３００ｎｓ以ド）より大きければ、必ずしも半分に
分ける必要はない。
画像メモリの画素データとカラーデータのアドレスを指
定する水平アドレスカウンタ、垂直アドレスカウンタ、
セレクタの回路構成は、画像メモリにどのように画素デ
ータとカラーデータを記憶するかによって変わってくる
。
定する水平アドレスカウンタ、垂直アドレスカウンタ、
セレクタの回路構成は、画像メモリにどのように画素デ
ータとカラーデータを記憶するかによって変わってくる
。
第１図はテレビジョン文字多重放送の、全面固定表示の
場合の−・画面の画面構成を示す図、第２図は画素メモ
リとカラーメモリを個別に有する。 従来のテレビジョン文字多毛放送受信機の画素データ・
カラーデータ読出し回路ブロンク図、第３図はそのタイ
ミングチャート、第４図は本発明ノ゛く の一実施例である、テレビジョン文字多重放送受信機の
画素データ会カラーデータ読出２．シ回路のブロック図
、第５図は画像メモリー０における画素データとカラー
データの記憶状態を示す図、第６図は第４図の回路のタ
イミングチャートである。 ｌＯ・・・画像メモリ、 １１・・・水平アドレスカウンタ。 １２・・・垂直アドレスカウンタ、 １３・・・アドレス変換回路、 １４・・・切替信号発生回路、 １５・・・セレクタ。 １６・・・画素データラッチ回路、 １７・・・カラーデータラッチ回路、 １８・・・画素データ出力パルス発生回路、１９・・・
カラーデータ出力パルス発生回路、２０・・・遅延回路
。
場合の−・画面の画面構成を示す図、第２図は画素メモ
リとカラーメモリを個別に有する。 従来のテレビジョン文字多毛放送受信機の画素データ・
カラーデータ読出し回路ブロンク図、第３図はそのタイ
ミングチャート、第４図は本発明ノ゛く の一実施例である、テレビジョン文字多重放送受信機の
画素データ会カラーデータ読出２．シ回路のブロック図
、第５図は画像メモリー０における画素データとカラー
データの記憶状態を示す図、第６図は第４図の回路のタ
イミングチャートである。 ｌＯ・・・画像メモリ、 １１・・・水平アドレスカウンタ。 １２・・・垂直アドレスカウンタ、 １３・・・アドレス変換回路、 １４・・・切替信号発生回路、 １５・・・セレクタ。 １６・・・画素データラッチ回路、 １７・・・カラーデータラッチ回路、 １８・・・画素データ出力パルス発生回路、１９・・・
カラーデータ出力パルス発生回路、２０・・・遅延回路
。
Claims (1)
- 【特許請求の範囲】 陰極線管の画面の水平方向および垂直方向にそれぞれ所
定数の画素に分解した画像の画素データと、これら画素
を画面の水平方向および垂直方向のそれぞれの所定数毎
に分割したブロック毎に画素を着色するカラーデータを
予め記憶しておき、前記ブロックの水平方向の所定数の
画素毎に画素データとこれら画素データに対応するカラ
ーデータを画面の水引７一方向そして垂直方向に読出し
て、所定の表示すイクルで、順次、画像を表示する陰極
線管ディスプレイ装置において。 一画面の画素データとカラーデータを記憶する１チツプ
の画像メモリと、 前記表示すイクルで表示する所定数の画素のブロック単
位の画面における水平アドレスに対応する画像メモリに
おける画像データ水平アドレスと、これら画素に対応す
るカラーデータのプロ。 り中位の画面における水平アドレスに対応する画像メモ
リにおけるカラーデータ水「アドレスを指定する水平ア
ドレスカウンタと、 前記表示すイクルで表示する所定数の画素の画面におけ
る垂直アドレスに対応する画像メモリにおける画素デー
タ垂直アドレスと、これら画素に対応するカラーデータ
のブロック単位の画面における垂直アドレスに対応する
画像メモリにおけるカラーデータ垂直アドレスを指定す
る垂直アドレスカウンタと、 前記表示すイクルを分割した第１の時間帯と第２の時間
帯において信号レベルが反転する切替信号を発生し、こ
れを水平アドレスカウンタと垂直アドレスカウンタに出
力して、第１の時間帯において水平アドレスカウンタの
画素データ水平アドレスと垂直アドレスカウンタの画素
データ垂直アドレスとで決まる画素データを画像メモリ
から読出し、第２の時間帯において、水平アドレスカウ
ンタのカラーデータ水平アドレスと垂直アドレスカウン
タのカラーデータ７％直アドレスとで決まるカラーデー
タを読出す切盤信号発生回路と。 画像メモリから読出された画素データとカラーデータを
それぞれ一時、記憶する画素データランチ回路とカラー
データランチ回路と、 それぞれ前記第１の時間帯内および前記第２の時間帯内
に出力されて前記画素データランチ回路に記憶された画
素データ、ｌ）ｂ記カラーデータランチ回路に記憶され
たカラーデータを出力するための画素データ出力パルス
、カラーデータ出力パルスを発生する画素データ出力パ
ルス発生回路とカラーデータ出力パルス発生回路と。 画素データランチ回路から出力された画素データとカラ
ーデータラッチ回路から出力されたカラーデータがカラ
ーマトリックス回路に人力するタイミングを合わせるた
めの遅延回路とからなることを特徴とする陰極線管ディ
スプレイ装置の画素データ拳カラーデータ読出し回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58039142A JPS59165092A (ja) | 1983-03-11 | 1983-03-11 | 陰極線管デイスプレイ装置の画素デ−タ・カラ−デ−タ読出し回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58039142A JPS59165092A (ja) | 1983-03-11 | 1983-03-11 | 陰極線管デイスプレイ装置の画素デ−タ・カラ−デ−タ読出し回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59165092A true JPS59165092A (ja) | 1984-09-18 |
Family
ID=12544852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58039142A Pending JPS59165092A (ja) | 1983-03-11 | 1983-03-11 | 陰極線管デイスプレイ装置の画素デ−タ・カラ−デ−タ読出し回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59165092A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6198379A (ja) * | 1984-10-19 | 1986-05-16 | 株式会社日立製作所 | 画像表示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5577787A (en) * | 1978-12-08 | 1980-06-11 | Matsushita Electric Ind Co Ltd | Display unit |
| JPS58105189A (ja) * | 1981-12-17 | 1983-06-22 | 株式会社東芝 | 表示メモリの制御装置 |
-
1983
- 1983-03-11 JP JP58039142A patent/JPS59165092A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5577787A (en) * | 1978-12-08 | 1980-06-11 | Matsushita Electric Ind Co Ltd | Display unit |
| JPS58105189A (ja) * | 1981-12-17 | 1983-06-22 | 株式会社東芝 | 表示メモリの制御装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6198379A (ja) * | 1984-10-19 | 1986-05-16 | 株式会社日立製作所 | 画像表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4210934A (en) | Video display apparatus having a flat X-Y matrix display panel | |
| CA2329892C (en) | Rendering processing apparatus requiring less storage capacity for memory and method therefor | |
| JPS59208586A (ja) | ビデオ画像表示装置 | |
| EP0908827B1 (en) | Memory interface device and memory address generation device | |
| US5444497A (en) | Apparatus and method of transferring video data of a moving picture | |
| US5654773A (en) | Picture storage device separates luminance signal into even number and odd number data and separates two channel color signal into former half pixels and latter half pixels | |
| JPS592905B2 (ja) | デイスプレイ装置 | |
| JPH09307832A (ja) | 画面比変換装置及び方法 | |
| JP2575661B2 (ja) | 画像メモリ | |
| JPS6473892A (en) | Reproducing device for stereoscopic image | |
| JPS59165092A (ja) | 陰極線管デイスプレイ装置の画素デ−タ・カラ−デ−タ読出し回路 | |
| US4920407A (en) | Composite video frame store | |
| JP3550510B2 (ja) | ダイナミックランダムアクセスメモリデバイス、データ転送システム及びデータ書き込み方法 | |
| JPS5922136A (ja) | デ−タ処理回路 | |
| KR100256497B1 (ko) | 피디피 텔레비전의 동적램 인터페이스 장치에 있어서 라인버퍼제어장치. | |
| SU930355A1 (ru) | Устройство дл вывода графической информации | |
| JPH0348518B2 (ja) | ||
| KR100256498B1 (ko) | 피디피 텔레비전의 동적램 인터페이스 장치에 있어서 프레임버퍼 제어장치. | |
| SU1649530A1 (ru) | Устройство дл отображени информации | |
| SU1437908A1 (ru) | Устройство дл вывода графической информации | |
| JPH10334226A (ja) | 画像データ記憶装置 | |
| JPS6285582A (ja) | ビデオメモリ | |
| JPS6090387A (ja) | グラフイツクメモリの書込み読出し制御装置 | |
| JPS6367083A (ja) | 映像縮小表示回路 | |
| JPH03161791A (ja) | 表示用メモリ装置 |