JPS6194353A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6194353A JPS6194353A JP21664684A JP21664684A JPS6194353A JP S6194353 A JPS6194353 A JP S6194353A JP 21664684 A JP21664684 A JP 21664684A JP 21664684 A JP21664684 A JP 21664684A JP S6194353 A JPS6194353 A JP S6194353A
- Authority
- JP
- Japan
- Prior art keywords
- type
- resistor
- regions
- electrodes
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 238000002955 isolation Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 2
- 238000007796 conventional method Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は高精度の半導体装置に関するものである。
従来例の構成とその問題点
半導体装置は高速化とともに高精度化の傾向にあり、特
にＡ／Ｄ、Ｄ／Ａ変換器には高精度が必要である。最近
ビデオ用のＡ／Ｄ 変換器の開発が活発におこなわれて
いるが、ビデオ用Ａ／Ｄ 変換器においては高速性を保
つため並列型が広く採用されている。並列型Ａ／Ｄ 変
換器においては基準バイアス抵抗が必要となり、高精度
の抵抗を必要とする。
にＡ／Ｄ、Ｄ／Ａ変換器には高精度が必要である。最近
ビデオ用のＡ／Ｄ 変換器の開発が活発におこなわれて
いるが、ビデオ用Ａ／Ｄ 変換器においては高速性を保
つため並列型が広く採用されている。並列型Ａ／Ｄ 変
換器においては基準バイアス抵抗が必要となり、高精度
の抵抗を必要とする。
この要求を満足するためイオン注入を利用した高精度抵
抗があり、第１図に断面図を示す。
抗があり、第１図に断面図を示す。
以下第１図により説明する。ｐ形Ｓｉ基板１上に形成さ
れたｎ形エピタキシャル層２がｐ形分離領域３，３′に
より、他の素子と分離されている。
れたｎ形エピタキシャル層２がｐ形分離領域３，３′に
より、他の素子と分離されている。
ｎ形エピタキシャル層２内にイオン注入等で形成された
ｐ形抵抗領域４及びエビタキンヤル層２から電極を取り
出すだめのｎ形拡散領域６が形成され、表面の絶縁酸化
膜６の一部を開孔して、エピタキシャル層バイアス電極
７及び抵抗端電極８ａ−８ｅを形成する。今、電極８ａ
〜ｓｂ、ｓｂ〜８ｃ 、８ｃｍａｄ 、５ｄ−８ｅの距
離及びｐ形抵抗領域４の幅を等しくする。電極８ａ、８
ｅにそれぞれＶａ、Ｖｅの電圧を印加し電極７にはＶａ
。
ｐ形抵抗領域４及びエビタキンヤル層２から電極を取り
出すだめのｎ形拡散領域６が形成され、表面の絶縁酸化
膜６の一部を開孔して、エピタキシャル層バイアス電極
７及び抵抗端電極８ａ−８ｅを形成する。今、電極８ａ
〜ｓｂ、ｓｂ〜８ｃ 、８ｃｍａｄ 、５ｄ−８ｅの距
離及びｐ形抵抗領域４の幅を等しくする。電極８ａ、８
ｅにそれぞれＶａ、Ｖｅの電圧を印加し電極７にはＶａ
。
Ｖｅと等しい又は高い電圧を印加すると、電極ｓｂ、ｓ
ｃ、ａｄは理想的にはそれぞれＶｂ ＝Ｖａ＋２ （Ｖ
ｅ−Ｖａ ） 、 Ｖｃ＝Ｖａ−＋、−（Ｖｅ−Ｖａ
） 、 Ｖｄ＝Ｖａ＋７（Ｖ ｅ−Ｖ ａ ）が印加さ
れることになる。
ｃ、ａｄは理想的にはそれぞれＶｂ ＝Ｖａ＋２ （Ｖ
ｅ−Ｖａ ） 、 Ｖｃ＝Ｖａ−＋、−（Ｖｅ−Ｖａ
） 、 Ｖｄ＝Ｖａ＋７（Ｖ ｅ−Ｖ ａ ）が印加さ
れることになる。
しかしながら、ｐ形抵抗領域４は横方向に電位が傾斜し
ているため、エピタキシャル層２とｐ形抵抗領域４間の
電圧は場所により異なる。従って第１図９に示す様に場
所により空乏層の幅が異なり、ｐ形抵抗領域４の抵抗の
大きさも場所により異なる。この図に示す抵抗体におい
てはＶａ側においてｐ形抵抗領域４内の空乏層は薄いた
め、Ｖａ側の抵抗値は小さく、逆にＶｅ ｆｌｌの抵抗
値は大きくなる。電圧Ｖａ、Ｖｅを印加電圧を加えると
、Ｖａ側では抵抗が大きいため電界は小さく、Ｖｂｌｌ
ｌは電界が大きくなり、第２図の破線に示す理想直線に
対し、実線の如く°なる。
ているため、エピタキシャル層２とｐ形抵抗領域４間の
電圧は場所により異なる。従って第１図９に示す様に場
所により空乏層の幅が異なり、ｐ形抵抗領域４の抵抗の
大きさも場所により異なる。この図に示す抵抗体におい
てはＶａ側においてｐ形抵抗領域４内の空乏層は薄いた
め、Ｖａ側の抵抗値は小さく、逆にＶｅ ｆｌｌの抵抗
値は大きくなる。電圧Ｖａ、Ｖｅを印加電圧を加えると
、Ｖａ側では抵抗が大きいため電界は小さく、Ｖｂｌｌ
ｌは電界が大きくなり、第２図の破線に示す理想直線に
対し、実線の如く°なる。
発明の目的
本発明はこの様な従来の問題に鑑み、高精度に適した半
導体装置を提供することを目的とする。
導体装置を提供することを目的とする。
発明の構成
本発明は、複数の島領域内に同じ大きさの抵抗体を設け
、各抵抗体と島領域のバイアスを等しくすることにより
、空乏層分布を等しくすることにより各抵抗体の抵抗値
を等しくし、より′高精度の電圧分割が出来るというも
のである。
、各抵抗体と島領域のバイアスを等しくすることにより
、空乏層分布を等しくすることにより各抵抗体の抵抗値
を等しくし、より′高精度の電圧分割が出来るというも
のである。
実施例の説明
本発明の構成を図面を用いて説明する。
第３図は本発明の一実施例を示す断面図である〇以下第
３図に従って説明する。ｐ形Ｓｔ 基板１上に形成され
たｎ形エピタキシャル層２ａ、２ｂ。
３図に従って説明する。ｐ形Ｓｔ 基板１上に形成され
たｎ形エピタキシャル層２ａ、２ｂ。
２Ｃがｐ形分離領域３，３′により分離されている。
ｎ形エピタキシャル層２ａ 、２ｂ 、２ｃ内にイオン
注入等で形成された同形状のｐ形抵抗領域４ａ。
注入等で形成された同形状のｐ形抵抗領域４ａ。
４ｂ、４Ｃ及びｎ形拡散領域５ａ、５ｂ、５ｃがそれぞ
れ形成され、表面の絶縁酸化膜６の一部を開孔してエビ
タキンヤル層のバイアス用電極７ａ。
れ形成され、表面の絶縁酸化膜６の一部を開孔してエビ
タキンヤル層のバイアス用電極７ａ。
７ｂ、７ｃ及び抵抗端電極ａａ、ｓｂ、ａｃ、ａｄが形
成されている。図ではｓｂ、ｓｃは２つずつあるがこれ
は平面的に接続されている。電極８ａにｔ圧Ｖａ 、電
極８ ｄ Ｉ／Ｃ電圧Ｖｄ （Ｖａ ） Ｖｄ ） 全
印加し、電極７ａにＶａ ＋、Ｈ（Ｖ ａ −Ｖｂ ）
を印加し、８ａと７ｂ、ｓｂと７Ｃを接続すると各エピ
タキシャル層には空乏層９ａ、９ｂ、９ｃが形成される
。
成されている。図ではｓｂ、ｓｃは２つずつあるがこれ
は平面的に接続されている。電極８ａにｔ圧Ｖａ 、電
極８ ｄ Ｉ／Ｃ電圧Ｖｄ （Ｖａ ） Ｖｄ ） 全
印加し、電極７ａにＶａ ＋、Ｈ（Ｖ ａ −Ｖｂ ）
を印加し、８ａと７ｂ、ｓｂと７Ｃを接続すると各エピ
タキシャル層には空乏層９ａ、９ｂ、９ｃが形成される
。
その空乏層の形状は等しいため、ｐ形抵抗領域４ａ、４
ｂ、４ｃの抵抗値は等しくなる。この例では抵抗領域が
３個の場合であるが４個接続した場合には第２図の破線
で示す理想直線になる０又、逆にｐ形島領域にｎ形の抵
抗体を有する場合には７ａとｓｃ、７ｂと８ｄを接続し
、７ＣにＶｄ−百（Ｖａ−Ｖｄ）を印加すると同様にな
る。
ｂ、４ｃの抵抗値は等しくなる。この例では抵抗領域が
３個の場合であるが４個接続した場合には第２図の破線
で示す理想直線になる０又、逆にｐ形島領域にｎ形の抵
抗体を有する場合には７ａとｓｃ、７ｂと８ｄを接続し
、７ＣにＶｄ−百（Ｖａ−Ｖｄ）を印加すると同様にな
る。
本発明による他の実施例を第４図に示す。第３図と同様
にして、分離領域３，３′、ｐ形抵抗領域４ａ、４ｂ、
４ｃ、ｎ形拡散領域５ａ、５ｂ、５ｃを形成する。この
後、絶縁酸化膜６の開孔部をｐ形抵抗４ａ 、４ｂ 、
４ｃの一端部及びｎ形拡散領域６ａ、５ｂ、５ｃを含む
領域に形成する。その後、電極８ａ 、ａｂ 、８ｃ
、ｓａを形成する。その際Ｂｂ、５ｃｉｄｐ形抵抗４ａ
、４ｂの他端部とｐ形抵抗４ｂ 、４Ｇ及びｎ形拡散領
域ｓｂ 、 ｓｃを含む領域に形成している。そしてｎ
形エピタキシャル層２ａ 、２ｂ 、２ｃとｐ形抵抗４
ａ、４ｂ。
にして、分離領域３，３′、ｐ形抵抗領域４ａ、４ｂ、
４ｃ、ｎ形拡散領域５ａ、５ｂ、５ｃを形成する。この
後、絶縁酸化膜６の開孔部をｐ形抵抗４ａ 、４ｂ 、
４ｃの一端部及びｎ形拡散領域６ａ、５ｂ、５ｃを含む
領域に形成する。その後、電極８ａ 、ａｂ 、８ｃ
、ｓａを形成する。その際Ｂｂ、５ｃｉｄｐ形抵抗４ａ
、４ｂの他端部とｐ形抵抗４ｂ 、４Ｇ及びｎ形拡散領
域ｓｂ 、 ｓｃを含む領域に形成している。そしてｎ
形エピタキシャル層２ａ 、２ｂ 、２ｃとｐ形抵抗４
ａ、４ｂ。
４Ｃが逆バイアスされる様に電極８ａ、電極８ｄにそれ
ぞれＶａ、Ｖｄ（今の場合にはＶａ ） Ｖ ）を印
加する。この場合においても空乏層９ａ、９ｂ。
ぞれＶａ、Ｖｄ（今の場合にはＶａ ） Ｖ ）を印
加する。この場合においても空乏層９ａ、９ｂ。
９Ｃは同形状のため、ｐ形抵抗４ａ 、４ｂ 、４Ｃは
抵抗値が等しくなる。従って理想直線に示す電圧分割が
可能となるとともに、左端の島領域の電極７ａに印加す
る電源が不要となる。又、本実施例の場合にはｎ形島領
域のｎ形拡散領域５ａ、ｓｂ。
抵抗値が等しくなる。従って理想直線に示す電圧分割が
可能となるとともに、左端の島領域の電極７ａに印加す
る電源が不要となる。又、本実施例の場合にはｎ形島領
域のｎ形拡散領域５ａ、ｓｂ。
５Ｃとｐ形抵抗（４ａ 、４ｂ 、４ｃ ）の余裕が不
要になるため面積が小さくて良い。
要になるため面積が小さくて良い。
第５図に７個の抵抗体から構成した抵抗の非線形誤差の
実測を示す。ａは第１図に示す従来の方法によるもので
左端の端子及び島領域２に電圧ｖＨ−〇７を印加し、右
端の端子にｖＬ＝−２ｖを印加した場合の非線形誤差（
第２図に示す実際の値と理想値の差）を示している。空
乏層の広がりによる影響がはっきりと表われている。他
方すは第４図に示す場合の非線形誤差を表わしており空
乏層広がりの影響が各抵抗体で等しいため、誤差は１ｍ
Ｖ以下と小さく１０ビツトＡ／Ｄの精度（３ＡＬＳＢ
）を満足する。なおここではｎ形エピタキシャル層は０
．６９・口で抵抗体はボロンで加速電圧１００ＫＶ、
ドーズ量１．２×１０ ／ｃｒＡ、熱処理はウェット酸
化１０００℃１５分にＮ２雰囲気１００Ｑ℃１５分を行
なっている。
実測を示す。ａは第１図に示す従来の方法によるもので
左端の端子及び島領域２に電圧ｖＨ−〇７を印加し、右
端の端子にｖＬ＝−２ｖを印加した場合の非線形誤差（
第２図に示す実際の値と理想値の差）を示している。空
乏層の広がりによる影響がはっきりと表われている。他
方すは第４図に示す場合の非線形誤差を表わしており空
乏層広がりの影響が各抵抗体で等しいため、誤差は１ｍ
Ｖ以下と小さく１０ビツトＡ／Ｄの精度（３ＡＬＳＢ
）を満足する。なおここではｎ形エピタキシャル層は０
．６９・口で抵抗体はボロンで加速電圧１００ＫＶ、
ドーズ量１．２×１０ ／ｃｒＡ、熱処理はウェット酸
化１０００℃１５分にＮ２雰囲気１００Ｑ℃１５分を行
なっている。
発明の効果
以上の様に、本発明は複数の抵抗体を各々島領域内に形
成し、各抵抗体と各島領域間のバイアス条件を同一にし
、この各抵抗体を接続することにより、高精度の抵抗体
を含む半導体装置を提供できるというものであり、今後
、高精度の集積回路特に、Ａ／Ｄ、Ｄ／Ａ変換器等に本
発明が発揮される０
成し、各抵抗体と各島領域間のバイアス条件を同一にし
、この各抵抗体を接続することにより、高精度の抵抗体
を含む半導体装置を提供できるというものであり、今後
、高精度の集積回路特に、Ａ／Ｄ、Ｄ／Ａ変換器等に本
発明が発揮される０
第１図は従来の半導体装置の断面図、第２図は従来法に
よる抵抗の各点の電位図、第３図、第４図は本発明の実
施例による半導体装置の断面図、第５図（ａ） 、 （
ｂ）は従来法及び本発明による抵抗体の非線形誤差特性
を示す図である。 ２．２ａ 、２ｂ 、２ｃ・・・・・・ｎ形エピタキシ
ャル層、４．４ａ 、４ｂ 、４ｃｍ・−ｐ形抵抗領域
、５゜５ ａ 、 ５ ｂ 、 ５ ｃ−・−＝ｎ形拡
散領域、７．７ａ。 ｙｂ 、７ｃ 、８．８ａ 、ｓｂ 、８ｃｍ・−・電
極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第 ２ 図 １ｔ 擺 ７３図 第４図
よる抵抗の各点の電位図、第３図、第４図は本発明の実
施例による半導体装置の断面図、第５図（ａ） 、 （
ｂ）は従来法及び本発明による抵抗体の非線形誤差特性
を示す図である。 ２．２ａ 、２ｂ 、２ｃ・・・・・・ｎ形エピタキシ
ャル層、４．４ａ 、４ｂ 、４ｃｍ・−ｐ形抵抗領域
、５゜５ ａ 、 ５ ｂ 、 ５ ｃ−・−＝ｎ形拡
散領域、７．７ａ。 ｙｂ 、７ｃ 、８．８ａ 、ｓｂ 、８ｃｍ・−・電
極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第 ２ 図 １ｔ 擺 ７３図 第４図
Claims (3)
- （１）一方導電形の半導体基板上に他方導電形の第１、
第２島領域を少なくとも有し、前記第１、第２島領域内
にそれぞれ形状・濃度が等しい一方導電形の第１、第２
抵抗体を有し、前記第１抵抗体の第１端子と前記第２抵
抗体の第２端子を接続して直列抵抗を形成して電圧分割
する回路を構成するとともに、前記第１抵抗体と前記第
１島領域又は前記第２抵抗体と前記第２島領域がすべて
逆バイアスされる様に、前記第１抵抗体の前記第２端子
と前記第２島領域又は前記第２抵抗体の前記第１端子と
前記第１島領域を接続することを特徴とする抵抗体を含
む半導体装置。 - （２）第１抵抗体と第１島領域および第２抵抗体と第２
島領域の一部が等電位、他が逆バイアスされる様に前記
第１抵抗体の一方端子と前記第１島領域を接続し、前記
第２抵抗体の一方端子と第２島領域を接続することを特
徴とする特許請求の範囲第１項記載の半導体装置。 - （３）第１抵抗体の一方端子と第１島領域及び第２抵抗
体の一方端子と第２島領域にわたる領域にコンタクト窓
を有することを特徴とする特許請求の範囲第２項記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21664684A JPS6194353A (ja) | 1984-10-16 | 1984-10-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21664684A JPS6194353A (ja) | 1984-10-16 | 1984-10-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6194353A true JPS6194353A (ja) | 1986-05-13 |
Family
ID=16691698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21664684A Pending JPS6194353A (ja) | 1984-10-16 | 1984-10-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6194353A (ja) |
-
1984
- 1984-10-16 JP JP21664684A patent/JPS6194353A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3339128A (en) | Insulated offset gate field effect transistor | |
| US3374406A (en) | Insulated-gate field-effect transistor | |
| US2994811A (en) | Electrostatic field-effect transistor having insulated electrode controlling field in depletion region of reverse-biased junction | |
| CN110400791A (zh) | 一种多晶硅电阻 | |
| GB2029658A (en) | Digital-to-analog converter | |
| US3612964A (en) | Mis-type variable capacitance semiconductor device | |
| JPS6194353A (ja) | 半導体装置 | |
| Fung et al. | Planar silicon field-effect transistors with Langmuir-Blodgett gate insulators | |
| US3352726A (en) | Method of fabricating planar semiconductor devices | |
| US3468729A (en) | Method of making a semiconductor by oxidizing and simultaneous diffusion of impurities having different rates of diffusivity | |
| JPH058597B2 (ja) | ||
| JPH0396267A (ja) | 半導体集積回路装置 | |
| JPH0467666A (ja) | 半導体装置 | |
| JPS5933985B2 (ja) | 半導体装置 | |
| JPS58225648A (ja) | 半導体装置 | |
| JP2559841B2 (ja) | 半導体光位置検出装置 | |
| JPH02268462A (ja) | 半導体装置 | |
| JPS593863B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS593866B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS61191061A (ja) | 半導体抵抗装置 | |
| JPS61208862A (ja) | 半導体抵抗装置 | |
| JPS6338266A (ja) | 定電圧ダイオ−ド | |
| JPS593864B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS61256756A (ja) | 半導体装置 | |
| JPH02220474A (ja) | 半導体装置 |