JPS593863B2 - ハンドウタイソウチノセイゾウホウホウ - Google Patents
ハンドウタイソウチノセイゾウホウホウInfo
- Publication number
- JPS593863B2 JPS593863B2 JP50039339A JP3933975A JPS593863B2 JP S593863 B2 JPS593863 B2 JP S593863B2 JP 50039339 A JP50039339 A JP 50039339A JP 3933975 A JP3933975 A JP 3933975A JP S593863 B2 JPS593863 B2 JP S593863B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- emitter
- insulating film
- emitter region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法、特にエミッタ領域直下
のベース領域の抵抗の変化を利用した半導体装置の製造
方法に関するものである。
のベース領域の抵抗の変化を利用した半導体装置の製造
方法に関するものである。
１０通常のバイポーラ・トランジスタは、エミッタ又は
ベースに入力信号が加えられて出力電流が制御される３
端子素子であり、コレクタ領域にベース領域が形成され
、そのベース領域にエミッタ領域が形成されているもの
である。
ベースに入力信号が加えられて出力電流が制御される３
端子素子であり、コレクタ領域にベース領域が形成され
、そのベース領域にエミッタ領域が形成されているもの
である。
このようなバイ１５ポーラ・トランジスタに対して、エ
ミッタ領域の両側のベース領域に第１及び第２のベース
電極を設けて、エミッタ領域とコレクタ領域との間に流
れる電流により、エミッタ領域直下のベース領域の抵抗
を制御し、第１及び第２のベース電極間のＪ抵抗制御を
行なう半導体装置を提案した。この半導体装置は、例え
ば第１図に示すように、ｎｐｎ構造の場合、端子１、２
間に電圧を印加して電流ＩＥを流したとすると、コレク
タ領域であるｎ一領域の抵抗ｒｃによる電圧降下により
ｎ−領２５域とベース領域であるｐ領域との間の逆バイ
アスが小さくなヤ、又ｐ領域とエミッタ領域であるｎ＋
領域との間の順バイアスが大きくなるので、斜線を施し
た空乏層が小さくなつて、結果的にはｎ＋領域直下のｐ
領域が広くなる。又ｎ＋領域直３０下のｐ領域にはｎ＋
領域から注入された電子数と同数の正孔が発生して導電
率が増大することになる。このような現象により電流Ｉ
Ｅを流すとｎ＋領域直下のｐ領域の抵抗ｒｂが小さくな
る。従つてｎ＋領域の両側のｐ領域に接続した端子３、
４３５間の抵抗ｒｂは、電流ＩＥにより制御されること
になる。第２図は前述の半導体装置の概略構造説明図で
あり、同図ａは上面図、同図ｂは同図Ａｆ）Ａ−Ｎ線に
沿つた断面図、同図ｃは同図Ａｆ）Ｂ−Ｂ″線に沿つた
断面図である。
ミッタ領域の両側のベース領域に第１及び第２のベース
電極を設けて、エミッタ領域とコレクタ領域との間に流
れる電流により、エミッタ領域直下のベース領域の抵抗
を制御し、第１及び第２のベース電極間のＪ抵抗制御を
行なう半導体装置を提案した。この半導体装置は、例え
ば第１図に示すように、ｎｐｎ構造の場合、端子１、２
間に電圧を印加して電流ＩＥを流したとすると、コレク
タ領域であるｎ一領域の抵抗ｒｃによる電圧降下により
ｎ−領２５域とベース領域であるｐ領域との間の逆バイ
アスが小さくなヤ、又ｐ領域とエミッタ領域であるｎ＋
領域との間の順バイアスが大きくなるので、斜線を施し
た空乏層が小さくなつて、結果的にはｎ＋領域直下のｐ
領域が広くなる。又ｎ＋領域直３０下のｐ領域にはｎ＋
領域から注入された電子数と同数の正孔が発生して導電
率が増大することになる。このような現象により電流Ｉ
Ｅを流すとｎ＋領域直下のｐ領域の抵抗ｒｂが小さくな
る。従つてｎ＋領域の両側のｐ領域に接続した端子３、
４３５間の抵抗ｒｂは、電流ＩＥにより制御されること
になる。第２図は前述の半導体装置の概略構造説明図で
あり、同図ａは上面図、同図ｂは同図Ａｆ）Ａ−Ｎ線に
沿つた断面図、同図ｃは同図Ａｆ）Ｂ−Ｂ″線に沿つた
断面図である。
従来のバイポーラ・トランジスタと大きく相違する点は
、エミッタ領域であるｎ＋領域によりベース領域である
ｐ領域が２分さ江第１及び第２のベース・コンタクト領
域ＢＣｌ，ＢＣ２ＶＣ設けた電極間に流れる電流がｎ＋
領域の直下のみを通る構成としなければならないことで
あり、従つてｎ＋領域のＡ−Ａ″線に沿つた長さは、ｐ
領域のＡ−Ａ／線に沿つた長さとほぼ同じ程度のものと
し、ｎ＋領域の両端に於けるｐ領域の抵抗を、少なくと
もｎ＋領域直下のｐ領域の抵抗以上になるように構成す
るものである。第３図は応用回路例を示すもので、Ｑ１
は前述の半導体装置を示し、Ｒｂは前述のｎ＋領域直下
のｐ領域の抵抗を示すものである。即ちコレクタとエミ
ッタと２個のベースとの４端子素子である。又Ｑ２は通
常のバイポーラ・トランジスタ、ＩＮは入力端子、０Ｕ
Ｔは出力端子、−ＶＥＥは電源端子である。入力端子１
Ｎに゛０″６信号即ち低レベルの信号が加えられると、
半導体装置Ｑ１のコレクノ領域とエミッタ領域との間に
電流が流れることになり、前述の如くその電流により抵
抗Ｒｂが小さくなるので、トランジスタＱ２のベース電
位が高くなつて出力端子０ＵＴのレベルが高くなり、゛
１″め出力となる。反対に入力端子１Ｎに゛１＃の信号
即ち高レベルの信号が加えられると、半導体装置Ｑ１の
エミツタ電位が高くなるので電流が流れなくなり、それ
によつて抵抗Ｒｂが大きくなるからトランジスタＱ２の
ペース電位が低ぐなつて出力端子０ＵＴのレペルは低く
、″０゛″の出力となる。
、エミッタ領域であるｎ＋領域によりベース領域である
ｐ領域が２分さ江第１及び第２のベース・コンタクト領
域ＢＣｌ，ＢＣ２ＶＣ設けた電極間に流れる電流がｎ＋
領域の直下のみを通る構成としなければならないことで
あり、従つてｎ＋領域のＡ−Ａ″線に沿つた長さは、ｐ
領域のＡ−Ａ／線に沿つた長さとほぼ同じ程度のものと
し、ｎ＋領域の両端に於けるｐ領域の抵抗を、少なくと
もｎ＋領域直下のｐ領域の抵抗以上になるように構成す
るものである。第３図は応用回路例を示すもので、Ｑ１
は前述の半導体装置を示し、Ｒｂは前述のｎ＋領域直下
のｐ領域の抵抗を示すものである。即ちコレクタとエミ
ッタと２個のベースとの４端子素子である。又Ｑ２は通
常のバイポーラ・トランジスタ、ＩＮは入力端子、０Ｕ
Ｔは出力端子、−ＶＥＥは電源端子である。入力端子１
Ｎに゛０″６信号即ち低レベルの信号が加えられると、
半導体装置Ｑ１のコレクノ領域とエミッタ領域との間に
電流が流れることになり、前述の如くその電流により抵
抗Ｒｂが小さくなるので、トランジスタＱ２のベース電
位が高くなつて出力端子０ＵＴのレベルが高くなり、゛
１″め出力となる。反対に入力端子１Ｎに゛１＃の信号
即ち高レベルの信号が加えられると、半導体装置Ｑ１の
エミツタ電位が高くなるので電流が流れなくなり、それ
によつて抵抗Ｒｂが大きくなるからトランジスタＱ２の
ペース電位が低ぐなつて出力端子０ＵＴのレペルは低く
、″０゛″の出力となる。
即ち一種の反転回路として動作することになる。な訃前
述の半導体装置はＮｐｎ構造として説明しているが、Ｐ
ｎｐ構遺とすることも勿論可能である。前述の如く、コ
レクタ領域とエミッタ領域との間に流れる電流により、
エミツｌ領域直下のベース領域の抵抗を制御するもので
あるから、第２図ａに示すように、エミツタ領域の両端
に於けるベース領域の幅を狭くして，エミッタ領域直下
のベース領域の抵抗変化が、ベース領域に接続した第１
及び第２の端子間の抵抗変化となるようにしなければな
らなｈ即ちペース領域に対するエミツタ領域の位置合せ
が正確であることが―層要求されることになる。
述の半導体装置はＮｐｎ構造として説明しているが、Ｐ
ｎｐ構遺とすることも勿論可能である。前述の如く、コ
レクタ領域とエミッタ領域との間に流れる電流により、
エミツｌ領域直下のベース領域の抵抗を制御するもので
あるから、第２図ａに示すように、エミツタ領域の両端
に於けるベース領域の幅を狭くして，エミッタ領域直下
のベース領域の抵抗変化が、ベース領域に接続した第１
及び第２の端子間の抵抗変化となるようにしなければな
らなｈ即ちペース領域に対するエミツタ領域の位置合せ
が正確であることが―層要求されることになる。
本発明は前述の如き半導体装置をイオン注入技術を用い
て製造する方法を提供することを目的とするものである
。
て製造する方法を提供することを目的とするものである
。
その目的を達成する為、本発明の半導体装置の製造方法
は、エミッタ領域によりベース領域表面が２分され、エ
ミツｌ領域とコレクノ領域との間に流れる電流によりエ
ミツタ領域直下のペース領域の抵抗が制御される半導体
装置の製造方法に於いて、半導体基板上の絶縁膜に前記
ベース領域を形成する窓及び前記絶縁膜よシ薄く且つ前
記窓を２分する長さの絶縁膜を形成して、前記ベース領
域を形成するイオン注入を行ない、前記薄い絶縁膜を除
去して前記エミッタ領域の拡散を行なう工程を含むこと
を特徴とするものであり、以下実施例について詳細に説
明する。
は、エミッタ領域によりベース領域表面が２分され、エ
ミツｌ領域とコレクノ領域との間に流れる電流によりエ
ミツタ領域直下のペース領域の抵抗が制御される半導体
装置の製造方法に於いて、半導体基板上の絶縁膜に前記
ベース領域を形成する窓及び前記絶縁膜よシ薄く且つ前
記窓を２分する長さの絶縁膜を形成して、前記ベース領
域を形成するイオン注入を行ない、前記薄い絶縁膜を除
去して前記エミッタ領域の拡散を行なう工程を含むこと
を特徴とするものであり、以下実施例について詳細に説
明する。
第４図−Ｈｌｌ図は本発明の一実施例の程説明図であり
、第４図に示すように、一導電型を有するシリコン（Ｓ
ｉ）等の半導体基板１０上のＳｉＯ２等の絶縁膜１１に
窓１２を形成する。
、第４図に示すように、一導電型を有するシリコン（Ｓ
ｉ）等の半導体基板１０上のＳｉＯ２等の絶縁膜１１に
窓１２を形成する。
この窓１２はベース領域を形成する大きさとするもので
ある。次に第５図に示すように、化学気相成長法（ＣＶ
Ｄ法）等により全面にＳｉ３Ｎ４膜１３及びＳｉＯ２膜
１４を形成する。絶縁膜１１は例えば０．５〜１〔μ〕
の厚さとし、Ｓｉ３Ｎ４膜１３及びＳｉＯ２膜１４はそ
れぞれ５００〜２０００〔Ａ〕の厚さとする。次に第６
図及び第７図に示すように，フオトエツチング技術によ
り窓１２が２分されるように窓１５ａ，１５ｂを形成す
る。
ある。次に第５図に示すように、化学気相成長法（ＣＶ
Ｄ法）等により全面にＳｉ３Ｎ４膜１３及びＳｉＯ２膜
１４を形成する。絶縁膜１１は例えば０．５〜１〔μ〕
の厚さとし、Ｓｉ３Ｎ４膜１３及びＳｉＯ２膜１４はそ
れぞれ５００〜２０００〔Ａ〕の厚さとする。次に第６
図及び第７図に示すように，フオトエツチング技術によ
り窓１２が２分されるように窓１５ａ，１５ｂを形成す
る。
このときＳｉ３Ｎ４膜１３及びＳｉＯノ４からなるパｌ
−ン１６がエミツタ領域を形成する為のマスクとなるも
ので、第７図に図示の如く、絶縁膜１１上にも一部残る
ように長く形成するものである。そして公先のイオン注
入を行なうことにより、窓１５ａ，１５ｂの部分には深
く、パターン１６の直下は浅く不純物の注入が行なわれ
てコレクタ領域中にベース領域が形成される。な｝イオ
ン注入は２５〜１００〔ＫｅＶ〕のエネルギにより注入
され．１×１０１３〜５×１０１４ドーズ量となる。又
不純物としては半導体基板１０の導電型に対応して燐［
Ｆ］又は硼素億な用いることができる。次に第８図に示
すように熱酸化を行なうと共にイオン注入後のアニール
を行なう。
−ン１６がエミツタ領域を形成する為のマスクとなるも
ので、第７図に図示の如く、絶縁膜１１上にも一部残る
ように長く形成するものである。そして公先のイオン注
入を行なうことにより、窓１５ａ，１５ｂの部分には深
く、パターン１６の直下は浅く不純物の注入が行なわれ
てコレクタ領域中にベース領域が形成される。な｝イオ
ン注入は２５〜１００〔ＫｅＶ〕のエネルギにより注入
され．１×１０１３〜５×１０１４ドーズ量となる。又
不純物としては半導体基板１０の導電型に対応して燐［
Ｆ］又は硼素億な用いることができる。次に第８図に示
すように熱酸化を行なうと共にイオン注入後のアニール
を行なう。
それによつて窓１５ａ，１５ｂの部分にＳｉＯ２の絶縁
膜が形成される。次に第９図に示すように、パターン１
６のＳｉＯ２膜１４を弗酸（ＨＦ）等により除去する。
膜が形成される。次に第９図に示すように、パターン１
６のＳｉＯ２膜１４を弗酸（ＨＦ）等により除去する。
このとき，ＣＶＤ法により形成されたＳｉＯ２膜１４が
熱酸化により形成されたＳｉＯ２の絶縁膜１１よりエツ
チング速度が速いので、絶縁膜１１が僅かにエツチング
される間にＳｉＯ２膜１４がエツチングされる。そして
熱燐酸等によりＳｉ３Ｎ４膜１３をエツチングすると窓
１７が形成され、この窓１７からエミッタ領域Ｅの形成
のための不純物拡散を行なうものである。この不純物は
前記半導体基板と同一導電型を与えるものである。この
エミツノ領域Ｅによりベース領域Ｂは２分されて第１及
び第２のベース領域Ｂｌ，Ｂ２が第１０図に示すように
形成される。
熱酸化により形成されたＳｉＯ２の絶縁膜１１よりエツ
チング速度が速いので、絶縁膜１１が僅かにエツチング
される間にＳｉＯ２膜１４がエツチングされる。そして
熱燐酸等によりＳｉ３Ｎ４膜１３をエツチングすると窓
１７が形成され、この窓１７からエミッタ領域Ｅの形成
のための不純物拡散を行なうものである。この不純物は
前記半導体基板と同一導電型を与えるものである。この
エミツノ領域Ｅによりベース領域Ｂは２分されて第１及
び第２のベース領域Ｂｌ，Ｂ２が第１０図に示すように
形成される。
次に第１１図に示すように絶縁膜１１ＶＣ窓を形成して
アルミニウム（Ａｔ）等の電極金属を蒸着等により形成
し、フオト・エツチング法によりパノーニングすること
によりエミッタ電極１８、第１及び第２のベース電極１
９ａ，１９ｂ、コレタメ電極２０が形成される。
アルミニウム（Ａｔ）等の電極金属を蒸着等により形成
し、フオト・エツチング法によりパノーニングすること
によりエミッタ電極１８、第１及び第２のベース電極１
９ａ，１９ｂ、コレタメ電極２０が形成される。
そしてエミツノ電極１８とコレクノ電極２０との間に流
す電流を制御することにより、第１及び第２のベース電
極１９ａ，１９ｂ間の抵抗は、エミッタ領域Ｅ直下のベ
ース領域の抵抗が変化することによつて制御さわること
になる。第１２図〜第１５図は本発明の他の実施例の工
程説明図であり、第１２図に示すように、シリコン（Ｓ
ｉ）等の半導体基板２１土にＳｉ３Ｎ４膜２２を形成し
た後、エミツタ領域を形成する長さより僅か長いように
パターニングする。
す電流を制御することにより、第１及び第２のベース電
極１９ａ，１９ｂ間の抵抗は、エミッタ領域Ｅ直下のベ
ース領域の抵抗が変化することによつて制御さわること
になる。第１２図〜第１５図は本発明の他の実施例の工
程説明図であり、第１２図に示すように、シリコン（Ｓ
ｉ）等の半導体基板２１土にＳｉ３Ｎ４膜２２を形成し
た後、エミツタ領域を形成する長さより僅か長いように
パターニングする。
次に第１３図に示すように熱酸化によりＳｉＯ２の絶縁
膜２３を形成する。
膜２３を形成する。
例えば１０５０〔℃〕，３０Ｃｎ１１ｎ〕で４０００〔
Ａ〕のＳｉＯ２の絶縁膜が半導体基板２１士に形成され
る。次に第１４図及び第１５図に示すように窓２４ａ，
２４ｂを形成する。
Ａ〕のＳｉＯ２の絶縁膜が半導体基板２１士に形成され
る。次に第１４図及び第１５図に示すように窓２４ａ，
２４ｂを形成する。
このときＳｉ３Ｎ４膜２２の両端の一部が絶縁膜２３の
下に残存する状態とする。そしてイオン注入を行なうこ
とにより窓２４ａ，２４ｂの部分は深く、Ｓｉ３Ｎ４膜
２２直下は浅い状態のベース領域が形成される。即ち第
１及び第２のベース領域Ｂｌ，Ｂ２がコレクｌ領域ＣＶ
Ｃ形成されることになる。次は前述の第８図卜第１１図
に示す実施例と同様な工程を行なうものである。
下に残存する状態とする。そしてイオン注入を行なうこ
とにより窓２４ａ，２４ｂの部分は深く、Ｓｉ３Ｎ４膜
２２直下は浅い状態のベース領域が形成される。即ち第
１及び第２のベース領域Ｂｌ，Ｂ２がコレクｌ領域ＣＶ
Ｃ形成されることになる。次は前述の第８図卜第１１図
に示す実施例と同様な工程を行なうものである。
イオン注入エネルギを前述の如く２５〜１００ＣＫｅＶ
〕とし、パ汐一ン１６の厚さ又はＳｉ３Ｎ４膜２２の厚
さを３０００〔Ａ〕とした場合、窓１５ａ，１５ｂ，２
４ａ，２４ｂの部分の注入深さを３０００〜〔Ａ〕とす
ると、パノーン１６又はＳｉ３Ｎ４膜２２直下の注入深
さは１０００ＣＡ〕となつた。
〕とし、パ汐一ン１６の厚さ又はＳｉ３Ｎ４膜２２の厚
さを３０００〔Ａ〕とした場合、窓１５ａ，１５ｂ，２
４ａ，２４ｂの部分の注入深さを３０００〜〔Ａ〕とす
ると、パノーン１６又はＳｉ３Ｎ４膜２２直下の注入深
さは１０００ＣＡ〕となつた。
以上説明したように、本発明は、エミッタ領域とコレク
タ領域との間に流れる電流によつてエミツノ領域直下の
ベース領域の抵抗を制御する半導体装置をイオン注入技
術を利用して製造するものであり、エミツタ領域によつ
て２分されたベース領域間に流れる電流は、エミツノ領
域の横を殆んど通ることなく、エミッタ領域の直下を通
る構成に製造することができるものである。又イオン注
入によつて浅いベース領域を形成するために使用した絶
縁物パターンは、ベース領域形成後該絶縁物パノーンを
除去することにより、エミッタ領域を拡散形成するため
の窓のパターンともなり、該エミッタ領域を形成する為
の窓開けの位置合せを特に必要としないので製造程が簡
単Ｖｃなる利点もある。
タ領域との間に流れる電流によつてエミツノ領域直下の
ベース領域の抵抗を制御する半導体装置をイオン注入技
術を利用して製造するものであり、エミツタ領域によつ
て２分されたベース領域間に流れる電流は、エミツノ領
域の横を殆んど通ることなく、エミッタ領域の直下を通
る構成に製造することができるものである。又イオン注
入によつて浅いベース領域を形成するために使用した絶
縁物パターンは、ベース領域形成後該絶縁物パノーンを
除去することにより、エミッタ領域を拡散形成するため
の窓のパターンともなり、該エミッタ領域を形成する為
の窓開けの位置合せを特に必要としないので製造程が簡
単Ｖｃなる利点もある。
第１図〜第３図は先に提案された半導体装置の説明図で
あり、第１図は原理説明図、第２図ａ〜ｃは構成の説明
図、第３図は具体的回路の一例を示し、第４図卜窮１１
図及び第１２図卜第１５図は本発明のそれぞれ異なる実
施例の程説明図である。 １０，２１は半導体基板、１１，２３は絶縁膜、１２，
１５ａ，１５ｂ，２４ａ，２４ｂは窓、１３，２２はＳ
ｌ３Ｎ４膜、１４はＳｉＯ２膜、１７はエミッタ拡散用
の窓である。
あり、第１図は原理説明図、第２図ａ〜ｃは構成の説明
図、第３図は具体的回路の一例を示し、第４図卜窮１１
図及び第１２図卜第１５図は本発明のそれぞれ異なる実
施例の程説明図である。 １０，２１は半導体基板、１１，２３は絶縁膜、１２，
１５ａ，１５ｂ，２４ａ，２４ｂは窓、１３，２２はＳ
ｌ３Ｎ４膜、１４はＳｉＯ２膜、１７はエミッタ拡散用
の窓である。
Claims (1)
- １ 半導体基板上の絶縁膜にベース領域を形成する窓及
び前記絶縁膜より薄く且つ前記窓を２分する長さの絶縁
膜を形成して、イオン注入により前記ベース領域を形成
し、次に前記薄い絶縁膜を除去して形成された窓からエ
ミッタ領域を形成する拡散処理を行なう工程を含み、該
エミッタ領域により前記ベース領域の表面を２分して、
エミッタ領域とコレクタ領域との間に流れる電流により
、エミッタ領域直下のベース領域の抵抗値が制御される
半導体装置を製造することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50039339A JPS593863B2 (ja) | 1975-03-31 | 1975-03-31 | ハンドウタイソウチノセイゾウホウホウ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50039339A JPS593863B2 (ja) | 1975-03-31 | 1975-03-31 | ハンドウタイソウチノセイゾウホウホウ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51114080A JPS51114080A (en) | 1976-10-07 |
| JPS593863B2 true JPS593863B2 (ja) | 1984-01-26 |
Family
ID=12550319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50039339A Expired JPS593863B2 (ja) | 1975-03-31 | 1975-03-31 | ハンドウタイソウチノセイゾウホウホウ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593863B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54102979A (en) * | 1978-01-31 | 1979-08-13 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS5922362A (ja) * | 1982-07-28 | 1984-02-04 | Matsushita Electric Ind Co Ltd | 半導体可変抵抗素子 |
-
1975
- 1975-03-31 JP JP50039339A patent/JPS593863B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51114080A (en) | 1976-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3865649A (en) | Fabrication of MOS devices and complementary bipolar transistor devices in a monolithic substrate | |
| JPH0618198B2 (ja) | 半導体装置 | |
| JPS6042626B2 (ja) | 半導体装置の製造方法 | |
| US3685140A (en) | Short channel field-effect transistors | |
| JPS61110449A (ja) | 半導体装置の製造方法 | |
| JPS593863B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| US3352726A (en) | Method of fabricating planar semiconductor devices | |
| JPS593864B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS54154967A (en) | Semiconductor electronic device | |
| JPS593866B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS5834938B2 (ja) | 半導体装置の製造方法 | |
| JPS593865B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS5933985B2 (ja) | 半導体装置 | |
| JP3300530B2 (ja) | メサ型半導体装置の製造方法 | |
| JPS6149471A (ja) | 半導体装置の製造方法 | |
| JPS6337657A (ja) | 電力増幅トランジスタとその製造方法 | |
| JPH0247853B2 (ja) | ||
| JPS63229744A (ja) | 半導体装置 | |
| JPS59182566A (ja) | 半導体装置 | |
| JPS59149045A (ja) | 半導体装置の製造方法 | |
| JPS6129538B2 (ja) | ||
| KR850000037B1 (ko) | 셀프얼라인 금속전극 복합 mos의 제조방법 | |
| JP2630616B2 (ja) | 半導体装置の製造方法 | |
| JPH022287B2 (ja) | ||
| JPS5850411B2 (ja) | 不純物拡散法 |