JPS6190503A - 電力増幅器 - Google Patents
電力増幅器Info
- Publication number
- JPS6190503A JPS6190503A JP59212006A JP21200684A JPS6190503A JP S6190503 A JPS6190503 A JP S6190503A JP 59212006 A JP59212006 A JP 59212006A JP 21200684 A JP21200684 A JP 21200684A JP S6190503 A JPS6190503 A JP S6190503A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- operational amplifier
- operating point
- expressed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は拡声放送装置等に使用する電力増幅器に関する
（のである。
（のである。
従来例の構成とその問題点
第１図は従来の電力増幅器を示している。以下にこの従
来例の構成について第１図とともに説明する。第１図に
おいて、ｌは出力トランスでありこの出力トランスｌの
１次側の一端に出力トランジスタ２，３が接続され、出
力トランジスタ２と３はダーリントン接続されている。
来例の構成について第１図とともに説明する。第１図に
おいて、ｌは出力トランスでありこの出力トランスｌの
１次側の一端に出力トランジスタ２，３が接続され、出
力トランジスタ２と３はダーリントン接続されている。
４，５はエミッタ抵抗である。６はバイアス用のトラン
ジスタであり、抵抗７，８．９によって出力トランジス
タ２，３をＢ級にバイアスする。１０は駆動用のオペア
ンプ、１１は負帰還抵抗、１３は結合コンデンサである
。１４．１５は出力トランジスタ２゜３と同様の出力ト
ランジスタであり、出力トランス１０１次側の他端に接
続されている。１６〜２１．２３．２４はそれぞれ抵抗
４〜９，１１．１２と同様の抵抗、２２はオペアンプ、
２５は結合コンデンサである。
ジスタであり、抵抗７，８．９によって出力トランジス
タ２，３をＢ級にバイアスする。１０は駆動用のオペア
ンプ、１１は負帰還抵抗、１３は結合コンデンサである
。１４．１５は出力トランジスタ２゜３と同様の出力ト
ランジスタであり、出力トランス１０１次側の他端に接
続されている。１６〜２１．２３．２４はそれぞれ抵抗
４〜９，１１．１２と同様の抵抗、２２はオペアンプ、
２５は結合コンデンサである。
次に上記従来例の動作について説明する。第１図に於い
て、出力トランジスタ２と３のバイアスは、トランジス
タ６と抵抗７．８’、９からなるバイアス回路でオペア
ンプ１０を介して、Ｂ級にバイアスされる。入力の結合
コンデンサ１３と２５にはそれぞれ逆位相の信号が入力
され、Ｂ級のプツシ−プル電力増幅器として動作する。
て、出力トランジスタ２と３のバイアスは、トランジス
タ６と抵抗７．８’、９からなるバイアス回路でオペア
ンプ１０を介して、Ｂ級にバイアスされる。入力の結合
コンデンサ１３と２５にはそれぞれ逆位相の信号が入力
され、Ｂ級のプツシ−プル電力増幅器として動作する。
しかしながらこの回路例においては、オペアンプの動作
点を出力トランジスタの動作点、すなわちＢ級の動作点
に設定しなければならず、オペアンプの最適動作点と一
致しないという間順があった０ 発明の目的 本発明は、上記従来例の欠点を除去するものであり、オ
ペアンプには最適動作点を与え、しかも出力トランジス
タの動作点をこれに一致させるとともに出力電流の制限
及び発振防止のだめの位相補償をも同時に行なうことを
目的とするものである０ 発明の構成 本発明は、上記目的を達成するために、入力信号が印加
されるオペアンプと出力トランスの１次側に接続された
出力トランジスタと、前記出力トランジスタのバイアス
を調整するだめノハイアス回路と、前記バイアス回路よ
りの電圧を分圧し前記出力トランジスタに印加する抵抗
分割回路と、前記オペアンプと出力トランジスタの間に
設けられた位相補償コンデンサとから構成され出力トラ
ンジスタの動作点とオペアンプの最適動作点を一致させ
るとともに、出力電流の制限及び発振の防止をするもの
である。
点を出力トランジスタの動作点、すなわちＢ級の動作点
に設定しなければならず、オペアンプの最適動作点と一
致しないという間順があった０ 発明の目的 本発明は、上記従来例の欠点を除去するものであり、オ
ペアンプには最適動作点を与え、しかも出力トランジス
タの動作点をこれに一致させるとともに出力電流の制限
及び発振防止のだめの位相補償をも同時に行なうことを
目的とするものである０ 発明の構成 本発明は、上記目的を達成するために、入力信号が印加
されるオペアンプと出力トランスの１次側に接続された
出力トランジスタと、前記出力トランジスタのバイアス
を調整するだめノハイアス回路と、前記バイアス回路よ
りの電圧を分圧し前記出力トランジスタに印加する抵抗
分割回路と、前記オペアンプと出力トランジスタの間に
設けられた位相補償コンデンサとから構成され出力トラ
ンジスタの動作点とオペアンプの最適動作点を一致させ
るとともに、出力電流の制限及び発振の防止をするもの
である。
実施例の説明
以下に本発明の一実施例の構成について、第２図ととも
に説明する。第２図において１〜２５までは第１図と同
様である。２６．２７及び、２９゜３０は抵抗分割回路
を構成する抵抗、２８．２９は位相補償用のコンデンサ
である。
に説明する。第２図において１〜２５までは第１図と同
様である。２６．２７及び、２９゜３０は抵抗分割回路
を構成する抵抗、２８．２９は位相補償用のコンデンサ
である。
次に上記実施例の動作について説明する。第２図におい
て、出力トランジスタ２，３のアイドル電流をＩＤＬｙ
出力トランジスタ２のペースエミッタ電圧をＶ。、２．
同じくトランジスタ３のベースエミッタ電圧をＶＢＥ３
＋とすると、トランジスタ３のベースの電圧ＶＢ３は、 ＶＨ２＝ Ｌ ＤＬ−Ｒ４＋ Ｖｅｅ２ ＋ Ｖ ＢＥ
３であり、これがバイアス電圧である。しかしオペアン
プ１０の最適動作点■ｏＰは、オペアンプ１０の電源電
圧をＶゆ′とすると、 ■ｏＰ＝−■ＣＣ′ であり、ＶＨ３どＶ。、は必ずしも一致しない。しかし
第２図の様に抵抗分割回路を設けることによって、 となり、抵抗比を適当に選ぶことによって両方の動作点
を最適に設定することができる。こうすることによって
、オペアンプ１０のダイナミックレンジを拡大すること
ができるものである。さらに出力トランジスタ２のエミ
ッタ抵抗との関係で、出力電流の最大値Ｉ ｍａｘは、 の様になる。従って出力電流を、この分割比と出力トラ
ンジスタのエミッタ抵抗４を適当に選ぶことによって最
適に設定でき、出力トランジスタ２の保護が可能となる
。
て、出力トランジスタ２，３のアイドル電流をＩＤＬｙ
出力トランジスタ２のペースエミッタ電圧をＶ。、２．
同じくトランジスタ３のベースエミッタ電圧をＶＢＥ３
＋とすると、トランジスタ３のベースの電圧ＶＢ３は、 ＶＨ２＝ Ｌ ＤＬ−Ｒ４＋ Ｖｅｅ２ ＋ Ｖ ＢＥ
３であり、これがバイアス電圧である。しかしオペアン
プ１０の最適動作点■ｏＰは、オペアンプ１０の電源電
圧をＶゆ′とすると、 ■ｏＰ＝−■ＣＣ′ であり、ＶＨ３どＶ。、は必ずしも一致しない。しかし
第２図の様に抵抗分割回路を設けることによって、 となり、抵抗比を適当に選ぶことによって両方の動作点
を最適に設定することができる。こうすることによって
、オペアンプ１０のダイナミックレンジを拡大すること
ができるものである。さらに出力トランジスタ２のエミ
ッタ抵抗との関係で、出力電流の最大値Ｉ ｍａｘは、 の様になる。従って出力電流を、この分割比と出力トラ
ンジスタのエミッタ抵抗４を適当に選ぶことによって最
適に設定でき、出力トランジスタ２の保護が可能となる
。
また、本回路が負帰還ループ内にあるような場合第２図
の様に位相補償用のコンデンサ２８を挿入することによ
って、発振を押えた広帯域な増幅器を実現することがで
きる。
の様に位相補償用のコンデンサ２８を挿入することによ
って、発振を押えた広帯域な増幅器を実現することがで
きる。
なお、結合コンデンサ２５．オペアンプ２２側には前述
した結合コンデンサ１３．オペアンプ２２側と逆相の入
力信号が加わる点が異なるのみで、その動作は同じであ
る。
した結合コンデンサ１３．オペアンプ２２側と逆相の入
力信号が加わる点が異なるのみで、その動作は同じであ
る。
発明の効果
本発明は上記のような構成であり、以下に示す効果が得
られるものである。
られるものである。
（ａ）オペアンプと出力トランジスタの直結回路の中間
に抵抗分割回路を設けているだめ、両方に最適なバイア
スを与えることができる。
に抵抗分割回路を設けているだめ、両方に最適なバイア
スを与えることができる。
（ｂ） 抵抗比と出力トランジスタのエミッタ抵抗に
よって出力電流を制限することができ、出力トランジス
タの保護ができる。
よって出力電流を制限することができ、出力トランジス
タの保護ができる。
（Ｃ） 抵抗分割回路に位相補償用のコンデンサを挿
入して、発振防止を行なうことができる。
入して、発振防止を行なうことができる。
第１図は従来の電力増幅器を示す回路図、第２図は本発
明の一実施例における電力増幅器を示す回路図である。 ２，３・・・出力トランジスタ、１０．２２・・・オペ
アップ、１３．２５・・結合コンデンサ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ２’Ｊ 第２図 −１つ
明の一実施例における電力増幅器を示す回路図である。 ２，３・・・出力トランジスタ、１０．２２・・・オペ
アップ、１３．２５・・結合コンデンサ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ２’Ｊ 第２図 −１つ
Claims (1)
- 入力信号が印加されるオペアンプと出力トランスの１次
側に接続された出力トランジスタと前記出力トランジス
タのバイアスと調整するためのバイアス回路と前記バイ
アス回路よりの電圧を分圧し前記出力トランジスタに印
加する抵抗分割回路と前記オペアンプと出力トランジス
タの間に設けられた位相補償コンデンサとからなる電力
増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59212006A JPS6190503A (ja) | 1984-10-09 | 1984-10-09 | 電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59212006A JPS6190503A (ja) | 1984-10-09 | 1984-10-09 | 電力増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6190503A true JPS6190503A (ja) | 1986-05-08 |
Family
ID=16615323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59212006A Pending JPS6190503A (ja) | 1984-10-09 | 1984-10-09 | 電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6190503A (ja) |
-
1984
- 1984-10-09 JP JP59212006A patent/JPS6190503A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5816396A (ja) | 電圧−電流変換回路 | |
| JPS645370Y2 (ja) | ||
| JPS6190503A (ja) | 電力増幅器 | |
| JPS6141293Y2 (ja) | ||
| JPS6223612A (ja) | 温度補償型カレントスイツチ回路 | |
| JP3221058B2 (ja) | 整流回路 | |
| JPS584328Y2 (ja) | カスコ−ドブ−トストラップをかけた差動増幅器 | |
| JPS607548Y2 (ja) | 電力増幅器 | |
| JPH0145766B2 (ja) | ||
| JPS6025158Y2 (ja) | 電子ボリウム回路 | |
| JP2759226B2 (ja) | 基準電圧発生回路 | |
| JPH0332096Y2 (ja) | ||
| JP2538239Y2 (ja) | 低周波増幅回路 | |
| JPH0528809Y2 (ja) | ||
| JPH0793567B2 (ja) | 電流切換型論理回路の定電流源制御用電源回路 | |
| JPS5827539Y2 (ja) | 音声増幅器 | |
| JPH0419881Y2 (ja) | ||
| JPS6256685B2 (ja) | ||
| JPH0616574B2 (ja) | 制御電圧印加回路 | |
| JPS58161316U (ja) | 利得制御増幅器 | |
| JPH01159416U (ja) | ||
| JPS5883408A (ja) | プツシユプル増幅回路の歪低源回路 | |
| JPS60134320U (ja) | 差動増幅回路に結合された増幅回路 | |
| JPS6129204A (ja) | 増幅回路 | |
| JPS6333724B2 (ja) |