JPS6189673A - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法Info
- Publication number
- JPS6189673A JPS6189673A JP21192384A JP21192384A JPS6189673A JP S6189673 A JPS6189673 A JP S6189673A JP 21192384 A JP21192384 A JP 21192384A JP 21192384 A JP21192384 A JP 21192384A JP S6189673 A JPS6189673 A JP S6189673A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- photosensitive resin
- semiconductor
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 239000010409 thin film Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000010408 film Substances 0.000 claims abstract description 68
- 239000011347 resin Substances 0.000 claims abstract description 25
- 229920005989 resin Polymers 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 18
- 230000003647 oxidation Effects 0.000 claims abstract description 5
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 230000001678 irradiating effect Effects 0.000 claims 1
- 238000009429 electrical wiring Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 101150030891 MRAS gene Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 235000009508 confectionery Nutrition 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明はｉ膜半導体素子の製造方法に関するものであ
る。
る。
従来例の構成とその問題点
薄膜トランジスタの装填方法の従来例を第２図の工程図
に沿って説明する。第２図において、１は透明基板、２
は第１の金属配線（ゲート電極用金属薄膜）、３は第１
の絶縁膜で電界効果型トランジスタのゲート絶縁膜、４
は半導体薄膜、５は保護用絶縁膜、７は所定の場所にの
み選択的に形成された第１の感光性樹脂膜、８は第２の
感光性４１１Ｍ ＩＱ、９はコンタクト窓形成用開口、
ｌＯはコンタクト窓、１１は電極配線である。
に沿って説明する。第２図において、１は透明基板、２
は第１の金属配線（ゲート電極用金属薄膜）、３は第１
の絶縁膜で電界効果型トランジスタのゲート絶縁膜、４
は半導体薄膜、５は保護用絶縁膜、７は所定の場所にの
み選択的に形成された第１の感光性樹脂膜、８は第２の
感光性４１１Ｍ ＩＱ、９はコンタクト窓形成用開口、
ｌＯはコンタクト窓、１１は電極配線である。
まず、第２図（Ａ）に示すように透明基板ｌ上にゲート
電極となる金属配線２をクロム募着膜等で形成する。
電極となる金属配線２をクロム募着膜等で形成する。
つぎに、前記透明基板ｌ上に絶縁ＭｒＡｓ 、半導体薄
膜４例えばアモルファスシリコン等を止ねて形成する。
膜４例えばアモルファスシリコン等を止ねて形成する。
第２図（８）では、さらに保護用の絶縁膜５を形成した
例を示している。
例を示している。
つぎに、第２図（Ｃ）に示すようにトランジスタ領域を
残すための感光性樹脂膜７を選択的に形成し、前記感光
性樹脂膜７をマスクとして保護用の絶縁膜５と半導体薄
膜４とをエツチングし、この後感光性樹脂膜７を除去す
る。この状態を第２図（Ｄ）に示した。
残すための感光性樹脂膜７を選択的に形成し、前記感光
性樹脂膜７をマスクとして保護用の絶縁膜５と半導体薄
膜４とをエツチングし、この後感光性樹脂膜７を除去す
る。この状態を第２図（Ｄ）に示した。
つぎに、第２図（Ｅ）に示すように第２の感光性樹脂膜
８を塗布し、コンタクト窓形成用開口９を設ける。
８を塗布し、コンタクト窓形成用開口９を設ける。
つぎに、感光性樹脂膜８をマスクとして絶縁膜５をエツ
チングし、コンタクト窓ｌＯを形成し、感光性樹脂膜８
を除去する。この状態を第２図（Ｆ）に示す。
チングし、コンタクト窓ｌＯを形成し、感光性樹脂膜８
を除去する。この状態を第２図（Ｆ）に示す。
最後に第２図（Ｇ）に示１−ように電（侃配線（金属電
極） １１を形成して完了する。
極） １１を形成して完了する。
上記した従来例では、第２図（Ａ）に示すように平坦な
透明基板Ｉ上に金属配線２を形成するため、この後第２
図（Ｂ）に示すように薄１１！ｉ！（３゜４．５）を順
次形成していくとき、前記した金属配線２のエツジ部で
オーバーハングが生したり、クラックが発生し、後のエ
ツチング工程で液が浸入して他の部分を腐蝕させたりす
るなど薄膜トランジスタ製造工程における不良の大きな
原因となっていた。
透明基板Ｉ上に金属配線２を形成するため、この後第２
図（Ｂ）に示すように薄１１！ｉ！（３゜４．５）を順
次形成していくとき、前記した金属配線２のエツジ部で
オーバーハングが生したり、クラックが発生し、後のエ
ツチング工程で液が浸入して他の部分を腐蝕させたりす
るなど薄膜トランジスタ製造工程における不良の大きな
原因となっていた。
発明の目的
この発明の目的は、ｉｉ￥ ＩＱ半導体素子領域とそれ
以外の領域の段差を少くし、ｉ＋を膜半導体素子の不良
を少くすることができる薄膜半導体装置の製造方法を提
供することである。
以外の領域の段差を少くし、ｉ＋を膜半導体素子の不良
を少くすることができる薄膜半導体装置の製造方法を提
供することである。
発明の構成
この発明は、透明基板上に金属膜を被着形成した後、所
定の領域を除いて前記金属膜を絶縁膜に変換することに
より、ｉｌＱ半導体素子ｆＡ域とそれ以外の領域との段
差を少くするものである。
定の領域を除いて前記金属膜を絶縁膜に変換することに
より、ｉｌＱ半導体素子ｆＡ域とそれ以外の領域との段
差を少くするものである。
実施例の説明
以下図面を参照してこの発′明の薄膜トランジスタの製
造方法の実施例について説明する。第１１ｉＪ′＊
（Ａ）〜（Ｊ）に示す工程図はこの発明の一実施例
を説明するためのものである。第１図において、２１は
透明基板、２２は金Ｎ薄膜、２３は感光性樹脂膜、２４
は電極配線（ゲート金属電極）、２５は絶縁膜、２６．
２８は絶Ｆｉ膜、２７は半導体薄膜、２９はポジ型感光
性樹脂膜、３０は紫外光、３１は感光性樹脂膜パターン
、３２．３３はエツチングで形成された絶縁１突パター
ンおよび半導体′４膜パターン、３４は感光性樹脂膜パ
ターン、３５は開口、３６は電極配線（ソース金属電極
）□′である。
造方法の実施例について説明する。第１１ｉＪ′＊
（Ａ）〜（Ｊ）に示す工程図はこの発明の一実施例
を説明するためのものである。第１図において、２１は
透明基板、２２は金Ｎ薄膜、２３は感光性樹脂膜、２４
は電極配線（ゲート金属電極）、２５は絶縁膜、２６．
２８は絶Ｆｉ膜、２７は半導体薄膜、２９はポジ型感光
性樹脂膜、３０は紫外光、３１は感光性樹脂膜パターン
、３２．３３はエツチングで形成された絶縁１突パター
ンおよび半導体′４膜パターン、３４は感光性樹脂膜パ
ターン、３５は開口、３６は電極配線（ソース金属電極
）□′である。
まず第１図（Ａ）に示すように絶縁性の透明基板ｌ上に
チタン等の金属薄膜２２を渫着等で形成する。
チタン等の金属薄膜２２を渫着等で形成する。
つぎに１．第２図（Ｂ）に示すように、前記透明基板２
１上の所定の位置に選択的に感光性樹脂膜パター ン２
３を残す。この状態で、陽極酸化もしくはプラズマ酸化
させることにより、第１図（Ｃ）に示すように感光性樹
脂１９パターン２３で覆われた領域２４以外は酸化役２
５に変換される。
１上の所定の位置に選択的に感光性樹脂膜パター ン２
３を残す。この状態で、陽極酸化もしくはプラズマ酸化
させることにより、第１図（Ｃ）に示すように感光性樹
脂１９パターン２３で覆われた領域２４以外は酸化役２
５に変換される。
つぎに、第１図（Ｄ）に示すように、前記透明基板２１
上に絶縁膜２６．半導体薄Ｈ’；！２１．絶縁ＩＩＩ！
２８を形成する。この工程は、通常プラズマＣＶ’Ｄ法
で行なわれ、絶縁Ｎ’Ａ２６．２Ｂは窒化シリコン膜、
半導体Ｆ＃股２７はアモルファスシリコン膜が用いられ
る。この状態で第１図（Ｅ）に示すように全面にポジ型
感光性樹脂膜２９を塗布し、透明基板２１の裏面より紫
外光３０を全面に照射し、第１図ＣＦ）に示すように電
極配線２４の上のみ感光性樹脂膜パターン３１を形成す
る。
上に絶縁膜２６．半導体薄Ｈ’；！２１．絶縁ＩＩＩ！
２８を形成する。この工程は、通常プラズマＣＶ’Ｄ法
で行なわれ、絶縁Ｎ’Ａ２６．２Ｂは窒化シリコン膜、
半導体Ｆ＃股２７はアモルファスシリコン膜が用いられ
る。この状態で第１図（Ｅ）に示すように全面にポジ型
感光性樹脂膜２９を塗布し、透明基板２１の裏面より紫
外光３０を全面に照射し、第１図ＣＦ）に示すように電
極配線２４の上のみ感光性樹脂膜パターン３１を形成す
る。
つぎに、前記感光性樹脂膜ノ々ターフ３１をマスクとし
て絶縁膜２８．半導体薄膜２７をエツチングし、第１図
（Ｇ）に示すように絶縁膜パターン３２８よび半導体Ｒ
膜パターン３３を得、感光性樹脂膜パターン３１を除去
する。
て絶縁膜２８．半導体薄膜２７をエツチングし、第１図
（Ｇ）に示すように絶縁膜パターン３２８よび半導体Ｒ
膜パターン３３を得、感光性樹脂膜パターン３１を除去
する。
つぎに、第１図（Ｈ）に示すように、感光性樹脂１９３
４を前記透明Ｊ１（１〜２１１４こ選ＩＲ的に形成し、
なおかつ開口３５を設ける。この状態で懇光性樹’ｊｈ
ｌｌＱ ３４をマスクとして絶縁膜２６．３３をエノナ
ングすることにより、第１図（１）に示ずようＳこ開口
３７を形成するとともに、トランジスタ領域以外の領域
の絶縁膜２６を除去し、さらに感光性樹脂膜３４を除去
する。
４を前記透明Ｊ１（１〜２１１４こ選ＩＲ的に形成し、
なおかつ開口３５を設ける。この状態で懇光性樹’ｊｈ
ｌｌＱ ３４をマスクとして絶縁膜２６．３３をエノナ
ングすることにより、第１図（１）に示ずようＳこ開口
３７を形成するとともに、トランジスタ領域以外の領域
の絶縁膜２６を除去し、さらに感光性樹脂膜３４を除去
する。
最後に、第１図（Ｊ）に示すように電極配線（金Ｄ１．
’ｔＴ５Ｖｐ） ３６をアルミλ着・ホトエノチノグで
形成することにより薄膜トランジスタが得られる。
’ｔＴ５Ｖｐ） ３６をアルミλ着・ホトエノチノグで
形成することにより薄膜トランジスタが得られる。
なお、この発明の実施例は、薄膜電界効果型トランジス
タあ例で説明したが、絶縁基板上に第１の電極配線を形
成し、この電極配線上に半導体薄膜を形成し、さらにそ
の上に第２の電極配線を形成する薄膜半導体素子をすべ
てに適用して効果の゛ あることは明白で
ある。 □発明の効果 この発明では、ゲート電極パターンを形成するために所
定Ｖ４域を覆ってそれ以外の場所を絶縁物に変能するご
とＧごより、”ｌ’ ７１７体（°了形成領ｌ・（、と
それ以外の領域の段差を少くし、かつ多層薄１１Ｑ形成
時のオーバーハングを無＜−Ｕるため、半導体素子の不
良を少くでき、工程歩留りは極めてｊ’ｉｉい水（１（
が保持できる。
タあ例で説明したが、絶縁基板上に第１の電極配線を形
成し、この電極配線上に半導体薄膜を形成し、さらにそ
の上に第２の電極配線を形成する薄膜半導体素子をすべ
てに適用して効果の゛ あることは明白で
ある。 □発明の効果 この発明では、ゲート電極パターンを形成するために所
定Ｖ４域を覆ってそれ以外の場所を絶縁物に変能するご
とＧごより、”ｌ’ ７１７体（°了形成領ｌ・（、と
それ以外の領域の段差を少くし、かつ多層薄１１Ｑ形成
時のオーバーハングを無＜−Ｕるため、半導体素子の不
良を少くでき、工程歩留りは極めてｊ’ｉｉい水（１（
が保持できる。
この発明の方法は特に多数個の薄膜トランジスタをスイ
ッチ素子としてマトリックス状に形成した液晶パネル用
薄膜トランジスタアレイ基板の製造に欠かすことのでき
ない技術である。
ッチ素子としてマトリックス状に形成した液晶パネル用
薄膜トランジスタアレイ基板の製造に欠かすことのでき
ない技術である。
第１図はこの発明の一実施例の工程説明図、第２図は従
来例の工程説明図である。 ２１・・・透明基板（絶縁基板）、２２・・・金属薄膜
、２４・・・電極配線（全屈電極）、２６．２８・・・
絶縁膜、２７・・・半導体薄膜、２９・・・ポジ型感光
性樹脂膜、３０・・・紫外光、３Ｇ・・・電極配線１込 β１そ尤斗υ針賜藤パターン
来例の工程説明図である。 ２１・・・透明基板（絶縁基板）、２２・・・金属薄膜
、２４・・・電極配線（全屈電極）、２６．２８・・・
絶縁膜、２７・・・半導体薄膜、２９・・・ポジ型感光
性樹脂膜、３０・・・紫外光、３Ｇ・・・電極配線１込 β１そ尤斗υ針賜藤パターン
Claims (3)
- （１）絶縁基板上に金属膜を被着形成する工程と、前記
金属膜の第１の電極配線の形成領域以外の領域を絶縁膜
に変換する工程と、前記絶縁基板上に少くとも絶縁膜お
よび半導体薄膜からなる多層膜を形成する工程と、前記
多層膜の前記第１の電極配線の上方に位置する半導体素
子形成領域上に選択的に感光性樹脂膜を残す工程と、前
記感光性樹脂膜をマスクとして少くとも前記半導体薄膜
をエッチングする工程と、前記半導体薄膜にその一部が
接触する第２の電極配線を形成する工程を含む薄膜半導
体装置の製造方法。 - （２）金属膜を絶縁膜に変換する工程が陽極酸化による
特許請求の範囲第（１）項記載の薄膜半導体装置の製造
方法。 - （３）前記絶縁基板が透明であって、前記多層膜の前記
第１の電極配線の上方に位置する半導体素子形成領域上
に選択的に感光性樹脂膜を残す工程が前記透明基板上全
面にポジ型感光性樹脂を塗布し、基板裏面から紫外線を
照射した後現像し、金属膜パターンに対応した感光性樹
脂膜を選択的に残すことによる特許請求の範囲第（１）
項記載の薄膜半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21192384A JPS6189673A (ja) | 1984-10-09 | 1984-10-09 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21192384A JPS6189673A (ja) | 1984-10-09 | 1984-10-09 | 薄膜半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6189673A true JPS6189673A (ja) | 1986-05-07 |
Family
ID=16613904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21192384A Pending JPS6189673A (ja) | 1984-10-09 | 1984-10-09 | 薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6189673A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51150986A (en) * | 1975-06-19 | 1976-12-24 | Mitsubishi Electric Corp | Fabrication method of semiconductor device |
| JPS5848466A (ja) * | 1981-09-16 | 1983-03-22 | Toshiba Corp | 薄膜電界効果トランジスタとその製造方法 |
| JPS58124228A (ja) * | 1982-01-21 | 1983-07-23 | Nec Corp | 半導体装置の製造方法 |
| JPS5994438A (ja) * | 1982-11-19 | 1984-05-31 | Tdk Corp | パタ−ン化されたアルミニウム層を形成する方法 |
-
1984
- 1984-10-09 JP JP21192384A patent/JPS6189673A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51150986A (en) * | 1975-06-19 | 1976-12-24 | Mitsubishi Electric Corp | Fabrication method of semiconductor device |
| JPS5848466A (ja) * | 1981-09-16 | 1983-03-22 | Toshiba Corp | 薄膜電界効果トランジスタとその製造方法 |
| JPS58124228A (ja) * | 1982-01-21 | 1983-07-23 | Nec Corp | 半導体装置の製造方法 |
| JPS5994438A (ja) * | 1982-11-19 | 1984-05-31 | Tdk Corp | パタ−ン化されたアルミニウム層を形成する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2019127724A1 (zh) | 薄膜晶体管的制作方法及阵列基板的制作方法 | |
| US5397719A (en) | Method for manufacturing a display panel | |
| JPH1041521A (ja) | 薄膜トランジスタの製造方法及びその方法によって製造される薄膜トランジスタの構造 | |
| US8178374B2 (en) | Thin film patterning method and method for manufacturing a liquid crystal display device | |
| CN105529274B (zh) | 薄膜晶体管的制作方法、阵列基板和显示装置 | |
| US20160240558A1 (en) | Manufacturing method for array substrate, array substrate and display device | |
| JPH04171767A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0823102A (ja) | 電子部品及びその製造方法 | |
| US7531454B2 (en) | Method and apparatus of fabricating liquid crystal display device | |
| JPS6189673A (ja) | 薄膜半導体装置の製造方法 | |
| WO2015096393A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| JPH0744277B2 (ja) | 薄膜トランジスタ及びその形成方法 | |
| US5523187A (en) | Method for the fabrication of liquid crystal display device | |
| JP2775883B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JP2845962B2 (ja) | アクティブマトリクス回路基板および画像表示装置 | |
| JP2590360B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| KR0147488B1 (ko) | 접촉창 형성방법 | |
| KR0161232B1 (ko) | 액티브 매트릭스 기판의 제조 방법 | |
| JPS61134786A (ja) | 表示装置 | |
| KR100336894B1 (ko) | 박막트랜지스터-액정표시소자의제조방법 | |
| JPH02130551A (ja) | 薄膜パターンとその製造方法ならびにそれを用いたマトリクス回路基板と画像表示装置 | |
| JPH02288237A (ja) | 薄膜トランジスタの製造方法 | |
| JPH01136124A (ja) | 液晶表示パネル用電極基板の製造方法 | |
| JPH01108528A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPH05206086A (ja) | 薄膜のエッチング方法 |