JPS6184839A - 混成集積回路の製造方法 - Google Patents

混成集積回路の製造方法

Info

Publication number
JPS6184839A
JPS6184839A JP20655884A JP20655884A JPS6184839A JP S6184839 A JPS6184839 A JP S6184839A JP 20655884 A JP20655884 A JP 20655884A JP 20655884 A JP20655884 A JP 20655884A JP S6184839 A JPS6184839 A JP S6184839A
Authority
JP
Japan
Prior art keywords
outer coating
coating agent
resin
hybrid
liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20655884A
Other languages
English (en)
Inventor
Hideo Miyauchi
宮内 秀男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP20655884A priority Critical patent/JPS6184839A/ja
Publication of JPS6184839A publication Critical patent/JPS6184839A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ、産朶上の第1」用分封 本発明は、一つの共通基板に、トランジスタや集積回路
索子などの能動素子および抵抗、コンデンサなどの受動
素子を搭載後、外装樹1旨で保論する混成集積回路の製
造方法に関する。
口、従来の技術 混成集積回路は、セラミック基版上に、導体膜、抵抗膜
などを形成し、集積回路素子やトランジスタ、ダイオー
ドなどの能動素子および、コイル、コンデンサ、抵抗な
どの受動素子を搭載し、種々な性能をも之ぜ、通信装置
、コンビーータ用中央処理#、直などの産業分野、家電
製品などの民生分野など数多くの分野に1史用てれ、装
置の小型化に寄与している。しかし、さらに−〜の小型
化が要望されている。
この要望に対し、a取集積回路それ自身でできるだけ小
形に作る必袈がある。ところで、従来の混成集積回路の
外装コーティングは、粉末状のコと、敵状のコーティン
グ4jに基板構体を浸漬し、熱硬化する方法とがめるが
、この2方伝のうち、液状のコーティング剤による方法
では、コーティング剤が液状であるため、端子部への這
い上りが犬さく、外形寸法が大さくなる。この解決策と
して、基板構体のリード部を除いた本体を液状のコーテ
ィング剤に完全にかくれるlで反δずに、本体がコーテ
ィング剤よシ小々残した状態で引き揚げ、液状のコーテ
ィング剤の這い上りに期待することによシ、基板構体の
本体部全体をコーティングする方法を用いている。しか
しながら、この方法は機械的に制御するのが難かしく、
作業省の経験に慎存することなどから、量産に適用する
ことはできず、[ζ作業のばらつ@によシ、完全に封止
でさないものも多く生じ、信頼性上も間鵬で必る。
ハ0発明が解決しようとする問題点 上記のように、従来の方法でに、混成集積回路基&構体
の外装コーティングに際し、外装剤がリード端子へ追い
上9、外形寸法を大さくするという問題がわり、この這
い上シを防止する手取も色々栴じらn′fcが、問題解
決には至っていない。
二0問題点を解決するための手段 上記問題点に対し、不発明では、部品金搭転した混成集
積回路基板のル鳩部から外方に引出したリード端子の祇
元部の坊′JE部分を図いて、前記リード端子の先端側
忙容易に俗所でさる樹脂で積っfc後、液状外装剤に浸
漬して外鉄コーティングを施し、それ刀瓢ら前記リード
端子を握っfc輌脂?除去する。
ホ、夷廁例 つきに本発明を実施例により説明する。
第1図ないし第3図に本発明の一実施例方法を説明する
几めの斜視図である。デず第1図に示すように、導体及
び抵抗体を形成した厚暎基扱らるいは簿膜基板にベアチ
ップの能動素子t−搭載し、マウント、ボンディングで
接続し、わるいは、モールドIC,モールドトランジス
タ、ダイオード。
およびコンデンサなどのディスクリート部品を搭載した
混成集積回路基板1に、リード端子2を取り付けて基板
構体で形成した体、這い上りの許される位置まで、溶融
可能な樹脂、たとえば、ワックス3を改?Jt等の方法
で塗布する。この除、ワックス3は十分厚くする方がよ
い。その後、液状のコーティング剤に反し、第2図のよ
うに外装4を施す。つきに、熱吹化させる罰に第3因の
工9に、浴融容易7x、叫脂3七浴剤、たとえば、トリ
クロルニチレン等のM機浴刑により這い上ってさた外装
コーティング剤4と共に浴融したのち、熱で加え熱硬化
でぜる0以上により、外装コーティングを施した混成集
積回路の製作が完了する。
へ6発明の効果 以上の休に、本発明方法に工り混成集積回路の製造を行
えは、外装コーティング網の這い上りを機械的に制御し
、外形の小さな混成集積回路が量産できる。
【図面の簡単な説明】
第1図ないし第3図μ本発明の一実施例方法を説明する
ための斜視図でりる。 1・・・・・・混成集)1(回路基板、2・・川・リー
ド端子、3・・・・・・ワックス、4・・印・外装コー
ティング。

Claims (1)

    【特許請求の範囲】
  1.  絶縁基板上に能動素子および受動素子を搭載したのち
    、この絶縁基板を液状の外装剤に浸漬し外装コーティン
    グを施すことを含む混成集積回路の製造方法において、
    前記絶縁基板の縁端部から外方に引き出したリード端子
    の根元部の所定部分を除いて前記リード端子の先端側を
    容易に溶融できる樹脂で覆った後、前記液状外装剤に浸
    漬して外装コーティングを施し、それから、前記リード
    端子を覆った樹脂を除去することを特徴とする混成集積
    回路の製造方法。
JP20655884A 1984-10-02 1984-10-02 混成集積回路の製造方法 Pending JPS6184839A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20655884A JPS6184839A (ja) 1984-10-02 1984-10-02 混成集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20655884A JPS6184839A (ja) 1984-10-02 1984-10-02 混成集積回路の製造方法

Publications (1)

Publication Number Publication Date
JPS6184839A true JPS6184839A (ja) 1986-04-30

Family

ID=16525378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20655884A Pending JPS6184839A (ja) 1984-10-02 1984-10-02 混成集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPS6184839A (ja)

Similar Documents

Publication Publication Date Title
US3868724A (en) Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
JPS6297359A (ja) ほぼ平坦なシ−ト状の装置を製造する方法
EP0142783B1 (en) Method for producing hybrid integrated circuit
JPS6184839A (ja) 混成集積回路の製造方法
JPS60194550A (ja) 混成集積回路
JPS59998B2 (ja) 印刷配線板の製造方法
JP3699271B2 (ja) 半導体パッケージ及びその製造方法
JP2677842B2 (ja) 電子回路構造体の製造方法及び電子回路構造体
JPS6124258A (ja) 電子部品の外装構造
JPS6153852B2 (ja)
JPH04137657A (ja) 混成集積回路基板
JPH11233351A (ja) 表面実装型コイル部品及びその製造方法
JPS61113243A (ja) 混成集積回路の実装方法
JPS5810367Y2 (ja) 混成集積回路
JPS603534Y2 (ja) コイル巻枠の端子装置
JPH06244224A (ja) 半導体装置の部品半田付け方法
JPH0445273Y2 (ja)
JPH03241861A (ja) 混成集積回路基板の樹脂封止構造及び樹脂封止方法
JPH01100993A (ja) 混成集積回路の製造方法
JPH0629654A (ja) 電子装置
JPH10178044A (ja) 半導体装置およびその製造方法
JPH06349635A (ja) チップコイル
JPH0526339B2 (ja)
JPH03241860A (ja) 混成集積回路基板の樹脂封止構造及び樹脂封止方法
JPH04188756A (ja) 面実装型半導体装置の実装方法