JPS5810367Y2 - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPS5810367Y2 JPS5810367Y2 JP1980054433U JP5443380U JPS5810367Y2 JP S5810367 Y2 JPS5810367 Y2 JP S5810367Y2 JP 1980054433 U JP1980054433 U JP 1980054433U JP 5443380 U JP5443380 U JP 5443380U JP S5810367 Y2 JPS5810367 Y2 JP S5810367Y2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- hybrid integrated
- integrated circuit
- terminal
- terminal part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案は混成集積回路とくに混成集積回路の外部引出し
端子のはんだ付接合に関するものである。
端子のはんだ付接合に関するものである。
近年電子計算機等の電子機器の超小型化にともなって混
成集積回路も超小型化あるいは高超密度実装が要求され
るようになっている。
成集積回路も超小型化あるいは高超密度実装が要求され
るようになっている。
このような場合、同混成集積回路における外部引出し端
子のはんだ付けにあたっては、より高密度化された端子
間にわたってはんだが流れて短絡を起さないように入念
にはんだ付を行なう必要がある。
子のはんだ付けにあたっては、より高密度化された端子
間にわたってはんだが流れて短絡を起さないように入念
にはんだ付を行なう必要がある。
しかしながらより高密度化された場合には短絡を完全に
避けることは困難である。
避けることは困難である。
このため従来、一般にははんだ付を行った後にフラック
ス洗浄を行い目視検査によって短絡個所を修正している
。
ス洗浄を行い目視検査によって短絡個所を修正している
。
しかしながらこのような工程が必要なことは、作業性の
低能率化をまねくことになる。
低能率化をまねくことになる。
更に同端子部から半導体素子接合部へはんだが流れたも
のについては完全にはんだを除去することは不可能であ
る。
のについては完全にはんだを除去することは不可能であ
る。
このような場合には半導体素子接合部の材質（主として
金）がはんだに拡散して半導体素子の接触不良をおこし
てしまう。
金）がはんだに拡散して半導体素子の接触不良をおこし
てしまう。
本考案の目的は、外部引出し端子をはんだ接合する際に
溶融はんだが隣接の端子に流れて短絡を生じたり、内部
パターン上の半導体素子の固着部あるいはワイヤボンデ
ィング点まで流れて接触不良を招来することを防ぐよう
にした混成集積回路を提供するものである。
溶融はんだが隣接の端子に流れて短絡を生じたり、内部
パターン上の半導体素子の固着部あるいはワイヤボンデ
ィング点まで流れて接触不良を招来することを防ぐよう
にした混成集積回路を提供するものである。
本考案によれば端子部を外部引出し端子とはんだ付して
なる混成集積回路において、前記端子部の各端子間ある
いは前記端子部と内部配線パターンとの間にはんだと親
和性の低いガラス質ペーストを印刷塗布・焼付けして形
成した半田流れ防止用の境界を設けたことを特徴とする
混成集積回路が提案される。
なる混成集積回路において、前記端子部の各端子間ある
いは前記端子部と内部配線パターンとの間にはんだと親
和性の低いガラス質ペーストを印刷塗布・焼付けして形
成した半田流れ防止用の境界を設けたことを特徴とする
混成集積回路が提案される。
以下図面により本考案にかかる混成集積回路について詳
細に説明する。
細に説明する。
まづ従来の回路を第１図Ａ−Ｃについて説明する。
第１図Ａは混成集積回路であって例えばアルミナからな
る絶縁基板上に抵抗体膜１、半導体素子２、ワイヤボン
ディング部３、端子部４等を含んでいる。
る絶縁基板上に抵抗体膜１、半導体素子２、ワイヤボン
ディング部３、端子部４等を含んでいる。
この端子部４に第１図Ｂに示されるような外部引出し端
子５を挿入して端子部４と外部引出し端子５の接合部に
はんだ６を流して外部引出し端子５をはんだ付けするも
のである。
子５を挿入して端子部４と外部引出し端子５の接合部に
はんだ６を流して外部引出し端子５をはんだ付けするも
のである。
第１図Ｃははんだ付を完了した図で゛あるが、はんだブ
リッジ７による短絡を生ずることが多い。
リッジ７による短絡を生ずることが多い。
このはんだフ゛す゛ンジをさくするため（こはすで゛に
のべたごとく目視検査によって修正しているがその工数
が無視できない。
のべたごとく目視検査によって修正しているがその工数
が無視できない。
また端子間の間隔を離すことも考えられるが混成集積回
路の超小型化、高密度実装化を要求される現今その要求
に沿うことができない。
路の超小型化、高密度実装化を要求される現今その要求
に沿うことができない。
このために本考案においてははんだを流す前にあらかじ
めはんだと親和性の低い物質例えばガラス質のペースト
８を、第２図Ａに示すように隣接する端子部間あるいは
端子部と内部パターンとの間に塗っておくのである。
めはんだと親和性の低い物質例えばガラス質のペースト
８を、第２図Ａに示すように隣接する端子部間あるいは
端子部と内部パターンとの間に塗っておくのである。
このガラス質ペースト８は印刷法等によって塗布、焼付
けされ、これによってはんだ流れの境界が形成され、第
１図Ｃのようにはんだブリッジ７を起したり内部パター
ンに対してはんだ流れ９を起したりすることは防止され
る。
けされ、これによってはんだ流れの境界が形成され、第
１図Ｃのようにはんだブリッジ７を起したり内部パター
ンに対してはんだ流れ９を起したりすることは防止され
る。
第２図Ａのようにガラス質ペースト８を印刷法等によっ
て塗布、焼付けした後、例えばクリーム状のはんだ１０
を第２図Ｂのように端子群の上に流し、加熱することに
より第２図Ｃに示すようなはんだ付が行われる。
て塗布、焼付けした後、例えばクリーム状のはんだ１０
を第２図Ｂのように端子群の上に流し、加熱することに
より第２図Ｃに示すようなはんだ付が行われる。
この時はんだはガラス質ペーストによって設けられた境
界によって流れが阻止され外にはみ出すことがない。
界によって流れが阻止され外にはみ出すことがない。
以上のべたごとく本考案にかかる混成集積回路は特に修
正等の手作業を必要とせず簡単に実施することができる
ので自動化の面からみても最適である。
正等の手作業を必要とせず簡単に実施することができる
ので自動化の面からみても最適である。
第１図Ａ−Ｃは従来の混成集積回路、第２図Ａ〜Ｃは本
考案にかかる混成集積回路である。 第１図Ａ−Ｃ乃至第２図Ａ−Ｃにおいて１は抵抗体膜、
２は半導体素子、３は同半導体素子のワイヤボンディン
グ部、４は端子部、５は外部引出し端子、６ははんだ、
７ははんだブリッジ、８はガラス質ペースト、９ははん
だ流れ、１０はクリーム状のはんだである。
考案にかかる混成集積回路である。 第１図Ａ−Ｃ乃至第２図Ａ−Ｃにおいて１は抵抗体膜、
２は半導体素子、３は同半導体素子のワイヤボンディン
グ部、４は端子部、５は外部引出し端子、６ははんだ、
７ははんだブリッジ、８はガラス質ペースト、９ははん
だ流れ、１０はクリーム状のはんだである。
Claims (1)
- 端子部を外部引出し端子とはんだ付してなる混成集積回
路において、前記端子部の各端子間あるいは前記端子部
ど内部配線パターンとの間にはんだと親和性の低いガラ
ス質ペーストを印刷塗布・焼付けして形成した半田流れ
防止用の境界を設けたことを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980054433U JPS5810367Y2 (ja) | 1980-04-23 | 1980-04-23 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980054433U JPS5810367Y2 (ja) | 1980-04-23 | 1980-04-23 | 混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55149953U JPS55149953U (ja) | 1980-10-29 |
| JPS5810367Y2 true JPS5810367Y2 (ja) | 1983-02-25 |
Family
ID=28948972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980054433U Expired JPS5810367Y2 (ja) | 1980-04-23 | 1980-04-23 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5810367Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4978170A (ja) * | 1972-12-06 | 1974-07-27 |
-
1980
- 1980-04-23 JP JP1980054433U patent/JPS5810367Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55149953U (ja) | 1980-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08321671A (ja) | バンプ電極の構造およびその製造方法 | |
| JPH0936174A (ja) | 半導体装置とその実装方法 | |
| JPS5810367Y2 (ja) | 混成集積回路 | |
| JPH09214095A (ja) | 基板および回路モジュールおよび回路モジュールの製造方法 | |
| JPH0631137U (ja) | 多連電子部品 | |
| JPH0626280U (ja) | 半導体装置のリード構造 | |
| JP2591152Y2 (ja) | 電子部品実装回路基板 | |
| JPH03225998A (ja) | 表面実装部品の電極形成方法 | |
| JPH0738246A (ja) | はんだ付け方法及び該方法に用いる成形はんだ | |
| JPH0745980Y2 (ja) | 回路基板 | |
| JPS6339969Y2 (ja) | ||
| TWI249824B (en) | Semiconductor package with passive component | |
| JPH01218092A (ja) | 印刷配線基板の製造方法 | |
| JPH11307923A (ja) | 表面実装基板組立体 | |
| JPH0435917B2 (ja) | ||
| JPH02178992A (ja) | 厚膜回路基板の製造方法 | |
| JPS59152691A (ja) | 混成集積回路部品の予備ハンダ方法 | |
| JP2536892Y2 (ja) | 面実装電子部品 | |
| JPS58102533A (ja) | 混成集積回路装置の製造方法 | |
| JPH04252094A (ja) | 電子部品の実装方法 | |
| JPH04196286A (ja) | チップ部品仮止用接着剤の塗布方法 | |
| JPH0621237U (ja) | チップ部品 | |
| JPH05152734A (ja) | プリント基板に対する電子部品の半田付け実装方法 | |
| JPH03233995A (ja) | チップ部品の実装方法 | |
| JPH09148495A (ja) | 混成集積回路装置およびその製造方法 |