JPH0823140A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH0823140A JPH0823140A JP15368194A JP15368194A JPH0823140A JP H0823140 A JPH0823140 A JP H0823140A JP 15368194 A JP15368194 A JP 15368194A JP 15368194 A JP15368194 A JP 15368194A JP H0823140 A JPH0823140 A JP H0823140A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- terminal
- integrated circuit
- pattern
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 基板上に電子部品を搭載した混成集積回路に
おいて、プリント基板へ半田付けした際に外部から半田
フィレットが確認できる位置に多数の端子を配置できる
端子取り出し構造を提供することを目的とする。 【構成】 基板の周縁部を延伸すべく基板周辺に凹凸部
が形成され、その凹凸部に沿って端子パターンを配置す
る。また、基板内部に開口部を設け、開口部を取り巻く
周縁部に沿って端子パターンを配置する。
おいて、プリント基板へ半田付けした際に外部から半田
フィレットが確認できる位置に多数の端子を配置できる
端子取り出し構造を提供することを目的とする。 【構成】 基板の周縁部を延伸すべく基板周辺に凹凸部
が形成され、その凹凸部に沿って端子パターンを配置す
る。また、基板内部に開口部を設け、開口部を取り巻く
周縁部に沿って端子パターンを配置する。
Description
【０００１】
【産業上の利用分野】本発明は、電子機器等に使用され
ている集積回路の端子の取り出し構造に係り、特に、小
さい基板から多数の端子を取り出すための端子構造に関
する。
ている集積回路の端子の取り出し構造に係り、特に、小
さい基板から多数の端子を取り出すための端子構造に関
する。
【０００２】
【従来の技術】従来から、プリント配線基板上に電子部
品の集積度を上げて搭載する方法として、小型のセラミ
ック、または、ガラスエポキシの基板上に配線パターン
を形成して、その上にベアチップ、モールドチップ等の
複数の電子回路部品を搭載してワイヤーボンディング、
半田付け後、リード端子の装着された混成集積回路をプ
リント配線基板上に搭載する方法がある。また、集積度
が高い集積回路では、直接プリント基板の表面電極上に
塗布されたクリーム半田上に集積回路の端子を乗せて半
田付けする、所謂表面実装タイプの集積回路が多くなっ
ている。
品の集積度を上げて搭載する方法として、小型のセラミ
ック、または、ガラスエポキシの基板上に配線パターン
を形成して、その上にベアチップ、モールドチップ等の
複数の電子回路部品を搭載してワイヤーボンディング、
半田付け後、リード端子の装着された混成集積回路をプ
リント配線基板上に搭載する方法がある。また、集積度
が高い集積回路では、直接プリント基板の表面電極上に
塗布されたクリーム半田上に集積回路の端子を乗せて半
田付けする、所謂表面実装タイプの集積回路が多くなっ
ている。
【０００３】図４は従来の表面実装タイプの集積回路の
構成図で、（ａ）は電極部上面図、（ｂ）は電極部側面
図、（ｃ）は端子取付け後のＡ−Ａ側面図、（ｄ）はＢ
−Ｂ端子取付け後の断面図である。尚、（ｂ）〜（ｄ）
図では搭載部品は省略されている。以下、図に従って説
明する。８はセラミック、ガラスエポキシ等の基板で、
基板上に配線パターン（図示せず）が形成されており、
周辺部には半田コーティングされた端子パターン９１が
設けられている。３４はリード端子で、基板８の外周部
の端子パターン９１に挿入されるコの字型の嵌合部を有
しており、その一端は基板８の端子パターン９１に接続
され、他端はプリント基板に半田付けされる。
構成図で、（ａ）は電極部上面図、（ｂ）は電極部側面
図、（ｃ）は端子取付け後のＡ−Ａ側面図、（ｄ）はＢ
−Ｂ端子取付け後の断面図である。尚、（ｂ）〜（ｄ）
図では搭載部品は省略されている。以下、図に従って説
明する。８はセラミック、ガラスエポキシ等の基板で、
基板上に配線パターン（図示せず）が形成されており、
周辺部には半田コーティングされた端子パターン９１が
設けられている。３４はリード端子で、基板８の外周部
の端子パターン９１に挿入されるコの字型の嵌合部を有
しており、その一端は基板８の端子パターン９１に接続
され、他端はプリント基板に半田付けされる。
【０００４】９６はモールドチップで、ダイオードやコ
ンデンサー等のチップ状の電子素子が樹脂成形され、外
部に端子が設けられている。また、ＩＣ等の裸のチップ
９７が基板８上に搭載され、ワイヤーボンディングされ
ているものもある。９８はコーティング樹脂層で、エポ
キシ樹脂等の熱硬化性の樹脂が裸のチップ９７及びワイ
ヤーボンディング部の保護のために塗布されている。
ンデンサー等のチップ状の電子素子が樹脂成形され、外
部に端子が設けられている。また、ＩＣ等の裸のチップ
９７が基板８上に搭載され、ワイヤーボンディングされ
ているものもある。９８はコーティング樹脂層で、エポ
キシ樹脂等の熱硬化性の樹脂が裸のチップ９７及びワイ
ヤーボンディング部の保護のために塗布されている。
【０００５】図５は従来の集積回路の端子接続工程図で
ある。以下、図に従って、端子接続工程を説明する。 （ａ）配線パターン（図示せず）の形成された基板８の
上面にペースト状の半田が印刷され、その上にモールド
チップ９６が搭載され、赤外線等の加熱手段によりモー
ルドチップ９６が半田付けされる。また、基板８の所定
の位置に接着剤等によりベアチップ９７がダイボンディ
ングされ、続いて、ベアチップ９７の端子部（図示せ
ず）と基板８の端子部（図示せず）が金線等でワイヤー
ボンディングされ、ベアチップ９７は汚染防止及びワイ
ヤーボンディング部の強度確保のために、エポキシ等の
コーティング樹脂層９８が塗布され、紫外線または加熱
により硬化される。
ある。以下、図に従って、端子接続工程を説明する。 （ａ）配線パターン（図示せず）の形成された基板８の
上面にペースト状の半田が印刷され、その上にモールド
チップ９６が搭載され、赤外線等の加熱手段によりモー
ルドチップ９６が半田付けされる。また、基板８の所定
の位置に接着剤等によりベアチップ９７がダイボンディ
ングされ、続いて、ベアチップ９７の端子部（図示せ
ず）と基板８の端子部（図示せず）が金線等でワイヤー
ボンディングされ、ベアチップ９７は汚染防止及びワイ
ヤーボンディング部の強度確保のために、エポキシ等の
コーティング樹脂層９８が塗布され、紫外線または加熱
により硬化される。
【０００６】（ｂ）基板８の四辺の端子パターン９１に
コの字型の嵌合部を有するリード端子２４を挿入して、
赤外線等の加熱手段により端子パターン９１の予め半田
処理された半田が溶融して端子パターン９１とリード端
子３４が固着される。その後、端子嵌合部の強度確保の
ために、基板上部の端子嵌合部にエポキシ等の樹脂が塗
布され（図示せず）、紫外線または加熱により硬化され
て集積回路は完成する。
コの字型の嵌合部を有するリード端子２４を挿入して、
赤外線等の加熱手段により端子パターン９１の予め半田
処理された半田が溶融して端子パターン９１とリード端
子３４が固着される。その後、端子嵌合部の強度確保の
ために、基板上部の端子嵌合部にエポキシ等の樹脂が塗
布され（図示せず）、紫外線または加熱により硬化され
て集積回路は完成する。
【０００７】
【発明が解決しようとする課題】上述の集積回路の端子
接続構造では、基板の外周（四辺）に一定の間隔でリー
ド端子が配設されるので、集積回路から外部に取り出せ
る端子数は、基板の四辺の長さと端子ピッチから制約を
受ける。端子ピッチを小さくするのは、プリント基板へ
の半田付け時に、隣接する端子間で短絡しないようにす
る必要があるために限界がある。従って、集積回路基板
が小さくなり集積度が高くなると、外部に必要な数の端
子が取り出せないという問題が生ずる。
接続構造では、基板の外周（四辺）に一定の間隔でリー
ド端子が配設されるので、集積回路から外部に取り出せ
る端子数は、基板の四辺の長さと端子ピッチから制約を
受ける。端子ピッチを小さくするのは、プリント基板へ
の半田付け時に、隣接する端子間で短絡しないようにす
る必要があるために限界がある。従って、集積回路基板
が小さくなり集積度が高くなると、外部に必要な数の端
子が取り出せないという問題が生ずる。
【０００８】この対策として、集積回路基板の中央部に
スルーホールを形成して上面の端子パターンを下面の半
田付け面に引き出す方法もある。しかし、この方法では
集積回路をプリント基板に半田付けした場合の半田フィ
レットは集積回路基板の周辺部の端子しか確認ができ
ず、集積回路基板の下面中央部の端子の半田付け性は確
認できないという問題がある。
スルーホールを形成して上面の端子パターンを下面の半
田付け面に引き出す方法もある。しかし、この方法では
集積回路をプリント基板に半田付けした場合の半田フィ
レットは集積回路基板の周辺部の端子しか確認ができ
ず、集積回路基板の下面中央部の端子の半田付け性は確
認できないという問題がある。
【０００９】本発明は、集積回路とプリント基板の半田
付け性が確認できるような箇所に、より多くのリード端
子が配設できる集積回路の端子構造を提供することを目
的とする。
付け性が確認できるような箇所に、より多くのリード端
子が配設できる集積回路の端子構造を提供することを目
的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に本発明は、基板上に電子部品が搭載されてなる集積回
路において、前記基板の外周を延伸すべく、前記基板の
外周部に凹凸部が設けられ、前記凹凸部が形成された基
板の周縁部に、電極端子部が設けられてなることを特徴
とするものである。
に本発明は、基板上に電子部品が搭載されてなる集積回
路において、前記基板の外周を延伸すべく、前記基板の
外周部に凹凸部が設けられ、前記凹凸部が形成された基
板の周縁部に、電極端子部が設けられてなることを特徴
とするものである。
【００１１】また、基板上に電子部品が搭載されてなる
集積回路において、前記基板の内部に開口部が設けら
れ、前記基板の開口部を取り巻く周縁部に、電極端子部
が設けられてなることを特徴とするものである。
集積回路において、前記基板の内部に開口部が設けら
れ、前記基板の開口部を取り巻く周縁部に、電極端子部
が設けられてなることを特徴とするものである。
【００１２】
【作用】本発明によれば、基板の外周部に凹凸部を設け
ることにより、基板の外周は直線の場合に比べて長くな
る。従って、基板の周縁部に同一ピッチで端子を配置し
ても、外周の増加に対応して配設可能な端子数が増加す
る。また、端子は全て基板の外周部に配設されているの
で、集積回路とプリント基板の半田付け時に形成される
半田フィレットは基板の側面から容易に確認できる。
ることにより、基板の外周は直線の場合に比べて長くな
る。従って、基板の周縁部に同一ピッチで端子を配置し
ても、外周の増加に対応して配設可能な端子数が増加す
る。また、端子は全て基板の外周部に配設されているの
で、集積回路とプリント基板の半田付け時に形成される
半田フィレットは基板の側面から容易に確認できる。
【００１３】また、基板の内部に開口部を設けることに
より、開口部を取り巻く周縁部にも端子が配置できるの
で、開口部の周囲の長さに対応して配設可能な端子数が
増加する。また、内側の開口部の周囲に配設された端子
においても、集積回路とプリント基板の半田付け時に形
成される半田フィレットは基板の開口部から容易に確認
できる。
より、開口部を取り巻く周縁部にも端子が配置できるの
で、開口部の周囲の長さに対応して配設可能な端子数が
増加する。また、内側の開口部の周囲に配設された端子
においても、集積回路とプリント基板の半田付け時に形
成される半田フィレットは基板の開口部から容易に確認
できる。
【００１４】
【実施例】図１は本発明の一実施例の表面実装タイプの
集積回路を示す構成図で、（ａ）は電極部上面図、
（ｂ）は電極部側面図、（ｃ）は端子取付け後のＡ−Ａ
側面図、（ｄ）は端子取付け後のＢ−Ｂ断面図である。
尚、（ｂ）〜（ｄ）図では搭載部品は省略されている。
以下、図に従って説明する。尚、本実施例はリード端子
を使用し、基板外周に凸部と凹部が設けられた例であ
る。
集積回路を示す構成図で、（ａ）は電極部上面図、
（ｂ）は電極部側面図、（ｃ）は端子取付け後のＡ−Ａ
側面図、（ｄ）は端子取付け後のＢ−Ｂ断面図である。
尚、（ｂ）〜（ｄ）図では搭載部品は省略されている。
以下、図に従って説明する。尚、本実施例はリード端子
を使用し、基板外周に凸部と凹部が設けられた例であ
る。
【００１５】１は外周に凸部１１と凹部１２が形成され
た基板で、セラミック、ガラスエポキシ等の板上に配線
パターン（図示せず）が形成されており、外周部には凸
部１１と凹部１２に沿って半田コーティングされた端子
パターン２１が設けられている。３１はリード端子で、
基板１の外周部の端子パターン２１に挿入されるコの字
型の嵌合部を有しており、その一端は基板８の端子パタ
ーン２１に接続され、他端はプリント基板に半田付けさ
れる。
た基板で、セラミック、ガラスエポキシ等の板上に配線
パターン（図示せず）が形成されており、外周部には凸
部１１と凹部１２に沿って半田コーティングされた端子
パターン２１が設けられている。３１はリード端子で、
基板１の外周部の端子パターン２１に挿入されるコの字
型の嵌合部を有しており、その一端は基板８の端子パタ
ーン２１に接続され、他端はプリント基板に半田付けさ
れる。
【００１６】９６は基板１上に搭載されたモールドチッ
プで、ダイオードやコンデンサー等のチップ状の電子素
子が樹脂成形され、外部に端子が設けられている。ま
た、ＩＣ等の裸のチップ９７が基板８上に搭載され、基
板１上の電極パターンにワイヤーボンディングされてい
るものもある。９８はコーティング樹脂層で、エポキシ
樹脂等の熱硬化性の樹脂が裸のチップ９７及びワイヤー
ボンディング部の保護のために塗布されている。
プで、ダイオードやコンデンサー等のチップ状の電子素
子が樹脂成形され、外部に端子が設けられている。ま
た、ＩＣ等の裸のチップ９７が基板８上に搭載され、基
板１上の電極パターンにワイヤーボンディングされてい
るものもある。９８はコーティング樹脂層で、エポキシ
樹脂等の熱硬化性の樹脂が裸のチップ９７及びワイヤー
ボンディング部の保護のために塗布されている。
【００１７】次に、端子３１の取付け方法について述べ
る。電子部品等の搭載された基板１の外周に（各凹部、
凸部に）沿って設けられた端子パターン２１にコの字型
の嵌合部を有するリード端子３１を従来と同様の方法で
挿入して、赤外線等の加熱手段で加熱することにより、
端子パターン２１の予め半田処理された半田が溶融して
端子パターン２１とリード端子３１が固着される。その
後、端子嵌合部の強度確保のために、基板上部の端子嵌
合部にエポキシ等の樹脂を塗布し、紫外線または加熱に
より硬化して集積回路の端子付けは完了する。
る。電子部品等の搭載された基板１の外周に（各凹部、
凸部に）沿って設けられた端子パターン２１にコの字型
の嵌合部を有するリード端子３１を従来と同様の方法で
挿入して、赤外線等の加熱手段で加熱することにより、
端子パターン２１の予め半田処理された半田が溶融して
端子パターン２１とリード端子３１が固着される。その
後、端子嵌合部の強度確保のために、基板上部の端子嵌
合部にエポキシ等の樹脂を塗布し、紫外線または加熱に
より硬化して集積回路の端子付けは完了する。
【００１８】尚、本実施例のように矩形の凸部１１、凹
部１２を基板１周辺部に設ける他に、基板周辺部に波形
の凹凸を設けても同様に外周を増加できる。この構成の
場合、外周の増加分は若干矩形の凹凸よりも少ないが、
端子挿入等の作業性がよい。以上のように本実施例で
は、基板１の外周に凸部１１と凹部１２を形成すること
により、基板１の外周が長くなり装着できる端子数を増
加でき、集積回路の集積度の向上に効果がある。
部１２を基板１周辺部に設ける他に、基板周辺部に波形
の凹凸を設けても同様に外周を増加できる。この構成の
場合、外周の増加分は若干矩形の凹凸よりも少ないが、
端子挿入等の作業性がよい。以上のように本実施例で
は、基板１の外周に凸部１１と凹部１２を形成すること
により、基板１の外周が長くなり装着できる端子数を増
加でき、集積回路の集積度の向上に効果がある。
【００１９】図２は本発明の第２の実施例の表面実装タ
イプの集積回路の構成図で、（ａ）は電極部上面図、
（ｂ）は電極部側面図、（ｃ）は端子取付け後のＡ−Ａ
側面図、（ｄ）は端子取付け後のＢ−Ｂ断面図である。
尚、（ｂ）〜（ｄ）図では搭載部品は省略されている。
以下、図に従って説明する。尚、本実施例はリード端子
を使用し、基板内部に開口部が設けられた例である。
イプの集積回路の構成図で、（ａ）は電極部上面図、
（ｂ）は電極部側面図、（ｃ）は端子取付け後のＡ−Ａ
側面図、（ｄ）は端子取付け後のＢ−Ｂ断面図である。
尚、（ｂ）〜（ｄ）図では搭載部品は省略されている。
以下、図に従って説明する。尚、本実施例はリード端子
を使用し、基板内部に開口部が設けられた例である。
【００２０】４は内部に開口部４２が形成された基板
で、セラミック、ガラスエポキシ等の板上に配線パター
ンが形成されており、外周部４１及び内部の開口部４２
に沿って半田コーティングされた端子パターン５１、５
２が設けられている。３２はリード端子で、基板４の外
周部の端子パターン５１、５２に挿入されるコの字型の
嵌合部を有しており、その一端は基板４の端子パターン
５１、５２に接続され、他端はプリント基板に半田付け
される。電子部品等の搭載の状態は第１の実施例の集積
回路と全く同じため省略する。
で、セラミック、ガラスエポキシ等の板上に配線パター
ンが形成されており、外周部４１及び内部の開口部４２
に沿って半田コーティングされた端子パターン５１、５
２が設けられている。３２はリード端子で、基板４の外
周部の端子パターン５１、５２に挿入されるコの字型の
嵌合部を有しており、その一端は基板４の端子パターン
５１、５２に接続され、他端はプリント基板に半田付け
される。電子部品等の搭載の状態は第１の実施例の集積
回路と全く同じため省略する。
【００２１】次に、端子の取付け方法について述べる。
基板４の四辺に設けられた端子パターン５１にコの字型
の嵌合部を有するリード端子３２を挿入する。更に、基
板４の内部の開口部４２に沿って設けられた端子パター
ン５２にコの字型の嵌合部を有するリード端子３２を従
来と同様の方法で挿入して、赤外線等の加熱手段で加熱
することにより端子パターン５１、５２の予め半田処理
された半田が溶融して端子パターン５１、５２とリード
端子３２が固着される。その後、端子嵌合部の強度確保
のために、基板上部の端子嵌合部にエポキシ等の樹脂を
塗布し、紫外線または加熱により硬化して集積回路の端
子付けは完了する。尚、開口部４２の形状は本例の角形
の他、円形等でも同様の効果がある。
基板４の四辺に設けられた端子パターン５１にコの字型
の嵌合部を有するリード端子３２を挿入する。更に、基
板４の内部の開口部４２に沿って設けられた端子パター
ン５２にコの字型の嵌合部を有するリード端子３２を従
来と同様の方法で挿入して、赤外線等の加熱手段で加熱
することにより端子パターン５１、５２の予め半田処理
された半田が溶融して端子パターン５１、５２とリード
端子３２が固着される。その後、端子嵌合部の強度確保
のために、基板上部の端子嵌合部にエポキシ等の樹脂を
塗布し、紫外線または加熱により硬化して集積回路の端
子付けは完了する。尚、開口部４２の形状は本例の角形
の他、円形等でも同様の効果がある。
【００２２】以上のように本実施例では、基板４の内部
の開口部４２を形成することにより、外周部４１の他
に、開口部４２周辺にも端子が装着でき、集積回路の集
積度の向上に効果がある。図３は本発明の第３の実施例
の表面実装タイプの集積回路の構成図で、（ａ）は電極
部上面図、（ｂ）は電極部側面図、（ｃ）はＡ−Ａ側面
図、（ｄ）はＢ−Ｂ断面図である。尚、（ｂ）〜（ｄ）
図では搭載部品は省略されている。以下、図に従って説
明する。尚、本実施例はリード端子を使用せず、基板外
周に凸部と凹部が設けられた例である。
の開口部４２を形成することにより、外周部４１の他
に、開口部４２周辺にも端子が装着でき、集積回路の集
積度の向上に効果がある。図３は本発明の第３の実施例
の表面実装タイプの集積回路の構成図で、（ａ）は電極
部上面図、（ｂ）は電極部側面図、（ｃ）はＡ−Ａ側面
図、（ｄ）はＢ−Ｂ断面図である。尚、（ｂ）〜（ｄ）
図では搭載部品は省略されている。以下、図に従って説
明する。尚、本実施例はリード端子を使用せず、基板外
周に凸部と凹部が設けられた例である。
【００２３】６は外周に凸部６１と凹部６２が形成され
た基板で、セラミック、ガラスエポキシ等の板上に配線
パターンが形成されており、外周部には凸部６１と凹部
６２に沿って半田コーティングされた端子パターン７１
が設けられている。また、基板６の下面には、プリント
基板と半田付けするための電極パターン７２が設けら
れ、基板６の上面の端子パターン７１と下面の電極パタ
ーン７２を対応して基板６の側面６２で接続する接続電
極７３が設けられている。尚、電子部品等の搭載の状態
は従来の集積回路と全く同じため省略する。
た基板で、セラミック、ガラスエポキシ等の板上に配線
パターンが形成されており、外周部には凸部６１と凹部
６２に沿って半田コーティングされた端子パターン７１
が設けられている。また、基板６の下面には、プリント
基板と半田付けするための電極パターン７２が設けら
れ、基板６の上面の端子パターン７１と下面の電極パタ
ーン７２を対応して基板６の側面６２で接続する接続電
極７３が設けられている。尚、電子部品等の搭載の状態
は従来の集積回路と全く同じため省略する。
【００２４】次に、基板側面６２に基板６の上面の端子
パターン７１と下面の電極パターン７２を対応させて接
続する接続電極７３を形成する方法について述べる。接
続電極７３の形成方法には次にような方法がある。 基板６の上面の端子パターン７１及び下面の電極パタ
ーン７２を形成し、基板側面６２の全面に導電性皮膜
（厚膜又は薄膜）を形成した後、レーザビーム等で電極
間の不必要な箇所を切断して分離された接続電極７３と
する方法。 基板６の上面の端子パターン７１及び下面の電極パタ
ーン７２に対応して接続する接続電極７３を形成すべき
基板側面６２の所望の箇所に予め溝を形成しておき、そ
の溝に導電性ペーストを埋め込み、基板側面６２の表面
を拭き取って溝部以外に着いている導電性ペーストを除
去して分離された接続電極７３を形成する方法。 基板６上面の端子パターン７１及び下面の電極パター
ン７２を形成し、対応する電極間を基板内部でスルーホ
ールを介して接続する方法（この場合は、図３の（ｂ）
〜（ｄ）とは異なる）。
パターン７１と下面の電極パターン７２を対応させて接
続する接続電極７３を形成する方法について述べる。接
続電極７３の形成方法には次にような方法がある。 基板６の上面の端子パターン７１及び下面の電極パタ
ーン７２を形成し、基板側面６２の全面に導電性皮膜
（厚膜又は薄膜）を形成した後、レーザビーム等で電極
間の不必要な箇所を切断して分離された接続電極７３と
する方法。 基板６の上面の端子パターン７１及び下面の電極パタ
ーン７２に対応して接続する接続電極７３を形成すべき
基板側面６２の所望の箇所に予め溝を形成しておき、そ
の溝に導電性ペーストを埋め込み、基板側面６２の表面
を拭き取って溝部以外に着いている導電性ペーストを除
去して分離された接続電極７３を形成する方法。 基板６上面の端子パターン７１及び下面の電極パター
ン７２を形成し、対応する電極間を基板内部でスルーホ
ールを介して接続する方法（この場合は、図３の（ｂ）
〜（ｄ）とは異なる）。
【００２５】尚、本実施例のように矩形の凸部６１、凹
部６２を基板６の周辺部に設ける他に、波形の凹凸を設
けても同様に外周を増加できる。外周の増加分は若干矩
形の凹凸よりも少ないが、基板側面への電極形成が容易
である。以上のように本実施例では、基板の外周に凸部
と凹部を形成することにより、外周が長くなり装着する
端子数を増加でき、集積度の向上に効果がある。
部６２を基板６の周辺部に設ける他に、波形の凹凸を設
けても同様に外周を増加できる。外周の増加分は若干矩
形の凹凸よりも少ないが、基板側面への電極形成が容易
である。以上のように本実施例では、基板の外周に凸部
と凹部を形成することにより、外周が長くなり装着する
端子数を増加でき、集積度の向上に効果がある。
【００２６】
【発明の効果】以上説明したように、本発明では基板の
外周を凹凸にして、端子パターンが設置できる基板の外
周を延伸することにより外部に取り出せる端子数を増加
できる。また、基板の内部に開口部を設けてその周縁部
に端子パターンが設置できる部分を新たに設けることに
より外部に取り出せる端子数を増加できる。また、いず
れの方法でも、プリント基板との半田付け時に確認すべ
き半田フィレットも側面から容易にできる。その結果、
集積回路の集積度の向上に効果がある。
外周を凹凸にして、端子パターンが設置できる基板の外
周を延伸することにより外部に取り出せる端子数を増加
できる。また、基板の内部に開口部を設けてその周縁部
に端子パターンが設置できる部分を新たに設けることに
より外部に取り出せる端子数を増加できる。また、いず
れの方法でも、プリント基板との半田付け時に確認すべ
き半田フィレットも側面から容易にできる。その結果、
集積回路の集積度の向上に効果がある。
【図１】本発明の一実施例の集積回路の構成図である。
【図２】本発明の第２の実施例の集積回路の構成図であ
る。
る。
【図３】本発明の第３の実施例の集積回路の構成図であ
る。
る。
【図４】従来の集積回路の構成図である。
【図５】従来の集積回路の端子装着工程図である。
１、４、６、８・・・基板 ２１、５１、７１、９１・・・端子パターン １１、６１・・・基板凸部 １２、６２・・・基板凹部 ４２・・・基板開口部
Claims (2)
- 【請求項１】 基板上に電子部品が搭載されてなる集積
回路において、 前記基板の外周を延伸すべく、前記基板の外周部に凹凸
部が設けられ、 前記凹凸部が形成された基板の周縁部に、電極端子部が
設けられてなることを特徴とする集積回路。 - 【請求項２】 基板上に電子部品が搭載されてなる集積
回路において、 前記基板の内部に開口部が設けられ、 前記基板の開口部を取り巻く周縁部に、電極端子部が設
けられてなることを特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15368194A JPH0823140A (ja) | 1994-07-05 | 1994-07-05 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15368194A JPH0823140A (ja) | 1994-07-05 | 1994-07-05 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0823140A true JPH0823140A (ja) | 1996-01-23 |
Family
ID=15567840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15368194A Withdrawn JPH0823140A (ja) | 1994-07-05 | 1994-07-05 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0823140A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014072240A (ja) * | 2012-09-27 | 2014-04-21 | Rohm Co Ltd | チップ部品 |
-
1994
- 1994-07-05 JP JP15368194A patent/JPH0823140A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014072240A (ja) * | 2012-09-27 | 2014-04-21 | Rohm Co Ltd | チップ部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| JP5417572B2 (ja) | チップ抵抗器とその製造方法 | |
| JPS5921047A (ja) | リ−ドレスチツプキヤリア | |
| JPH07153907A (ja) | 電力用半導体モジュール | |
| GB2026234A (en) | Circuit element package having lead patterns | |
| JPH1050734A (ja) | チップ型半導体 | |
| JPH0823140A (ja) | 集積回路 | |
| JP2591152Y2 (ja) | 電子部品実装回路基板 | |
| JPH1051034A (ja) | 面実装型電子部品、その製造方法、これを回路基板上に実装する方法、およびこれを実装した回路基板 | |
| JP3423174B2 (ja) | チップ・オン・ボード実装構造およびその製造方法 | |
| KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| US20040119155A1 (en) | Metal wiring board and method for manufacturing the same | |
| US6312975B1 (en) | Semiconductor package and method of manufacturing the same | |
| JPS6143857B2 (ja) | ||
| JPH08340164A (ja) | Ｂｇａ型パッケージの面実装構造 | |
| KR100280597B1 (ko) | 반도체장치와반도체장치유닛및반도체장치유닛의제조방법 | |
| JP3172393B2 (ja) | 混成集積回路装置 | |
| JPH11354662A (ja) | 電力用半導体モジュール | |
| JPH10256421A (ja) | 半導体装置及びその実装方法 | |
| JP2773707B2 (ja) | 混成集積回路装置の製造方法 | |
| JPH0445251Y2 (ja) | ||
| JPH042478Y2 (ja) | ||
| EP0762494B1 (en) | Silicon semiconductor diode, its circuit module and structure with an insulation body and preparation method thereof | |
| JP2599290Y2 (ja) | ハイブリッドｉｃ | |
| JPH0536302Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |