JPS6184682A - 図形表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、図形表示に必要なデータを格納したメモリ
から読出したデータに基づいて、ラスタスキャン方式に
よって図形を表示するための。

図形表示装置に関するものである。

［従来の技術］ 従来、キャラクタジェネレータを用いた装置によって文
字または図形などを表示するために、マツプおよびキャ
ラクタジェネレータによって表示図形が記憶されたメモ
リを構成し、マツプから読出された読出アドレス順序デ
ータによってキャラクタジェネレータから図形データを
読出し、その読出した図形データを、ラスタスキャン方
式によって図形として表示している。この表示は第２２
図に示すように先ず、画面の右端においてラスタＡＯを
形成し順次、画面の左側に走査位置を移動させてラスタ
Ａ２〜Ａｎを表示することによって図形を表示している
（この図は一般的なブラウン管を９０度回転させて用い
ている）、第２３図はこのような表示を行なう装置の一
例を示すブロック図であり、１はディジタル信号を処理
する処理装置、２はブラウン管の水平方向の走査位置を
指定するためのＨカウンタ、３はブラウン管の垂直方向
の走査位置を指定するためのＶカウンタ、４はキャラク
タジェネレータの読出アドレス順序が記憶されたマツプ
部、５はキャラクタジェネレータ、６はシフトレジスタ
、７はブラウンン管であり、Ｈカウンタ２およびＶカウ
ンタ３は直交座標で表わされる読出信号を発生する読出
信号発生器を構成している。マツプ部４およびキャラク
タジェネレータ５はグラフィックディスプレイにおける
ビデオＲＡＭに相当する図形を表示するためのメモリを
構成している。

このように構成された装置において、処理装置ｌによっ
て制御されるＨカウンタ２およびＶカウンタ３の出力信
号によってマツプ８！１４に記憶された読出アドレス順
序データが順次読出され、その読出され読出アドレス順
序データ信号に対応する図形を表わす図形データがキャ
ラクタジェネレータ５から読出され、キャラクタジェネ
レータ５は例えば、第２４図に示すように、文字Ａが記
憶されている場合、文字Ａの各行のデータが読出されシ
フトレジスタ６に記憶される。そしてこのデータは順番
に第２５図（ｂ）〜（ｆ）に示すようなビデオ信号に変
換され、第２５ｒｇ！Ｊ（ａ）に示すよ゛　ラに文字Ａ
がブラウン管７に表示される。

このようにしてキャラクタジェネレータ５に記憶されて
いる図形データが読出され、プラウ７管に表示されるの
で、複数のキャラクタジェネレータを備えれば、形およ
び大きさが任意な図形を表示することができる。このと
き、キャラクタジェネレータに記憶されているデータの
読出し開始位置を水平方向または垂直方向にシフトする
ことによって、表示される画面も、水平方向または垂直
方向にシフトさせることができる。

また、第２図に示すように読出信号の座標系を回転させ
る座標変換を行ない新たな座標系で表わされる読出信号
によって図形を表示するためのメモリからデータを読出
すことによって表示図形に回転を与えることができる。

［発明が解決しようとする問題点］ しかしながら、図形を表示するためには画面１枚分の図
形データをメモリから読出し、そのデータを表示する必
要があるが１図形データを読出すための所要時間はハー
ドウェアの性能で決まる上限よりも短かくすることはで
きないので、動画を表示しようとすると読出時間の制約
から表示できる内容が限られるという欠点があった。

したがってこの発明の目的は、表示する画面の内容に制
約を受けることがない図形表示装置を提供することにあ
る。

［問題を解決するための手段］ このような目的を達成するためにこの発明は、図形表示
に必要なデータを規則的に分割して記憶させた複数のメ
モリと、これらのメモリの記憶データを同時に読出す続
出半没とをが０えたものである。

［作用］ 図形を表示するためのデータ読出しが高速に行なえる。

［実施例］ 第１図はこの発明の一実施例を示すブロック図であり、
第２３図と同一部分は同記号を用いている。１０は直交
座標で表わされる読出信号の内。

一方の座標軸を指定する信号を発生するＶカウンタ、１
１は他方の座標軸を指定する信号を発生するＨカウンタ
、１２は読出信号の座標系に回転を与える座標回転処理
部、１３はマツプ部４の記憶内容を読出すための信号を
発生するマツプ読出信号発生部、１４はキャラクタジェ
ネレータ部から図形データを読出すための信号を発生す
るキャラクタジェネレータ読出信号発生部、１５はキャ
ラクタジェネレータ部、１６はキャラクタジェネレータ
部１５から読出したデータを図形に組立てる図形組立部
である。

ここで、座標軸に回転与えるということは第２図に示す
ように、Ｖカウンタ１０の出力信号をＸ方向の座標軸に
対応させ、Ｈカウンタ１１の出力信号をＹ方向の座標軸
に対応させて表わした直交座標を、点線で示すように角
度０だけ傾斜させて、Ｘ軸−ｙ軸で表わされる新たな直
交座標に変換することである。

グラフィックディスプレイにおけるビデオＲＡＭのよう
に、表示すべき図形または文字を表わすデータがビデオ
ＲＡＭから順番にデータを読出すことによって、表示内
容が決まるとき、そのビデオＲＡＭに相当するものをこ
の発明において、メモリと称する。

第１図の装置はマツプ部４のアクセスを行なって得られ
る信号に基づき、キャラクタジェネレータ部１５からデ
ータを読出して、そのデータによって図形または文字を
表示している。このためマツプ部４とキャラクタジェネ
レータ部１５によってメモリを構成していることになり
、この装置ではメモリは第３図のようになっている。第
３図は４つの枠で構成されており、１つの枠の大きさは
ブラウン管の１画面分を表わしており、メモリの右肩の
記号Ａで示す部分を絶対原点、絶対原点から左方向また
は下方向にアクセスする方向を正、メモリの横方向を水
平方向、縦方向を垂直方向と定義する。また、ブラウン
管の表示画面の右肩である記号Ｂで示した部分をブラウ
ン管原点と定義する。

本装置は第４図に示すように、Ｖカウンタ１０およびＨ
カウンタ１１の出力信号をメモリの垂直方向のアクセス
に用いるか、水平方向のアクセスに用いるかによって、
その表示状態を次のように定義する。

（ａ）表示状態Ａ（第４図（ａ）の状態）Ｖカウンタｌ
Ｏの出力信号をメモリの水平方向のアクセスに用い、Ｈ
カウンタ１１の出力信号を垂直方向のアクセスに用い、
水平方向のアクセス位置が時間の経過にともなってメモ
リの負（右）方向に進み、垂直方向のアクセス位置がメ
モリの負（上）方向に進むもの。

（ｂ）表示状態Ｂ（第４図（ｂ）の状態）Ｖカウンタ１
０の出力信号をメモリの垂直方向のアクセスに用い、Ｈ
カウンタ１１の出力信号を水平方向のアクセスに用い、
垂直方向のアクセス位置が時間の経過にともなってメモ
リの負（上）方向に進み、水平方向のアクセス位置がメ
モリの正（左）方向に進むもの。

（ｃ）表示状態Ｃ（第４図（ｃ）の状態）Ｖカウンタ１
０の出力信号をメモリの水平方向のアクセスに用い、Ｈ
カウンタ１１の出力信号を垂直方向のアクセスに用い、
水平方向のアクセス位置が時間の経過にともなってメモ
リの正（左）方向に進み、垂直方向のアクセス位置がメ
モリの負（下）方向に進むもの。

（ｄ）表示状態Ｄ（第４図（ｄ）の状態）Ｖカウンタｌ
Ｏの出力信号をメモリ垂直方向のアクセスに用い、Ｈカ
ウンタ１１の出力信号を水平方向のアクセスに用い、垂
直方向のアクセス位置が時間の経過にともなってメモリ
の正（下）方向に進み、水平方向のアクセス位置がメモ
リの負（右）方向に進むもの。

Ｖカウンタ１０は処理装置１から供給される表示状態信
号が表示状％　Ａ　、表示状ｆｇＢ３を表わすものであ
るときダウンカウントを行ない、表示状態Ｃ，Ｄを表わ
すものであるときアップカウントを行なうようになって
いる。Ｈカウンタ１１は処理装置１から供給される表示
状態信号が、表示状態Ｂ、Ｃを表わすものであるときア
ップカウントを行ない、表示状態Ａ、Ｄを表わすもので
あるときダウンカウントを行なうようになっている。

座標回転処理部１２はＶカウンタｌｏ、Ｈカウンタ１１
から供給される直交座標で表わされる読出信号に、表示
状態信号１回転量信号、ブラウン管原点を絶対座標で表
わした原点信号、■信号。

ｖ４信号、Ｈ信号、Ｈ４信号、ＣＨＧ−ＡＤ　（Ｖ）信
号、ＣＨＧ−ＡＤ　（Ｈ）信号、ＣＨＧ−Ｎ。

信号をを発生するようになっている。

マツプ読出信号発生部１３はマツプ部４の記憶内容を読
出す信号の他にキャラクタジェネレータ読出信号発生部
１４に供給するＶ４Ｌ信号およびＨ４信号を発生するよ
うになっている。

座標回転処理部１２は第５図に示すように構成分原点レ
ジスタ１２ｂ、縦成分原点レジスタ１２Ｃ、セレクタ１
２ｄ、セレクタ１２ｅ、回転信号演算部１２ｆ、１２ｇ
、加算器１２ｈ　Ｎ１２ｋから構成されている。

構成分原点レジスタ１２ｂは、処理装置ｌから供給され
る原点信号に応じてブラウン管原点座標の絶対原点に対
する横方向成分を表わすための信号を発生するようにな
っている。また、縦成分原点レジスタ１２ｃは、縦方向
成分を表わす信号を発生するようになっている。セレク
タ１２ｄは、処理装置ｔｔからの表示状態信号が表示状
態Ａ、Ｃを表わすときは構成分原点レジスタ１２ｂから
供給されている信号を出力し、表示状態Ｂ、Ｄを表わす
ときは縦成分原点レジスタ１２ｃから供給されている信
号を出力するようになっている。セレクタ１２ｅは、処
理装置１からの表示状態信号が表示状７１Ａ、Ｃを表わ
すときは縦成分原点レジスタ１２ｃから供給されている
信号を出力し、表示状態Ｂ、Ｄを表わすときは構成分原
点レジスタ１２ｂから供給されている信号を出力するよ
うになっている０回転信号演算部１２ｆ　、１２ｇは、
処理装置１から供給される回転量を表わす信号に応じて
Ｖカウンタ１０．Ｈカウンタ１１から供給されている信
号に回転を与えるようになっており、７フイン変換を行
なっている。

加算器１２ｉはマツプ部４の一方の座標上の位置を表わ
す５ビツトのＶ信号、キャラクタジェネレータの縦方向
座標軸上の位置を表わす２ビツトのＣＨＧ＠ＡＤ（Ｖ）
信号、図形組立部１６に供給する２ビツトのＣＨＧ−Ｎ
ｏ信号を発生するようになっている。加算器１２にはマ
ツプ４の他方の座標軸上の位置を表わす５ビツトのＨ信
号、キャラクタジェネレータの横方向座標軸上の位置を
表わす２ビツトのＣＨＧ−ＡＤ　（Ｈ）信号、マスクタ
イミングを表わす２ビツトのＭ−Ｔ信号を発生するよう
になっている。このうち、■信号の下位１ビツトおよび
、Ｈ信号の下位１ビツトはキャラクタジェネレータ読出
信号発生部１４の動作のために必要なＨ４信号、Ｖ４信
号として用いている。

マツプ読出信号発生部１３は第６１３Ｕに示すように、
ラッチ１３ａ、補正データ発生器１３ｂ、加算’１４１
３　ｃ、セレクタ１３ｄ　〜１３ｉ、ＥＯＲ回路１３ｊ
、から構成されている。補正データ発生器１３ｂは処理
装置ｌから供給される回転方向を、表わす左右信号、表
示状態を表わす表示状態信号に応じて第１表に示す信号
を発生するようになっている。

第１表 第１表中、左とは図形を左回転させて表示することであ
り、右とは図形を右回転させて表示することである。

セレクタ１３ｄ〜セレクタ１３ｇは表示状態信号が表示
状８Ａ、Ｃを表わすときは入力端子ａ側の信号を出力し
、表示状態信号が表示状７ｇ　、３　、　［）を表すす
ときは入力端子す側の信号を出力するようになっている
。セレクタ１３ｈ、セレクタ１３１はＥＯＲ回路１３ｊ
から供給される信号に応じて入力端子ａｌ、ａ２側また
は入力端子ｂｌ、ｂ２側の信号を出力するようになって
いる。

マツプ部４はｉ７図に示すようにマツプ４ａ。

４ｂ、ラッチ４ｃ　、４ｄから構成されており、このマ
ツプは第８図に示すように、ブラウン管の１６×１６ピ
クセルに対応した部分が１単位となっており、これらが
３２Ｘ３２単位集まってマツプ４ａまたはマツ７’４ｂ
を構成している。また、１単位のマツプが指定された時
、このマツプ対応する１６Ｘ１６のどのピクセルが走査
されるタイミングであってもそのマツプ内の情報が読出
されるようになっている。すなわち、第８図において、
実線で示すようなアクセスが行なわれている時、ピクセ
ルｌに対応する部分からピクセルｌｌに対応する部分ま
で全てＦというデータが読出されるようになっている。

キャラクタジェネレータ読出信号発生部１４は第９図に
示すようにセレクタ１４ａ〜１４ｆ、スイッチ回路１４
ｇ、１４ｊ　、ラッチ１４ｈ、シフトレジスタ１４ｉ　
、１４に、ＥＯＲ回路１４ｍ。

１４ｎ、から構成されている。セレクタ１４ａ〜１４ｆ
は入力端子Ｃに供給される信号に応じて入力端子ａまた
は入力端子すが選択されるようになっている。スイッチ
回路１４ｇ、１４ｊは入力端子ｅ、ｆに供給される左右
信号または表示状態信号に応じて、入力端子ａ−ｄに供
給されている信号とその信号を出力する出力端子ｇ−ｊ
との組み合わせを第２表のモード！またはモード２の何
れかに選択するようになっている。モして「モードｌ」
が選ばれるか「モード２１が選ばれるかは第３表の基準
によって決まるようになっている。シフトレジスタ１４
ｉは１ビツト４段のシフトレジスタ、シフトレジスタ１
４には２ビツト４段のシフトレジスタである。

第２表 第３表 キャラクタジェネレータ部１５は２１１０に示すように
、キャラクタジェネレータ１５ａ−１５ｄによって構成
されており、各キャラクタジェネレータは後述するＶ形
およびＨ形の２種類の図形パターンを、処理装置１から
供給される表示状態信号によって選択するようになって
いるとともに、キャラクタジェネレータ読出信号発生部
１４から供給された信号に応じて、その選択された図形
パターンから図形データが読出されるようになっている
。

第１１図はキャラクタジェネレータのパターンのうち、
Ｖ形のパターンを示しており、枠外の横方向の数字００
〜１１は加算器１２ｈから出力されるＣＨＧ−ＡＤ（Ｈ
）信号で指定されるアドレスであり、縦方向の数字は加
算器１２ｉから出力されるＣ　ＨＧ　−ＡＤ　（Ｖ）信
号で指定されるアドレスである。１つの枠内はａ−ｄの
４つの部分に分解され、それらのａ−ｄの部分のデータ
はキャラクタシネレータ１５ａ−Ｌ５ｄにそれぞれ対応
しており、その部分はブラウン管の横方向ｌピクセル×
縦方向４ピクセルのデータが記憶されている。すなわち
、縦横１つづつのアドレスで指定される部分の枠は、４
Ｘ４ピクセル分のデータを記憶している。そして、キャ
ラクタジェネレータの１つ記憶単位は４×４アドレル分
すなわち１６Ｘ１６ピクセル分となっている。

図形組立部１６は第１２図に示すように、シフトレジス
タ１６ａ−１６ｄ、セレクタ１６ｅ、シフトレジスタＬ
６ｆから構成されている。各シフトレジスタは処理装置
ｌから供給される表示状態信号が表示状態Ａ、Ｈのとき
ＭＳＢ（最上位ビット）が先にに出力され、表示状態信
号が表示状態Ｃ，ＤのときＬＳＢ　（最下位ビット）が
先に出力されるようになっている。セレクタ１６ｅはシ
フトレジスタ１６ｆから供給される信号に応じて第４表
のように入力信号を選択して送出するようになっている
。

第４表 シフトレジスタ１６ｆは２ビツトで８段のシフトレジス
タである。

このように構成した装置の動作は次のとうりである。先
ず、図形に回転を与えないときの表示動作について説明
する。このときは、第５図に示すように処理装Ｒ１から
Ｖカウンタ１０およびＨカウタ１１に表示状態信号が供
給され、構成分原点レジスタ１２ｂおよび縦成分原点レ
ジスタ１２ｃに、原点信号が供給される。このときの画
面は第２２図に示すような走査を行なうようになってお
り、この状態は表示状Ｂｃの状態に相当し、Ｖカウンタ
１０の出力信号によって第２２図の画面の横方向位置が
決まるようになっており、Ｈカウタ１１の出力信号によ
って縦方向の位置が決まるようになっている。

Ｈカウンタ１１の出力信号は加算器１２におよび回転信
号演算部１２ｇに供給されるが、この場合１図形に回転
を与えないのであるから１回転信号演算部１２ｆおよび
回転信号演算部１２ｇは出力信号を発生していない。

処理装置１から出力されている表示状態信号が表示状ｉ
ａＣを表わしているとき、セレクタ１２ｄおよびセレク
タ１２ｅはそれぞれ構成分原点レジスタ１２ｂおよび縦
成分原点レジスタ１２ｃから発生している信号を選択し
て出力している。この結果、加算器１２ｈから出力され
る信号は、Ｖカウンタ１０の出力信号と構成分原点レジ
スタ１２ｂの出力信号とのデータを加算したものとなる
。

そして１回転信号演算部１２ｇは出力信号を発生してい
ないのであるから、加算器１２ｉは加算器１２ｈの出力
信号をそのまま出力する。同様にして、加算器１２ｊは
縦成分原点レジスタ１２ｃの出力信号を出力し、加算器
１２には加算器１２ｊの出力信号すなわち、縦成分原点
レジスタ１２ｃの出力信号とＨカウタ１１とのデータを
加算した信号を出力する。

加算器１２ｔおよび加算器１２にの出力信号は第６図に
示すように、ラッチ１３ａおよびセレクタ１３ｇに供給
される。補正データ発生器１３ｂは図形に回転を与える
必要がないとき、本来であれば出力信号を発生する必要
はないが、このために特別の処置をしていないので、補
正データが発生している。そｌ、て、このデータは加算
器１３Ｃで加算されるので、加算器１３ｃからは補正さ
れたデータが出力される。しかし、このデータは図形に
回転を与えないときは必要のないデータであるから、後
述するキャラクタジェネレータ読出信号発生部１４で無
視さ、れ、使用されないようになっている。

セレクタ１３ｄ〜セレクタ１３ｇは前述したように表示
状態Ｃのときは入力端子ａ側の信号を出力するので、セ
レクタ１３ｄ、セレクタ１３ｅは加算器１３Ｃの出力信
号を走出し、セレクタ１３ｆ、セレクタ１３ｇは加算器
１２にの出力信号を出力する。

セレクタ１３ｈ、セレクタ１３ｉは前述したように、Ｅ
ＯＲ回路１３ｊから供給される信号に応じて入力端子ａ
ｌ、ａ２またはｂｌ、ｂ２に供給されている信号を出力
するようになっている。ＥＯＲ回路１３ｊの一方に供給
されるＶ４Ｌ信号は第２２図において、ラスタＡＯ−Ａ
ｎの一本を表示する第１３図（ａ）に示すの期間、変化
しないが他の一方に供給されるＨ４信号は第２２図にお
いて、範囲Ｈにわたって縦方向位欝のアドレスを指定す
るものであるから、第１３図（ｂ）に示すようにＶ４Ｌ
信号の期間中、交互に変化する。このため、セレクタ１
３ｈ、セレクタ１３ｉの出力信号は入力端子ａｌ　、ａ
２側とｂｌ、ｂ２側とが交ｑ：に切換えられる。

セレクタ１３ｈ、セレクタ１３ｉの出力信号は第７図に
示すように、マツプ部４に供給されるのでマツプ４ａ、
マツプ４ｂから記憶内容が読出され、読出された記憶内
容がラッチ４ｃ、ラッチ４ｄに記憶され、第９図に示す
セレクタ１４ａ、セレクタ１４ｂに供給される。これら
のセレクタはＨ４信号とＶ４Ｌ信号が供給されているＥ
ＯＲ回路１４ｍからの信号が供給されているので、セレ
クタ１３ｈ、セレクタ１３ｉと同期して入力端子ａ、ｂ
が切換られる。

セレクタ１４ａ、セレクタ１４ｂかち読出されたイ言号
はそれぞれセレクタ１４ｃ〜セレクタ１４ｆに供給され
、それらのセレクタの端子Ｃに供給されている信号に応
じて選択され出力される。このとき、セレクタ１４ｃ〜
セレクタ１４ｆの端子すに供給される信号はマツプ読出
信号発生部１３の補正データ発生器１３ｂによって補正
されていないデータであり、端子ａに供給されるデータ
は補正されたデータである。しかし表示図形に回転を与
えないとき、補正されたデータは必要ない。

このため、スイッチ回路１４ｇから送出される信号はセ
レクタ１４ｃ〜セレクタ１４ｆの端子すを選択するもの
となっており、端子ａに供給されている信号は無視され
るようになっている。

シフトレジスタ１４ｋには加算器１２ｉから供給される
キャラクタジェネレータの番号を表わす信号が記憶され
、そこで記憶された信号がスイッチ回路１４ｊに供給さ
れている。そのスイッチ回路１４ｊは表示図形に回転を
与えないとき、前述した第２表のモードｌの状態となっ
ているので。

それぞれ対向する出力端子から信号が送出されている。

キャラクタジェネレータ読出信号発生部１４で発生した
（８号は’ＪＳ　１０図に示すように、キャラクタシネ
レータ１５ａ〜キヤラクタジエネレータ１５ｄに供給さ
れる。各キャラクタジェネレータは前述したように、処
理装Ｒ１から供給される表示状態信号に応じて、後述す
るＶ形またはＨ形のパターンが選択されるようになって
いるが、図形に回転を与えないとき、処理装置１は表示
状ｇｃの信号を送出しているので、Ｖ形のパターンが選
択される。

Ｖ形のパターンのうちマツプ部４によって読出される単
位は前述したように、第１１図に示すようになっており
、この例ではＦという文字を表わす図形が記憶されてい
る部分を表わしている。第１１図において、枠の外側で
横方向に記載されたアドレスは第４図の加算器１２ｉか
ら出力されるＣＨＧ−ＡＤ（Ｖ）信号によって指定され
、縦方向に記載されたアドレスは第３図の加算器１２ｋ
から出力されるＣＨＧ・ＡＤ　（Ｈ）信−号によって指
定される。このため、加算器１２ｉ　、加算器１２ｋか
ら供給される■信号およびＨ信号によって第１１図中に
Ｉ　ＮＸＶＩと記載した１６種類のブロックを指定する
ことができる。

この■〜Ｘ■のブロックはさらに４つの細かいブロック
で構成されており、その細かブロックは各キャラクタジ
ェネレータに対応している。すなわち、ａ、ｂ、ｃ、ｄ
と記載された部分はそれぞれ、キャラクタジェネレータ
１５ａ、キャラクタジェネレータ１５ｂ、キャラクタジ
ェネレータ１５ｃ、キャラクタジェネレータ１５ｄに対
応している。各キャラクタジェネレータは図の縦方向に
４ビツトのデータが記憶されており１図中斜線を程こし
た部分はｒｌｊのデータが記憶され、その他の部分はｒ
ＯＪのデータが記憶されている。こノタメ、ＣＨＧ−Ｄ
ＡＤ　（Ｖ）信号オヨび、ＣＨＧ−ＡＤ（Ｈ）信号のデ
ータが共に００であるとき、第１図の右上の工と記載さ
れた４つの細かいブロックが選択され、キャラクタジェ
ネレータ１５ａから１ｒ００００Ｊ　、４ヤラクタジエ
ネレータ１５ｂからｆｏｏｏｏＪ、キャラクタジェネレ
ータ１５ｃからｆｏｏｌｌＪ、キャラクタジェネレータ
１５ｄからｒｏｏｌｌｊのデータが読出される。

これらのキャラクタジェネレータから読出されたデータ
はシフトレジスタ１６ａ〜シフトレジスタｌｉｄに供給
されて記憶される。そして、最初のラスタを表示すると
きは第９図のシフトレジスタ１６ｅからセレクタ１６ｅ
に対してシフトレジスタ１６ａを選択する信号が供給さ
れる。この結果、シフトレジスタ１６ａのデータ、すな
わちキャラクタジェネレータ１５ａから読出されたデー
タだけが選択され、残りのシフトレジスタ１６ｂ〜１６
ｄのデータは捨てられる。この時、シフトレジスタ１６
ａ、１６ｆのタインミングは同期するようになっている
。

次に、ＣＨＧ−ＡＤ　（Ｈ）信号のデータが０１になる
と、第１１図のブロック■が選択され、その巾から同様
にして、キャラクタジェネレータ１５ａから読出された
データだけが選択される。同様にして、ＣＨＧ−ＡＤ　
（Ｈ）信号のデータが１０．１１に変化すると、第１１
図のブロック■。

■が選択されて、その部分のキャラクタジェネレータ１
５ａから読出されたデータだけが選択される。

そして、第１１図の太線部分のデータが読出された後は
その下方に点線で示した部分のデータが同様にして読出
され、このような動作が次々と行なわれることによって
、最初のラスタすなわち第２２図のラスタＡＯが形成さ
れる。そして、ラスタＡＯが形成された後は同様にして
、順次隣のラスタが形成され、第２２図に示す最後のラ
スタＡｎが形成されることによって、１枚の表示画面が
形成される。

すなわち、処理装置ｌによってＶ形のパターンが指定さ
れ、キャラクタジェネレータ読出信号発生部１４によっ
て第１１図に示すような工〜Ｘ■の１６個のブロックの
塊が選択され、ＣＨＧ　＠ＡＤ　（Ｈ）　信号とｃＨＧ
−ＡＤ　（Ｖ）　信号ニよッテＩ−ＸＶＩのプロ、りの
内、１つのブロックが選択され、このことによってキャ
ラクタジェネレータ１５ａ〜キヤラクタジエネレータ１
５ｄよりそれぞれ４ピントのデータが読出される。

ＣＨＧ−ＡＤ（Ｖ）信号はラスタの１往復に毎に変化す
るが、ＣＨＧ−ＡＤ（Ｈ）信号は走査の進行にともなっ
て変化するので、例えば第１１図に５いて、ＣＨＧ−Ａ
Ｄ（Ｖ）信号がＯＯのときＣＨＧ　＠ＡＤ　（Ｈ）信号
が００，０１，１０．１１と変化することによって、右
端のブロックエ。

ＩＩ　、　ＩＩＩ　、　ＩＶからデータが順次読出され
る。

キャラクタジェネレータ１５ａ〜キヤラクタジエネレー
タ１５ｄより読出されたデータは第１２図に示すシフト
レジスタ１６ａ〜シフトレジスタ１６ｄに供給されて記
憶される。そして、シフトレジスタ１６ｆから供給され
る信号に対応して。

セレクタ１６ｅは端子ａ−ｄに供給されている信号を選
択し、ブラウン管７に送出して表示する。

このようにして順次、走査を行なっていけばキャラクタ
ジェネレータ部１５から読出された図形を表わす信号が
画面に表示される。

このとき、原点データを変化させれば、水平または垂直
方向に表示画面を移動できる。

次に図形に回転を与える場合の動作について説明する。

ｗＳ５に示す座標回転処理部１２は図形に回転を与えな
いとして説明したときの動作に加えて、加算器１２ｉお
よび加算器１２ｊの端子ａに供給されている信号に対し
て、回転信号演算部１２ｆおよび回転信号演算部１２ｇ
から供給される出力信号を加算する演算を行なう、この
ため、座標回転処理部１２から出力される直交座標を表
わす信号は回転信号演算部１２ｆおよび回転信号演算部
１２ｇから供給される出力信号に対応した角度だけ座標
系が回転して第２図に点線で示すようになる。このよう
に、座標系の回転が行なわれたことによって、Ｖカウン
タ１０およびＨカウタ１１の出力信号が図形に回転を与
えないときと同一の値であっても、メモリは異なった位
置がアクセスされることになる。

今、第１４図の四角形で示すメモリ空間において、横方
向の位置が■アドレス（Ｖカウンタ１０によって指定さ
れる座標をＶアドレスと定義する）で指定され、縦方向
の位置がＨアドレス（Ｈカウンタｔｉによって指定され
る座標をＨアドレスと定義する）で指定される直交座標
で表わされる座標系に回転が与えられていないとき、Ｖ
カウンタ１０の値を固定し、Ｈカウンタ１１の値を変化
させると、記号Ａの実線で示す方向にアクセスが行なわ
れる。しかし、座標系に回転が与えられているときは、
記号Ｂの点線で示す方向にアクセスが行なわれる。すな
わち、座標系に回転を与えたときにはメモリ空間が斜め
にアクセスされたことになる。

マツプ読出信号発生部１３から供給された信号によって
データが読出されるマー２プｉ’％４はブラウン管７の
ピクセルが縦横１６個で囲まれる区域毎に独立した表示
内容が記憶されている。このマツプ部４は例えば、第８
図に示すようなデータすなわち、中央の２重線で囲まれ
た部分がアクセスされた時は文字Ｆを表わすデータが読
出され、その右隣の部分がアクセスされた時は文字Ｂを
表わすデータが読出され、左隣がアクセスされた時は文
字Ｃを表わすデータが読出され、座標回転処理部１２に
よって座標系に右方向の回転が与えられていると、マツ
プ部４は第８図の実線のようにアクセスされる。このた
め、１番目から１１番目までのピクセルはＦという文字
を表示するためのデータが読出されるが、１２番目から
１６番目までのピクセルはＣという文字を表示するため
のデータが読出される。一方、表示タイミング信号は１
６ピクセル毎に発生するようになっているので、第８図
の横方向の２重線をよぎる度に発生する。

この結果、座標系に右回転を与え第８図の実線の矢印の
方向にマツプをアクセスしたときは１表示タイミング信
号の１周期中に文字Ｆと文字Ｃを表示するための２種類
のデータが必要になる。このように、座標系に右回転を
与えたときは、表示タイミング信号期間中（現在アクセ
スしている部分の記憶内容の外に、その左隣の部分の記
憶内容も読出す必要がある。また座標系に左回転を与え
て、第８図の一点鎖線で示す矢印の方向にアクセスする
ときには、アクセス中の部分の記憶内容の外に、と右隣
の部分の記憶内容も読出す必要がある、そこで、アクセ
ス中の部分の記憶内容を「ナラｊ、その左隣の部分の記
憶内容を１ネツクスト」、右隣の部分の記憶内容をｒバ
ック１と定義する。

第６図の補正データ発生器１３ｂはこのような目的のた
めに設けており、ラッチ１３ａから供給されるマツプの
データを読出すための５ビツトの信号に対して、第１表
で示すような補正を行なっている０例えば、表示状ＩＣ
において、図形を左回転させるとき、すなわち座標系を
右回転させるとき、ラッチ１３ａから供給される信号に
対してｌを加算するようになっており、図形を左回転す
るときはｌを減算するようになている０表示状態Ｃのと
き、ｖカウンタ１１から供給されラッチ１３ａで記憶さ
れている信号はマツプの横方向の位置を示している。こ
のため、ラッチ１３ａから供給される５ビツトの信号は
第８図の横方向の位置すなわち文字Ｃ，Ｆ、Ｂの識別を
行なう、ラッチ１３ａから供給される５ビー、トの信号
が文字Ｆをアクセスしていた場合は、それに１を加算す
ることは左方向の位置を指定することになるから、文字
Ｃをアクセスすることを表わす、また、１を減算するこ
とは文字Ｂをアクセスすることを表わす、この結果、加
算器１３ｃの入力側の端子ａの信号は現在アクセス中の
部分の記憶内容、すなわち「ナラ１の信号であるが、出
力側の端子Ｃの信号は処理装置ｌから供給される信号に
応じてじて補正データ発生器１３ｂの信号が加算され、
「ネー２クスト１またはｒバック」の信号を表わすこと
になる。

前述したように、加算器１２ｉから出力されるＶ信号は
アクセスの行なわれている時点のマツプの横方向位置を
指定する信号であり補正データ発生器１３ｂによる補正
は、ラッチ１３ａから加算器１３ｃに供給される信号に
対して行なわれる。

このため、図形に回転を与えるときは、例えば第８図で
実線に示すようなアクセスを行なっていると、アクセス
の途中でＶ信号の内容、すなわち加算器１２ｔの出力信
号が変化する。このため、表示タイミング信号の繰返し
期間中は加算器１２ｉの出力信号が変化しても、加算器
１３ｃに供給されるＶ信号の内容が変化しないように、
ラッチ１３ａを設けてデータを固定している。

第９図のセレクタ１４ａ　、セレクタ１４ｂは第６図の
ラッチ１３ａ、補正データ発生器１３ｂに同期して切換
えられているので、セレクタ１４ａは］ｒネックス）Ｊ
または１バック日の信号を出力しており、セレクタ１４
ｂは「ナラＡの信号を出力している。一方、表示状ＦＪ
Ｃにおいて、第８図における各記憶内容の横方向の選択
はＶ信号で行なわれ、縦方向の記憶内容の選択はＨ信号
で行なわれるので、第８図の実線の矢印で示すようなア
クセスが行なわれていると、Ｈ４信号は１番目のビクセ
ルから１６番目のビクセルをまでをアクセスするときデ
ータの内容が変化しないが、ｖ４信号は１２番目のビク
セルをアクセスするときからデータの内容が変化する。

このためＥＯＲ回路１４ｎの出力信号はこの時点を境に
変化するので。

この変化によって表示する画面をＣネックスト」に切換
える必要のあることが判断される。

ＥＯＲ回路１４ｎで判断された情報はシフトレジスタ１
４ｉに記憶され、ラッチ１４ｈで記憶される。そして、
処理装置１から供給される左右信号および表示状態信号
によってスイッチ回路１４ｇから第２表のようにモード
１またはモード２のように制御された出力信号が送出さ
れ、セレクタ１４ｃｍ１４ｆのどのセレクタが「ナラＡ
のデータを選択し、どのセレクタが「ネックストｊのデ
ータを選択するかが、決められる。

キャラクタジェネレータ読出信号発生部１４から供給さ
れた信号によってキャラクタジェネレータ部１５から読
出されたデータは図形組立部１６で図形に組立てられ、
ブラウン管７に供給されて表示される。

この結果、座標系に回転を与えないとき、第１５図（ａ
）に示すように、三角形の図形が画面に表示されている
とき、第８図の実線の矢印で示すようにメモリをアクセ
スすると、表示図形は第１５図（ｂ）に示すように左方
向に回転した図形として表示される。また、第８図の一
点鎖線で示すようにメモリをアクセスすると、表示図形
は第１５図（Ｃ）に示すように右方向に回転した図形と
して表示される。

第２０図はキャラクタジェネレータに文字Ｆが記憶され
ているとき、このキャラクタジェネレータが回転を与え
られた太線で示す直交座標でアクセスされたときの表示
状態を説明するための図である。同図において、文字Ｆ
のデータは第１１図と同様に記憶されているので、ＣＨ
Ｇ−Ｎｏの００はキャラクタジェネレータ１５ａに、０
１はキャラクタジェネレータ１５ｂに、ｌＯはキャラク
タジェネレータ１５ｃに、１１はキャラクタジェネレー
タ１５ｄに対応している。

キャラクタジェネレータから読出すデータは４個のキャ
ラクタジェネレータから同時に読出されて、シフトレジ
スタ１６ａ−１６ｄに記憶されている。最初は１番目の
ピクセルから１６番目のピクセルまでをアクセスし２シ
フトレジスタ１６ｆからＣ）ｉＧ＠Ｎｏの０１のデータ
がセレクタ１６ｅに供給され、キャラクタジェネレータ
１５ｃのデータを記憶しているシフトレジス１６Ｇが選
′択される。そしてこのシフトレジスタ１６ｃにマスク
タイミング信号が供給され、１番目のピクセルに対応す
るデータと２番目のピクセルに対応するデータが続けて
読出される。このとき、他のシフトレジスタにもマスク
タイミング信号が供給されているので、記号Ｂ、Ｃ，口
、ハで表わされるピクセルに対応するデータも読出され
るが、これらのデータは今のタイミングではセレクタ１
６ｅで選択されていないので、出力されない、なお、こ
のタイミングでシフトレジスタ１６ｃから読出されたデ
ータは文字Ｆではなく空白の部分であるから１ｒＯＪで
ある。

次に３＃を目のピクセルに対応するために必要なデータ
がキャラクタジェネレータ１５ｄのデータを記憶してい
るシフトレジスタ１６ｄから読出すためにシフトレジス
タ１６ｆからデータｌ’ｌ　１ｊがセレクタ１６ｅに供
給される。そして、このシフトレジスタ１６ｄからマス
クタイミングの３ビツト目に３番目のピクセルに必要な
データが読出される。このデータは文字Ｆを表示するた
めのものであるから、「ＩＡである。同様にして４番目
のピクセルに対応するデータｉＪが読出されるが、　こ
のデー’）はｃＨＧｌｌＡＤ　（Ｖ）　のデータが変化
しているので、読出されたデータはそのＣＨＧ・ＡＤ（
Ｖ）信号に対応したキャラクタジェネレータのものであ
る。以下同様にして次々とアクセスが行なわれていく。

最初のアクセスが終了すると、記号Ａ−Ｐの列のアクセ
スが行なわれ、順次イ〜りの列、ａＮｐの列とアクセス
が行なわれていく、この結果、第２１図の斜線・部で示
すように、文字Ｆが回転した図形が表示される。この装
置ではＣＨＧ・ＡＤ（■）とＣＩ（Ｇ−ＡＤ　（Ｈ）と
で指定されるキャラクタジェネレータは同時に読出し、
そのうちから必要なデータを使用するようにしたので、
メモリの読出し速度はこのメモリをｌ（ｉで構成したと
きの４分の１ですみ、装置を簡単で経済性良く構成する
ことができる。また第２０図の例ではキャラクタジェネ
レータ１５ｃ、１５ｃ１．１５ａ、１５ｂのに順序に選
択が行なわれるようにシフトレジスタ１６ｆから信号が
供給されたが、この信号はアクセスの開始されるキャラ
クタジェネレータの位置に対応して変化し、アクセス順
序に応じてデータの並べ換えが行なわれる。

メモリのアクセスは表示図形に回転を与える必要がない
とき、ｔＪＳＢ図の点線に示す方向に行なわれるが、回
転を与える必要があるときは、処理装置１から供給され
る回転量信号によってこのアクセス方向が任意に制御さ
れる。この制御は第１６図に示すように、現在走査中の
ピクセルの次に走査するピクセルは走査中のピクセルに
隣接するピクセルとなるようにしている。このため、ピ
クセルＰＬの次に走査されるピクセルはＰＬ−Ｐ３のい
ずれかであり、アクセス方向は最大４５度に限定される
ようになっている。

この結果、プラス、マイナス４５度だけ異なる方向のア
クセスを行なうと、回転を与えないとき第１７図の実線
のように表示される図形は、第１７図の一点鎖線の位置
から点線の位置までの範囲で回転することになる。

しかし、このままでは表示図形に４５度以上の回転を与
えることはできないが、メモリの横方向のアクセスをＨ
カウンタｔｉに基づいて加算器１２ｋから発生する信号
（この信号をＨアクセス信号と定義する）によって行な
い、メモリの縦方向のアクセスをＶカウンタ１０に基づ
いて加算器１２１から発生する信号（この信号をＶアク
セス信号と定義する）によって行なうと、第１７に示す
ように表示されていた図形は、第１８図（ｂ）に示すよ
うに表示される。この結果、第１８Ｅ（ｂ）の一点鎖線
で表示される図形は、第１７図の実線で示す図形を１３
５度右方向に回転させたことになる６一方、第１７図に
おいて、■アレセス信号および、Ｈアクセス信号の変化
方向をそれぞれ逆方向にすると、表示される図形は第１
８図（ａ）に示すようになる。第１８図（ａ）において
、一点鎖線で示される図形は第１７図の実線で示す図形
を２２５度右方向に回転させたことになる。

第１８図（ａ）において、■アクセス信号およびＨアク
セス信号を入れ換えると、表示されるけ形は第１８図（
ｄ）に示すようになる。第１８図（ｄ）において、一点
鎖線で示される図形は第１７　・図の実線で示す図形を
３１５度右方向に回転させたことになる。そして、第１
８図（ｄ）において■アクセス信号とＨアクセス信号を
入れ換えたうえで、■アクセス信号のデータ変化方向を
逆にすると１表示される図形は第１８図（Ｃ）に示すよ
うになる。第１８図（Ｃ）は第１７図で示される図形を
３６０度右方向に回転させたことになる。

すなわち、■アクセス信号およびＨアクセス信号のとり
かたおよび、そのデータの変化方向を選択することによ
って、図形を任意の角度に回転して表示させることがで
きる。

第１８図の表示状態は第３図の表示状態に対応しており
、前述した表示状態Ａ、Ｂ、Ｃ，Ｄにおける図形の表示
状態は第１８図における（ａ）。

（ｂ）、（ｃ）、（ｄ）のようになる。ここで。

第１８図（ａ）　、　（ｃ）と、第１８図（ｂ）　、　
（ｄ）とはＶアクセス信号とＨアクセス信号とが入れ換
わっている。このようなアクセス信号の入れ換えを行な
うために、第６図のセレクタ１３ｄ〜セレクタ１３ｇを
設けている。前述の図形に回転を享える説明は表示状態
Ｃにおける状態を基準に説明しているので、使用したキ
ャラクタジェネレータのパターンは第１１図に示すよう
に、横方向の位置がＣＨＧ−ＡＤ　（Ｖ）信号で表わさ
れ、縦方向の位置がＣＨＧ−ＡＤ　（Ｈ）信号で表わさ
れるＶ形のパターンを使用していた０表示状５Ａにおい
ても、各信号の変化方向が変るだけで、信号の組み合わ
せそのものは変わらないので、第１１図に示すＶ形のパ
ターンが使用できる。しかし。

表示状、ｒ９　Ｂ、　Ｄでは横方向がＨアクセス信号で
あって、縦方向が■アクセス信号であるから、第１１（
４に示すものと同一の図形を画面に表示しようとすると
、第１９１４に示すようなＶ形のパターンを９０度回転
させたＨ形のパターンを使用する必要がある。このため
、キャラクタジェネレータ１５ａ−１５ｄはｖ形のパタ
ーンとＨ形の種類のパターンを右し、処理装置ｌから供
給される表示状態信号回転信号によってそのパターンを
選択している。

なお、処理装置１は表示状態信号、原点信号、回転量信
号、左右一方向信号発生しているが、この信号は操作者
の手動によって制御しても良いし、ソフウエアの制御に
よっＣ発生しても良い、また回転角は最大が４５度とし
ているがそれ以下でもよく、またマツプおよびキャラク
タジェネレータで構成したメモリはＲＡＭでもよいので
、グラフィックディスプレイであっても、極めて高速に
図形の回転表示が行なえる。また、表示図形に連続的な
回転を与えるには処理装置１から発生する回転量信号を
連続的に変化させればよい。

［発明の効果］ 以−ヒ説明したようにこの発明は、図形を表示するため
のデータを規則的に分割して、複数のメモリに記憶させ
、これらのメモリのデータを同時に読出すようにしたも
のであるから、データの読出し時間が早くなり、表示す
る画面の内容に制約を受けることがないという効果を有
する。

【図面の簡単な説明】

第１図はこの発明にがかる一実施例を示すブロック図、
第２図は座標の回転を説明するためのグラフ、第３図は
メモリと表示エリヤの関係を説明するための図、第４図
は表示状態を説明するための図、第５図は第１における
座標回転処理部１２の詳細を示すブロック図、第６図は
第１図におけるマツプ読出信号発生部１３の詳細を示す
ブロック図、第７図は第１図におけるマツプ部４の詳細
を示すブロック図、第８図はマツプの記憶内容とアクセ
ス方向を示す図、第９図はｆｔ５１図におけるキャラク
タシネレータ読出信号発生部１４の詳細を示すブロック
図、第１０図は第１図におけるキャラクタジェネレータ
部１５の詳細を示すブヒ−２り図、第１１図はキャラク
タジェネレータに記憶されているＶ形のパターンを示す
図、第１２図は第１図における図形組立部１６の詳細を
示すブロック図、第１３図は■信号とＨ信号との関係を
示す図、第１４図はメモリのアクセス方向を示す図、第
１５図は表示図形に回転を与えたときに表示される状態
を示す図、第１６図はピクセルの走査方向を示す図、第
１７図は表示状態Ｃにおいて表示図形の回転範囲を示す
図、第１８図は４つの表示状態Ａ、Ｂ、Ｃ，Ｄにおいて
同一の図形を回転させたときの表示状態を示す図、第１
９図はキャラクタジェネレータに記憶されるＨ形のパタ
ーンを示す図、第２０図は図形の回転を説明するためキ
ャラクタジェネレータをアクセススしている状態を示す
図、第２１図は図形の実際の表示状態を示す図、第２２
図はラスタを説明するための図、第２３図は従来装置の
構成を示すブロック図、第２４図はキャラクタジェネレ
ータの記憶内容を説明するためのブロック図、２８２５
図は第２４図において読出された信号が表示される状態
を示すタイミングチャートである。 特許出願人　　データイースト株式会社代　理　人　山
川政綱（ほか２名） 第１　ＦＡ 第２図 第３図 第４図 （Ｑ） （ｄ） 第１９図 第２２図 第２３国１ 第２４図 第２５図

Claims (1)

【特許請求の範囲】
1. 図形表示に必要なデータを格納したメモリに読出信号を
   供給して読出したデータによって図形を表示する図形表
   示装置において、図形表示に必要なデータを規則的に分
   割して記憶させた複数のメモリと、これらのメモリの記
   憶データを同時に読出す読出手段とを備えたことを特徴
   とする図形表示装置。